CN1349661A - 具有双极性晶体管的半导体装置 - Google Patents

具有双极性晶体管的半导体装置 Download PDF

Info

Publication number
CN1349661A
CN1349661A CN00806939A CN00806939A CN1349661A CN 1349661 A CN1349661 A CN 1349661A CN 00806939 A CN00806939 A CN 00806939A CN 00806939 A CN00806939 A CN 00806939A CN 1349661 A CN1349661 A CN 1349661A
Authority
CN
China
Prior art keywords
region
base
emitter
base region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00806939A
Other languages
English (en)
Other versions
CN1171317C (zh
Inventor
坂本和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11124515A external-priority patent/JP2000315695A/ja
Priority claimed from JP11134477A external-priority patent/JP2000323490A/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1349661A publication Critical patent/CN1349661A/zh
Application granted granted Critical
Publication of CN1171317C publication Critical patent/CN1171317C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种具有双极性晶体管的半导体装置,具有在该双极性晶体管的基极区域电气连接基极电极的基极触点部,所述基极触点部在平面结构中从所述发射极区域侧开始形成高杂质浓度区域和低杂质浓度区域反复排列的结构,该结构是与基极区域相同的导电型的高杂质浓度区域和在相对的导电型区域或相同导电型的低杂质浓度区域反复排列的结构。采用该结构,可抑制少数载流子累积到基极触点部,可以使开关动作高速进行,同时可以降低功耗。并且,发射极区域形成多条片状,在各片状的发射极区域内,形成不连接基极电极的基极区域,因此,不需要形成电极的空间,可以使发射极区域与基极区域的接触面积增大,从而可以充分扩大安全动作区域。

Description

具有双极性晶体管的半导体装置
技术领域
本发明涉及具有开关速度快、耐压高的双极性晶体管的半导体装置。详细而言,就是涉及采用片状发射极、多发射极和多基极的结构,而具有可以实现大电流、高耐压、高速开关以及安全动作区域(SOA)扩大的双极性晶体管的半导体装置。
背景技术
迄今所使用的双极性晶体管的原理的结构示于图17。即,在N型半导体衬底1的表层部形成P型的基极区域12,在该P型的基极区域12内形成N型的发射极区域13。基极电极15和发射极区域16分别与基极区域12和发射极区域13连接。在N型半导体衬底1的反面侧通过N+型区域14而形成集电极。17是绝缘膜。
为了提高电流放大率,必须降低基极区域12的杂质浓度。但是,若过度降低杂质浓度,基极区域12与基极15的接合部将成为肖托基接合,不能得到晶体管特性。因此,在基极区域12中,在基极电极15的接合位置,形成用于形成欧姆接合的P+型区域18。
另外,在需要大电流的晶体管中,集电极电流主要与发射极的面积和周长有关,所以,必须增大发射极面积和周长而降低电流密度。因此,如图17~图20所示的发射极区域13的形成图形例那样,设想了多发射极、多基极或片状发射极的晶体管结构。
图18表示网型发射极(多发射极)结构的双极性晶体管的结构。在该晶体管中,岛状的发射极区域13排列成格子状埋入到在半导体衬底1的表层部形成的基极区域12中。并且,发射极电极(图中未示出)共同与岛状的发射极区域13连接。
图19表示环形发射极(网型基极、多基极)结构。在该结构中,在半导体衬底1的表层部形成的基极区域12中,扩展地形成发射极区域13。并且,在该大面积的发射极区域13内,基极区域12在与格子状排列图形一致的位置以岛状露出。并且,在该露出部,形成用于连接基极电极(图中未示出)和基极区域12的触点。
图20表示片状发射极结构。在该结构中,线状的多个发射极区域13基本上平行地埋设到在半导体衬底1的表层部形成的基极区域12中。
如前所述,在这些结构中降低基极区域的杂质浓度而提高该电极的触点区域的杂质浓度时,作为少数载流子的电子便由于基极区域12与P+型区域18间的P/P+接合而停止,在进行开关动作时在基极区域12就发生电子累积。这样,就增大开关损失,影响高速开关(特别是截止时间延长),从而招致功耗增大。
另外,在图18所示的网型发射极结构和图19所示的环形发射极结构的晶体管中,安全动作区域都比较窄,耐击穿性能不一定能满足要求。因此,不能使足够的电流流过负载。
此外,如果采用图20的片状发射极结构,虽然可以提高耐击穿性能,但是,负载驱动性能有时则不能满足要求。另外,片状发射极结构的晶体管的开关时间虽然比网型发射极结构及环形发射极结构的晶体管好,但是,有时也要求更高速的开关性能。
发明内容
本发明的目的旨在提供具有可以高速开关并且可以降低功耗的双极性晶体管的半导体装置。
本发明的其他目的旨在提供具有可以扩大安全动作区域的晶体管的半导体装置。
本发明的另一目的旨在提供具有可以降低导通时的电压的双极性晶体管的半导体装置。
本发明的具有双极性晶体管的半导体装置,包括作为集电极区域的第1导电型半导体层、由设置在该第1导电型半导体层上的第2导电型区域构成的基极区域、由设置在该基极区域内的第1导电型区域构成的发射极区域和在所述基极区域内与所述发射极区域相对设置的与基极电极电气连接的基极触点部,所述基极触点部在平面结构中从所述发射极区域开始形成所述第2导电型的高杂质浓度区域与第1导电型区域反复排列的结构。
例如,如果基极区域是P型区域,基极触点部就交替地设置P+型区域和N+型区域,形成在外侧为P+型区域。通过采用该结构,基极区域的少数载流子例如P型基极区域时的电子就落入到N+型区域,从而可以抑制少数载流子在基极区域累积。这样,便可使开关动作高速进行,并且,可以降低开关损失,所以,可以降低功耗。
本发明的双极性晶体管的其他形式,包括作为集电极区域的第1导电型半导体层、由设置在该第1导电型半导体层上的第2导电型区域构成的基极区域、由设置在该基极区域内的第1导电型区域构成的发射极区域和在所述基极区域内与所述发射极区域相对地设置的与基极电极电气连接的基极触点部,所述基极触点部在平面结构中从所述发射极区域侧开始形成所述第2导电型的高杂质浓度区域与构成所述基极区域的第2导电型区域的低杂质浓度区域反复排列的结构。
采用该结构,杂质浓度低的区域与基极成为肖托基接合,所以,通过动作的停止而来到基极侧的少数载流子不会累积到高杂质浓度的基极触点部,而通过肖托基接合迅速地放出。结果,和上述结构一样,可以使开关动作高速进行,并且,可以降低开关损失,所以,可以降低功耗。
所述发射极区域形成多条片状,在该多条发射极区域间的基极区域沿着所述片形成所述基极触点部,所述基极区域形成以格子状(岛状)在所述发射极区域内露出,通过在以该格子状露出的各个基极区域形成所述基极触点部,可以形成与大电流对应的双极性晶体管。
如果与所述发射极区域连接的发射极电极和与所述基极触点连接的基极电极形成交替地相互啮合的梳齿状,便可以很少的电阻损耗与相邻地设置的基极和发射极连接。
发射极区域形成多条片状,该片状的发射极区域形成其中心部露出基极区域,通过与所述发射极区域电气连接形成发射极电极而覆盖在该基极区域上,不在中心部的基极区域形成电极,所以,不需要形成基极电极的空间,可以使发射极区域与基极区域的接触面积增大约2倍,从而可以充分扩大安全动作区域。该结构通过与所述基极触点部共同形成,在实现开关速度高速化的同时,可以扩大安全动作区域,通过采用与基极触点部无关的该结构,可以扩大安全动作区域。
设置在所述中心部的基极区域,可以沿所述片方向分割为多个而设置的结构,也可以沿所述片方向将所述发射极区域分割而设置,从而在该分割的2个发射极区域和其间的基极区域上形成所述发射极电极的结构。
附图说明
图1是表示本发明的半导体装置的1个实施例的双极性晶体管的原理的结构的剖面图。
图2是将图1的基极触点部附近的结构放大所示的剖面图。
图3是表示使用双极性晶体管的开关电路的结构例的电路图。
图4是用于说明双极性晶体管的动作特性的波形图。
图5是表示本发明的双极性晶体管的具体的结构的俯视图。
图6是将图5的基极触点部的结构放大所示的俯视图。
图7是表示图5所示例的电极配置例的俯视图。
图8是表示双极性晶体管的其他具体的结构例的俯视图。
图9是将图8的基极触点部的结构放大所示的俯视图。
图10是表示图8所示例的电极配置例的俯视图。
图11是表示本发明的半导体装置的基极触点部的其他实施例的剖面图。
图12是表示本发明的半导体装置的其他实施例的立体剖面图。
图13是表示图12的平面配置的图。
图14是将图13的基极触点部的结构放大所示的俯视图。
图15是表示图12的例子的开关特性的图。
图16是表示图12的实施例的变形例的俯视图。
图17是表示现有的双极性晶体管的原理的结构的剖面图。
图18是用于说明网型发射极(多发射极)结构的双极性晶体管的简化的立体图。
图19是用于说明环形发射极(多基极)结构的双极性晶体管的简化的立体图。
图20是用于说明片状发射极结构的双极性晶体管的简化的立体图。
具体实施方式
图1是表示本发明的1个实施例的双极性晶体管的原理的结构的剖面图。在N型半导体层21的表面形成P型的基极区域22,在该P型的基极区域22内形成N型的发射极区域23。这样,就形成了NPN结构,而N型半导体层21和N+型半导体衬底21a就形成了集电极区域。
在基极区域22的表面,在离开发射极区域23的位置设置P+型区域和N+型区域交替地形成的基极触点部(以下,也称为通用触点部)25,基极电极26与该通用触点部25接合。另外,发射极电极27与发射极区域23接合。集电极电极30在半导体衬底21a的反面侧形成。29是绝缘膜。
图2是将通用触点部25附近的结构放大所示的剖面图。通用触点部25交替地配置而构成使微小宽度的P+型区域251和相同的微小宽度的N+型区域252与基极电极26接触。即,P型区域251和N型区域252沿着与基极区域22和基极电极26间的电荷的移动方向交叉的方向交替地排列。
通过采用该结构,作为基极区域22的多数载流子的孔穴可以通过P+型区域251移动,作为少数载流子的电子可以落入到N+型区域252中。因此,可以控制电子在基极区域22中的累积,从而可以实现高速而损失小的开关。
图3是表示使用双极性晶体管Tr的开关电路的结构例的电路图,图4(a)~图4(c)是表示双极性晶体管Tr的开关特性的图。图4(a)表示基极电流IB、图4(b)表示集电极电流IC、图4(c)表示集电极-发射极间电压VCE。并且,在图4(b)和图4(c)中,将图1的双极性晶体管应用晶体管Tr时的特性用实线表示,将图17的现有的双极性晶体管应用晶体管Tr时的特性用点划线表示。
由图4(c)可知,晶体管Tr切断时的累积时间(Tstg)和下降时间(Tf)之和的断开时间Toff(=Tstg+Tf),在使用具有通用触点结构的本实施例的双极性晶体管时得到了显著的改善。Tf表示在VCE的后沿时的变化的10%~90%间的时间。
通过采用本实施例的结构,使在基极区域22累积的载流子成为零所需要的时间Toff可以成为现有结构时的约1/2~1/3。晶体管Tr的截止时的功耗可以利用图4(c)的区域SI(本实施例的结构的情况)、SP(现有的结构的情况)的面积表示,更具体而言,可以利用下述第(1)式表示。 1 2 I C · V CE ( sat ) · ( Tstg / T ) + 1 6 I C · V CC · Tf - - - ( 1 )
其中,T表示重复周期。
因此,通过使用可以大大缩短时间Toff(=Tstg+Tf)的本实施例的双极性晶体管,可以大大降低功耗。
此外,通过采用该结构,可以确认安全动作区域改善到了和片状发射极结构相同的程度。
图5是表示本实施例的片状发射极结构的双极性晶体管的具体的结构例的俯视图。在基极区域22内,形成多个在图5中向左右方向延伸的排列成短栅状的发射极区域23。围绕该发射极区域23的端部,形成带状的通用触点部25,插入到相邻的发射极区域23间。
如图6放大所示的那样,带状的通用触点部25沿其长度方向形成,具有在其宽度方向交替地排列的带状P+型区域251和带状N+型区域252。
在覆盖发射极区域23和通用触点部25而形成的绝缘膜(图中未示出)上,形成露出发射极区域23的多个接触孔35和露出通用触点部25的接触孔(图中未示出)。并且,如图7所示,发射极电极27形成与多个接触孔35共同连接的形式,基极26形成与使通用触点部25露出的接触孔连接的形式。基极电极26和发射极电极27,也可以如图7所示的那样形成为相互啮合的梳齿型的电极。
图8是表示上述实施例的双极性晶体管的别的具体的结构例的俯视图。本例是多基极结构的例子,基极区域22的露出部22E排列成格子状,在其他区域,发射极区域23露出到半导体衬底表面之上。并且,在基极区域22的各露出部22E形成通用触点部25。
即,如图9放大所示的那样,P+型区域251和N+型区域252以同心圆状交替地形成,构成通用触点部25。
在该结构的情况时,如图10所示,基极电极26和发射极电极27可以构成为相互啮合的梳齿型的电极。并且,基极电极26通过在通用触点部25上形成的接触孔(图中未示出)与通用触点部25接合,发射极电极27通过在适当位置形成的接触孔35(参见图8)与发射极区域23接合。
图11是将本发明的其他实施例的双极性晶体管的通用触点部的结构放大所示的剖面图。在图11中,对与上述图2的各部分对应的部分标以和图2时相同的符号。在本实施例中,内藏在P型的基极区域22内形成的通用触点部25沿与电荷的移动方向交叉的方向,形成为使多个P+型区域251相互分离地排列。并且,在相邻的P+型区域251之间,在基极电极26与P型的基极区域22之间形成肖托基接合,P+型区域和肖托基接合部形成交替地排列的触点部(肖托基通用触点部)。
在该结构中,可以使在基极区域22累积的少数载流子通过肖托基接合部迅速地放出。这样,便可和上述实施例1的情况一样控制基极区域22的少数载流子的累积,从而可以实现高速的开关动作,同时可以进行低功耗的驱动。
以上,说明了本发明的2个实施例,但是,本发明也可以以其他的形式实施。例如,在上述实施例中,是以NPN晶体管为例说明的,但是,本发明也可以应用于PNP晶体管。这时,在N型的基极区域,可以设置使N+型区域和P+型区域交替地排列的通用触点部或使多个N+型区域分离地排列的肖托基通用触点部。此外,也可以通过改变为铝(Al)以外的钛(Ti)等电极材料而形成肖托基部。
此外,在上述实施例中,是以具有1个双极性晶体管的半导体装置为例说明的,但是,本发明也可以应用于具有多个双极性晶体管的半导体装置或在同一半导体衬底上具有双极性晶体管以外的功能元件的半导体装置等。
图12是将扩大安全动作区域的晶体管例的一部分结构与剖面结构一起所示的放大立体图。在N型半导体层21的表面形成P型的基极区域22,在该P型的基极区域22的表面侧,N型的发射极区域23形成为片状。这样,就形成NPN结构,从而N型半导体层21和半导体衬底21a就形成集电极区域。
如图13的俯视图所示,发射极区域23形成为沿一个方向直线延伸的闭环形状。在半导体层21的表面形成多个,露出片状图形的该环形的发射极区域23。并且,设置直线状环形的基极触点部25,用以相隔一定的间隔将各直线状环形的发射极区域23包围。
如图14放大所示的那样,各个发射极区域23具有几乎遍及基极区域22的整个宽度而相互平行地形成的一对直线部23A及23B和分别将这两端结合的半圆弧状的结合部23C,内部形成使基极区域22露出的开口23D。
如图12所示,基极电极26与基极触点部25接合。另外,在环形的发射极区域23的表面设置宽度比发射极区域23窄的环状的接触区域35,在该接触区域35,发射极电极27与发射极区域23接合。集电极电极30设置在半导体衬底21a的反面侧。29是绝缘膜。
基极触点部25具有交替地配置而构成的通用触点部,用以使微小宽度的P+型区域251和相同的微小宽度的N+型区域252与基极电极26接触。即,P+型区域251和N+型区域252沿着与基极区域22和基极电极26间的电荷的移动方向交叉的方向交替地配置。在俯视图中,P+型区域251和N+型区域252如图14放大所示的那样,形成沿环带状的基极触点部25的长度方向的带状图形。
通过采用该结构,如前所述,作为基极区域22中的多数载流子的孔穴可以通过P+型区域251移动,作为少数载流子的电子可以落入到N+型区域252中。因此,可以抑制电子在基极区域22中的累积,从而可以实现高速而损失小的开关。
在覆盖发射极区域23和基极电极连接部25而形成的绝缘膜(图中未示出)上,形成分别使环状的接触区域35露出的多个接触孔41(参见图12)和使基极触点部25露出的多个接触孔42。并且,和上述图7一样,发射极电极27形成为与多个发射极区域23的各接触孔41共同连接的形式,基极电极26形成为与使多个基极触点部25露出的各接触孔42共同连接的形式。基极电极26和发射极电极27也可以如上述图7所示的那样形成为相互啮合的梳齿型的电极。
利用该晶体管构成上述图3所示的开关电路时,如图15和图4(c)一样的集电极-发射极间电压VCE特性所示的那样,开关时间和截止时的功耗可以得到和上述一样的效果,进而可以使充分的电流流过负载,所以,可以扩大安全动作区域,提高耐击穿性能。
因此,通过使用可以大大缩短时间Toff的本实施例的双极性晶体管,可以大大降低功耗。而且,在采用直线环形的发射极区域23的本实施例的结构中,可以将导通时的集电极-发射极间电压VCE(sat)降低为现有结构的50%,所以,可以降低功耗。
此外,在本实施例的结构中,配置为片状的发射极区域形成为线状的环形。因此,由图12与图20的比较可知,发射极-基极接合界面的面积成为现有结构的约2倍。即,发射极-基极接合界面的电流集中,在扩散浓度大的表面附近,发射极区域23可以具有现有结构的约2倍的周长。这样,便可降低流过一定的电流时基极-发射极接合界面上的电流密度,从而可以抑制该接合界面的温度上升。这样,便可通过大电流,实现良好的耐击穿性能,从而可以扩大安全动作区域。
该结构可以视为例如与图20所示的、使片状发射极结构的发射极的宽度减小的结构相同,但是,在图20的结构中,形成总是与发射极间的基极区域接触的基极电极,所以,不能将可以形成发射极和基极的宽度减小到一定宽度以下,而在本实施例中,在环状发射极区域内的基极区域不形成触点,而且跨越将该基极区域夹在中间的发射极区域形成发射极电极,所以,在窄的范围内可以增加发射极区域与基极区域的接触面积。从这一角度考虑,即使发射极区域不象上述例子那样成为直线环形,跨越相邻的2条片状发射极区域形成发射极电极的结构,即通过形成不与现有的片状发射极的中心部接触的基极区域,可以使基极与发射极的接触面积增加一倍,从而可以大大扩大安全动作区域。具体而言,不论在电阻型负载还是电感性负载的情况下,与现有的结构相比,都确认了可以实现约2倍的耐击穿性能。
在本例中,也是以NPN晶体管为例说明的,但是,本发明也可以应用于PNP晶体管。这时,在N型的基极区域,可以将使N+型区域还P+型区域交替地排列的通用接合结构或使多个N+型区域分离地排列的肖托基接合结构设置为基极连接部。此外,也可以通过将肖托基部改变为铝(Al)以外的钛(Ti)等电极材料而形成。
另外,作为半导体衬底21,也可以使用添加杂质(例如在N型时添加砷、而在P型时添加硼)而电阻率达到约7Ω·cm(对应的杂质浓度约~1×1021)的低电阻的衬底,实现导通时的集电极-发射极间电压VCE进一步降低。
此外,在上述实施例中,对将直线环形发射极区域与具有通用接合结构的基极组合的例子进行了说明,但是,也可以在仅以导通时的集电极-发射极间电压VCE的降低和耐击穿性能的改善作为重要问题,而开关时间的提高不那么重要时,将通用接合结构省去。
另外,在上述实施例中,直线状发射极区域23具有只有1个开口23D的单纯的环形结构,但是,也可以如图16所示的那样,设置跨越直线部23A、23B的架桥部23E,采用将开口23D分割为多个的直线状环形结构。
此外,在上述实施例中,以具有1个双极性晶体管的半导体装置为例进行了说明,但是,本发明也可以应用于具有多个双极性晶体管的半导体装置或在同一半导体衬底上具有双极性晶体管以外的功能元件的半导体装置等。
按照本发明,可以得到具有开关速度快、耐压高的双极性晶体管的半导体装置,可以利用于开关电源、电视、计算机、电话等民用机器的DC-DC变换器等。

Claims (11)

1.一种半导体装置,是具有双极性晶体管的半导体装置,该双极性晶体管由作为集电极区域的第1导电型半导体层、由设置在该第1导电型半导体层上的第2导电型区域构成的基极区域、设置在该基极区域上的第1导电型区域构成的发射极区域和在所述基极区域内与所述发射极区域相对地设置的与基极电极电气连接的基极触点部所构成,所述基极触点部在平面结构中形成为从所述发射极区域侧开始所述第2导电型的高杂质浓度区域与第1导电型区域反复排列的结构。
2.一种半导体装置,是具有双极性晶体管的半导体装置,该双极性晶体管由作为集电极区域的第1导电型半导体层、由设置在该第1导电型半导体层上的第2导电型区域构成的基极区域、设置在该基极区域上的第1导电型区域构成的发射极区域和在上述基极区域内与上述发射极区域相对地设置的与基极电极电气连接的基极触点部所构成,所述基极触点部在平面结构中形成为从所述发射极区域侧开始所述第2导电型的高杂质浓度区域与构成所述基极区域的第2导电型区域反复排列的结构。
3.根据权利要求1或2所述的半导体装置,所述发射极区域形成为多条片状,在该多条发射极区域间的基极区域沿所述片形成所述基极触点部。
4.根据权利要求1或2所述的半导体装置,所述基极区域形成为在所述发射极区域内以格子状露出,在以该格子状露出的各个基极区域形成所述基极触点部。
5.根据权利要求3或4所述的半导体装置,与所述发射极区域连接的发射极电极和与所述基极触点连接的基极电极形成为交替地啮合的梳齿状。
6.根据权利要求1或2所述的半导体装置,所述发射极区域形成多条片状,该片状的发射极区域形成为在其中心部露出基极区域,与所述发射极区域电气连接地形成发射极电极,通过绝缘膜覆盖在该基极区域上。
7.根据权利要求6所述的半导体装置,设置在所述中心部的基极区域,是沿所述片状方向分割为多个而设置。
8.根据权利要求6所述的半导体装置,设置在所述中心部的基极区域,是沿所述片状方向将所述发射极区域分割而设置,在该分割的2个发射极区域和其间的基极区域上形成所述发射极电极。
9.一种半导体装置,是具有双极性晶体管的半导体装置,该双极性晶体管由作为集电极区域的第1导电型半导体层、由设置在该第1导电型半导体层上的第2导电型区域构成的基极区域、设置在该基极区域上的第1导电型区域构成的发射极区域和在所述基极区域内与所述发射极区域相对地设置的与基极电气连接的基极触点部所构成,所述发射极区域形成多条片状,该片状的发射极区域形成为在其中心部露出基极区域,与所述发射极区域电气连接地形成发射极电极,覆盖在该基极区域之上。
10.根据权利要求9所述的半导体装置,设置在所述中心部的基极区域,沿所述片状方向分割为多个而设置。
11.根据权利要求9所述的半导体装置,设置在所述中心部的基极区域沿所述片状方向将所述发射极区域分割而设置,在该分割的2个发射极区域和其间的基极区域上通过绝缘膜形成所述发射极电极。
CNB008069395A 1999-04-30 2000-04-28 具有双极型晶体管的半导体装置 Expired - Lifetime CN1171317C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP124515/1999 1999-04-30
JP11124515A JP2000315695A (ja) 1999-04-30 1999-04-30 半導体装置
JP124515/99 1999-04-30
JP134477/1999 1999-05-14
JP11134477A JP2000323490A (ja) 1999-05-14 1999-05-14 半導体装置
JP134477/99 1999-05-14

Publications (2)

Publication Number Publication Date
CN1349661A true CN1349661A (zh) 2002-05-15
CN1171317C CN1171317C (zh) 2004-10-13

Family

ID=26461193

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008069395A Expired - Lifetime CN1171317C (zh) 1999-04-30 2000-04-28 具有双极型晶体管的半导体装置

Country Status (4)

Country Link
US (1) US6891250B1 (zh)
EP (1) EP1193766A4 (zh)
CN (1) CN1171317C (zh)
WO (1) WO2000067330A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367477C (zh) * 2004-05-12 2008-02-06 上海先进半导体制造有限公司 双层布线双极型器件制造工艺
CN102986027A (zh) * 2011-03-15 2013-03-20 富士电机株式会社 高压集成电路设备
CN104851914A (zh) * 2014-02-14 2015-08-19 恩智浦有限公司 具有减少的寄生的晶体管
CN105448970A (zh) * 2014-06-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 双极结型晶体管及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344609B3 (de) * 2003-09-25 2005-07-21 Infineon Technologies Ag Hochfrequenzdiode
US7247926B2 (en) * 2003-12-09 2007-07-24 Infineon Technologies Ag High-frequency switching transistor
DE102004004862B4 (de) 2004-01-30 2010-04-08 Infineon Technologies Ag Integrierte Halbleiterdiodenanordnung und integriertes Halbleiterbauteil
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7598521B2 (en) * 2004-03-29 2009-10-06 Sanyo Electric Co., Ltd. Semiconductor device in which the emitter resistance is reduced
US20210064074A1 (en) 2019-09-03 2021-03-04 Renesas Electronics America Inc. Low-voltage collector-free bandgap voltage generator device
US11777018B2 (en) * 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3277352D1 (en) * 1981-04-30 1987-10-22 Toshiba Kk Improved emitter structure for semiconductor devices
JPS5858361U (ja) * 1981-10-16 1983-04-20 オリジン電気株式会社 半導体装置
JPS5866356A (ja) 1981-10-16 1983-04-20 Origin Electric Co Ltd 可制御型半導体装置
JPS63117464A (ja) * 1986-11-06 1988-05-21 Asahi Chem Ind Co Ltd 低雑音高周波増幅器
JP2524553Y2 (ja) * 1987-02-27 1997-02-05 三菱電機株式会社 電力用半導体素子
IT1252102B (it) * 1991-11-26 1995-06-02 Cons Ric Microelettronica Dispositivo monolitico a semiconduttore a struttura verticale con transistore di potenza a base profonda e emettitore a dita avente resistenze di ballast
DE4405815A1 (de) * 1993-02-24 1994-08-25 Samsung Electronics Co Ltd Halbleitervorrichtung mit einer Anodenschicht, die durch selektive Diffusion ausgebildete Bereiche geringerer Konzentration aufweist
US5455449A (en) 1994-06-30 1995-10-03 National Semiconductor Corporation Offset lattice bipolar transistor architecture

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367477C (zh) * 2004-05-12 2008-02-06 上海先进半导体制造有限公司 双层布线双极型器件制造工艺
CN102986027A (zh) * 2011-03-15 2013-03-20 富士电机株式会社 高压集成电路设备
CN102986027B (zh) * 2011-03-15 2016-03-02 富士电机株式会社 高压集成电路设备
CN104851914A (zh) * 2014-02-14 2015-08-19 恩智浦有限公司 具有减少的寄生的晶体管
CN105448970A (zh) * 2014-06-30 2016-03-30 中芯国际集成电路制造(上海)有限公司 双极结型晶体管及其形成方法
CN105448970B (zh) * 2014-06-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 双极结型晶体管及其形成方法

Also Published As

Publication number Publication date
US6891250B1 (en) 2005-05-10
EP1193766A4 (en) 2007-05-30
EP1193766A1 (en) 2002-04-03
WO2000067330A1 (fr) 2000-11-09
CN1171317C (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
CN102479788B (zh) 半导体器件
JP4483918B2 (ja) 半導体装置
US5960277A (en) Method of making a merged device with aligned trench FET and buried emitter patterns
CN1171317C (zh) 具有双极型晶体管的半导体装置
JP4676125B2 (ja) トレンチゲート型絶縁ゲートバイポーラトランジスタ
JPS61230375A (ja) 半導体装置
JPH0821713B2 (ja) 導電変調型mosfet
JP3209091B2 (ja) 絶縁ゲートバイポーラトランジスタを備えた半導体装置
CN103426911A (zh) 半导体装置
CN1324716C (zh) 半导体元件
JP2743057B2 (ja) 半導体装置
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
CN100585872C (zh) 半导体器件
KR100832718B1 (ko) 트랜치 게이트 모스 소자 및 그 제조 방법
JP4944847B2 (ja) トレンチゲート型絶縁ゲートバイポーラトランジスタ
JPH07120799B2 (ja) 半導体装置
JP2002064106A (ja) 半導体装置
JP2001313393A (ja) 電力用半導体装置及びその駆動方法
JP2012028719A (ja) 絶縁ゲート型半導体装置
JPH0654796B2 (ja) 複合半導体装置
JP3297087B2 (ja) 高耐圧半導体装置
JP2009071082A (ja) 半導体装置
CA1232369A (en) Semiconductor device having combined bipolar transistor and mosfet
JPS5937866B2 (ja) 半導体装置
CN213026136U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20041013

CX01 Expiry of patent term