WO2000067330A1 - Dispositif a semi-conducteur dote de transistors bipolaires - Google Patents

Dispositif a semi-conducteur dote de transistors bipolaires Download PDF

Info

Publication number
WO2000067330A1
WO2000067330A1 PCT/JP2000/002867 JP0002867W WO0067330A1 WO 2000067330 A1 WO2000067330 A1 WO 2000067330A1 JP 0002867 W JP0002867 W JP 0002867W WO 0067330 A1 WO0067330 A1 WO 0067330A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
base
emitter
conductivity type
base region
Prior art date
Application number
PCT/JP2000/002867
Other languages
English (en)
French (fr)
Inventor
Kazuhisa Sakamoto
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11124515A external-priority patent/JP2000315695A/ja
Priority claimed from JP11134477A external-priority patent/JP2000323490A/ja
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US09/926,425 priority Critical patent/US6891250B1/en
Priority to EP00922928A priority patent/EP1193766A4/en
Publication of WO2000067330A1 publication Critical patent/WO2000067330A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor

Definitions

  • the present invention relates to a semiconductor device having a bipolar transistor with a high switching speed and an improved withstand voltage. More specifically, a stripe-emitter, multi-emitter or multi-base structure can be used to increase current, increase withstand voltage, increase switching speed, and expand the safe operating area (SOA).
  • SOA safe operating area
  • the present invention relates to a semiconductor device having a bipolar transistor. Background art
  • Figure 17 shows the basic configuration of a conventional bipolar transistor.
  • a ⁇ ⁇ ⁇ -shaped base region 12 is formed in the surface layer of the ⁇ -shaped semiconductor substrate 1
  • a ⁇ -shaped semiconductor region 13 is formed in the ⁇ ⁇ ⁇ -shaped base region 12.
  • the base electrode 15 and the emitter region 16 are respectively joined to the base region 12 and the emitter region 13.
  • the collector electrode is formed on the back surface side of the ⁇ -type semiconductor substrate 1 through the ⁇ + -type region 14. 17 is an insulating film. In order to increase the current gain, it is necessary to lower the impurity concentration of the base region 12.
  • examples of the formation pattern of the emitter region 13 are a transistor structure of a multi-layer or multi-base or stripe emitter.
  • Figure 18 shows the structure of a bipolar transistor with a mesh-type emitter (multi-emitter) structure.
  • island-shaped emitter regions 13 are arranged in a grid pattern and buried in a base region 12 formed in a surface layer portion of a semiconductor substrate 15.
  • An emitter electrode (not shown) is commonly connected to the island-shaped emitter region 13.
  • Figure 19 shows the structure of a ring-emissive (mesh base, multi-base).
  • the emitter region 13 is formed widely in the base region 12 formed in the surface layer of the semiconductor substrate 1.
  • the base region 12 is exposed in an island shape at a position according to the lattice-shaped arrangement pattern.
  • a contact for connecting a base electrode (not shown) and the base region 12 is formed.
  • Figure 20 shows a striped-emitter structure.
  • a plurality of linear emitter regions 13 are buried substantially parallel to a base region 12 formed in the surface layer of the semiconductor substrate 1.
  • the transistors having the mesh type emitter structure shown in FIG. 18 and the ring emitter structure shown in FIG. 19 each have a relatively narrow safe operation area and do not always have sufficient breakdown strength. Therefore, there is a problem that a sufficient current cannot be supplied to the load.
  • An object of the present invention is to provide a semiconductor device having a bipolar transistor that can perform high-speed switching and can reduce power consumption.
  • Another object of the present invention is to provide a semiconductor device having a transistor capable of widening a safe operation area.
  • Still another object of the present invention is to provide a semiconductor device having a bipolar transistor capable of lowering an on-state voltage. Disclosure of the invention
  • a semiconductor device having a bipolar transistor according to the present invention includes: a first conductivity type semiconductor layer serving as a collector region; a base region including a second conductivity type region provided in the first conductivity type semiconductor layer; An emitter region formed of a first conductivity type region provided in the region; and a base connector portion provided in the base region to face the emitter region and electrically connected to a base electrode.
  • the base contact portion has a planar structure, The second conductive type high impurity concentration region and the first conductive type region are formed in a repeating structure from the middle region side.
  • the base contact portion is formed so that P + -type regions and N + -type regions are provided alternately, and the outside becomes a P + -type region.
  • minority carriers in the base region for example, electrons in the case of the P-type base region, fall into the N + -type region, and the accumulation of minority carriers in the base region can be suppressed.
  • the switching operation can be performed at a high speed, and the switching loss can be reduced, so that the power consumption can be reduced.
  • Another embodiment of the bipolar transistor according to the present invention includes a first conductive type semiconductor layer serving as a collector region, a base region including a second conductive type region provided in the first conductive type semiconductor layer, and a base region formed in the base region.
  • An emitter region comprising a first conductivity type region provided; and a base contact portion provided in the base region so as to face the emitter region and electrically connected to a base electrode.
  • the plurality of emitter regions are formed in a stripe shape, and the base contact portion is formed along the stripe in a base region between the plurality of emitter regions.
  • Lattice in the emitter area A bipolar transistor corresponding to a large current can be formed by being formed so as to be exposed in (island shape) and forming the base contact portion in each of the base regions exposed in a lattice shape.
  • the emitter electrode connected to the emitter region and the base electrode connected to the base contact are formed in a comb-teeth shape that alternately interlock, the base and the emitter provided close to each other are formed. It can be connected with less resistance loss.
  • a plurality of emitter regions are formed in a stripe shape.
  • the stripe emitter region is formed so that a base region is exposed at the center thereof, and the emitter region is formed so as to cover the base region. Since the emitter electrode is formed by being electrically connected to the base region, no electrode is formed in the central base region, so that no space is required for forming the base electrode, and the emitter region and the base region are not required.
  • the contact area can be approximately doubled, and the safe operation area can be sufficiently expanded.
  • the base region provided at the central portion may be divided into a plurality along the stripe direction and may be provided so as to divide the emission region along the stripe direction,
  • the structure may be such that the emitter electrode is formed on the two divided emitter regions and the base region therebetween.
  • FIG. 1 shows a bipolar device according to an embodiment of the semiconductor device according to the present invention. It is sectional drawing which shows the principle structure of Rungis evening.
  • FIG. 2 is an enlarged cross-sectional view showing the configuration near the base contact portion in FIG.
  • FIG. 3 is an electric circuit diagram showing a configuration example of a switching circuit using a bipolar transistor.
  • FIG. 4 is a waveform chart for explaining the operation characteristics of the bipolar transistor.
  • FIG. 5 is a plan view showing a specific configuration example of the bipolar transistor according to the present invention.
  • FIG. 6 is an enlarged plan view showing the configuration of the base contact portion of FIG.
  • FIG. 7 is a plan view showing an example of the electrode arrangement of the example shown in FIG.
  • FIG. 8 is a plan view showing another specific configuration example of the bipolar transistor.
  • FIG. 9 is an enlarged plan view showing the configuration of the base contact portion of FIG.
  • FIG. 10 is a plan view showing an example of the electrode arrangement of the example shown in FIG.
  • FIG. 11 is a cross-sectional view showing another embodiment of the base contact portion in the semiconductor device according to the present invention.
  • FIG. 12 is a perspective sectional view showing still another embodiment of the semiconductor device according to the present invention.
  • FIG. 13 is a diagram showing a planar arrangement of FIG.
  • FIG. 14 is an enlarged plan view showing the configuration of the base contact portion in FIG.
  • FIG. 15 is a diagram showing the switching characteristics of the example of FIG.
  • FIG. 16 is a plan view showing a modification of the embodiment in FIG.
  • FIG. 17 is a cross-sectional view showing the basic configuration of a conventional bipolar transistor.
  • FIG. 18 is a simplified perspective view for explaining a bipolar transistor having a mesh-type emitter (multi-emitter) structure.
  • FIG. 19 is a simplified perspective view for explaining a bipolar transistor having a ring emitter (multi-base) structure.
  • FIG. 20 is a simplified perspective view illustrating a bipolar transistor having a striped-emissive structure.
  • FIG. 1 is a cross-sectional view showing a basic structure of a bipolar transistor according to an embodiment of the present invention.
  • a P-type base region 22 is formed on the surface of the N-type semiconductor layer 21.
  • An N-type emitter region 23 is formed in the P-type base region 22. I have.
  • an NPN structure is formed, and the N-type semiconductor layer 21 and the N + -type semiconductor substrate 21a form a collector region.
  • a base contact portion in which P + -type regions and N + -type regions are alternately formed is provided at a position separated from the emitter region 23 (hereinafter, also referred to as a universal contact portion). 25), and the base electrode 26 is joined to the universal contact part 25. Further, an emitter electrode 27 is bonded to the emitter region 23.
  • the collector electrode 30 is formed on the back side of the semiconductor substrate 21a. 29 is an insulating film.
  • FIG. 2 is an enlarged cross-sectional view showing the structure near the universal contact part 25.
  • the universal contact portion 25 contacts the minute width P + type region 25 1 and the same minute width N + type region 25 2 to the base electrode 26. And are arranged alternately. That is, the P-type regions 25 1 and the N-type regions 252 are alternately arranged along the direction intersecting the direction of movement of electric charges between the base region 22 and the base electrode 26.
  • the majority carrier holes in the base region 22 can move through the P + region 251, and the minor carrier electrons can fall into the N + region 252. Therefore, the accumulation of electrons in the base region 22 is controlled, and high-speed and low-loss switching can be performed.
  • FIG. 3 is an electric circuit diagram showing a configuration example of a switching circuit using the bipolar transistor Tr.
  • Figs. 4 (a) to 4 (c) show the switch of the bipolar transistor Tr.
  • FIG. 4 is a diagram showing a switching characteristic.
  • FIGS. 4 (a) Namib shows one scan current I B
  • FIG. 4 (b) shows the collector current I c
  • FIG. 4 (c) collector shows a view 4 (c) collector. Emitter evening between voltage V CE.
  • FIGS. 4 (b) and 4 (c) the characteristics when the bipolar transistor of FIG. 1 is applied to the transistor Tr are shown by solid lines, and the conventional bipolar transistor of FIG. The characteristic when applied to r is shown by the dashed line.
  • the time Toff required to reduce the carrier accumulated in the base region 22 to zero can be reduced to about 1/2 to 1/3 of the conventional configuration.
  • Turn off the transistor Tr The force loss can be represented by the area of the region SI (in the case of the configuration of this embodiment) and SP (in the case of the conventional configuration) in FIG. 4 (c). More specifically, the following equation (1) Can be represented by
  • T is the repetition period
  • this structure could improve the safe operation area to the same extent as the striped-emitter structure.
  • FIG. 5 is a plan view showing a specific configuration example of a bipolar transistor having a striped emission structure according to the present embodiment.
  • a plurality of strip-shaped emitter regions 23 extending in the left-right direction in FIG. 5 are arranged.
  • a universal contact portion 25 is formed in a band shape so as to extend around the end of the emitter region 23 and enter between the adjacent emitter regions 23.
  • the strip-shaped universal contact portions 25 are formed along the length direction, and are arranged in a strip-shaped P + type region 25 1 and a strip-shaped N which are alternately arranged in the width direction. It has a + type region 2 52.
  • the insulating film (not shown) formed so as to cover the emitter region 23 and the universal contact part 25 has a plurality of contact holes 35 and a universal contact hole that expose the emitter region 23.
  • a contact hole (not shown) for exposing the contact portion 25 is formed.
  • the emitter electrode 27 is formed so as to be connected to the plurality of contact holes 35 in common, exposing the universal contact part 25.
  • Base electrode 26 is formed so as to be connected to the contact hole.
  • the base electrode 26 and the emitter electrode 27 may be formed of interdigitated electrodes as shown in FIG.
  • FIG. 8 is a plan view showing another specific configuration example of the bipolar transistor according to the embodiment.
  • This is an example of a multi-base structure, in which exposed portions 22E of a base region 22 are scattered in a grid pattern, and in other regions, an emitter region 23 is formed on the surface of the semiconductor substrate. It is exposed. Further, a universal contact portion 25 is formed in each exposed portion 22E of the base region 22.
  • the P + -type regions 25 1 and the N + -type regions 25 2 are alternately formed concentrically to form the universal contact portion 25.
  • the base electrode 26 and the emitter electrode 27 can be composed of comb electrodes that are entangled with each other.
  • the base electrode 26 is joined to the universal contact portion 25 through a contact hole (not shown) formed in the universal contact portion 25, and the emitter electrode 27 is formed in a proper position. It is connected to the emitter region 23 through the contact hole 35 (see FIG. 8).
  • FIG. 11 is an enlarged cross-sectional view showing a configuration of a universal contact portion of a bipolar transistor according to another embodiment of the present invention.
  • the universal contact portion 25 built in the P-type base region 22 connects a plurality of P + -type regions 251 to each other along a direction intersecting with the direction of movement of electric charges. It is formed to be spaced apart.
  • a Schottky junction is formed between the base electrode 26 and the P-type base region 22 between the adjacent P + -type regions 25 1.
  • a contact portion Shortcut universal contact portion in which a P + type region and a short-circuit junction are alternately arranged is formed.
  • the minority carriers accumulated in the base region 22 can be quickly released via the Schottky junction.
  • the accumulation of decimal carriers in the base region 22 can be controlled, a high-speed switching operation can be realized, and low-power-consumption driving can be achieved.
  • the present invention can be embodied in other forms.
  • an NPN transistor is taken as an example, but the present invention can also be applied to a PNP transistor.
  • the N-type base region has a universal contact portion in which N + -type regions and P + -type regions are alternately arranged, or a short-key universal contact portion in which a plurality of N + -type regions are arranged apart from each other.
  • An evening section may be provided.
  • a part of the shot key may be formed by changing the electrode material such as titanium (Ti) other than aluminum (A 1).
  • FIG. 12 is an enlarged perspective view showing a partial structure of a transistor together with a sectional structure in an example in which the safe operation area is further enlarged.
  • a P-type base region 22 is formed on the surface of the N-type semiconductor layer 21 .
  • an N-type emitter region 23 is formed in a stripe shape. It is formed in.
  • an NPN structure is formed, and the N-type semiconductor layer 21 and the N-type semiconductor layer 21 are formed.
  • the semiconductor substrate 21a form a collector region.
  • the emitter region 23 is formed in a closed ring shape extending linearly in one direction.
  • a plurality of ring-shaped emitter regions 23 are formed on the surface of semiconductor layer 21 so as to be exposed in a striped pattern.
  • a linear ring-shaped base contact portion 25 is provided so as to surround each linear ring-shaped emission region 23 at a predetermined interval.
  • each emitter region 23 has a pair of linear portions 23 As 2 B formed parallel to each other over substantially the entire width of the base region 22. And a connecting portion 23 C having a semi-circular shape for connecting both ends of the base region 22.
  • a base electrode 26 is joined to the base contact part 25. Further, on the surface of the ring-shaped emitter region 23, a ring-shaped contact region 35 narrower than the emitter region 23 is provided. The electrode 27 is joined to the emitter region 23. The collector electrode 30 is provided on the back side of the semiconductor substrate 21a. 29 is an insulating film.
  • the base contact portion 25 is configured by alternately arranging a small-width P + -type region 25 1 and a similarly small-width N + -type region 25 2 so as to contact the base electrode 26. It has a universal contact part. That is, the P + -type regions 25 1 and the N + -type regions 25 2 are alternately arranged along the direction intersecting the direction of charge movement between the base region 22 and the base electrode 26. I have. In plan view, the P + -type region 25 1 and the N + -type region 25 2 have a band shape along the length direction of the ring-shaped base contact portion 25 as shown in an enlarged view in FIG. Has a pattern.
  • the majority carrier holes in the base region 22 can move through the P + -type region 251, and the electrons as the minority carriers can be transferred to the N + -type region. 2 5 2 can be depressed. Therefore, the accumulation of electrons in the base region 22 is suppressed, and high-speed and low-loss switching can be performed.
  • the insulating film (not shown) formed so as to cover the emitter region 23 and the base electrode connection part 25 has a plurality of contact holes 41 that expose the ring-shaped contact regions 35 respectively. (See FIG. 12) and a plurality of contact holes 42 for exposing the base contact portion 25 are formed.
  • the emitter electrode 27 is formed so as to be commonly connected to the contact mosquitoes 41 of the plurality of emitter regions 23, and the plurality of base electrodes 27 are formed.
  • Base electrode 26 is formed so as to be commonly connected to contact holes 42 exposing contact portion 25.
  • the base electrode 26 and the emitter electrode 27 may be formed of interdigitated comb electrodes as shown in FIG.
  • this transistor constitutes the switching circuit shown in FIG. 3 described above, the switching time and the off-time can be obtained as shown in FIG. 15 by the same collector-to-emissive voltage V CE characteristic as shown in FIG. 4 (c). It can be seen that the same effect as described above can be obtained for the power loss, and a sufficient current can be passed to the load, so that the safe operation area is widened and the breakdown strength is improved. Therefore, by using the bipolar transistor of the present embodiment that can significantly reduce the time T off, the power consumption can be significantly reduced. Moreover, in the structure of the present embodiment employing the linear ring-shaped emitter region 23, the collector-to-emitter voltage V CE (sat) at ON is reduced to 50% of the conventional configuration. As a result, power outlets can be reduced.
  • the emitter regions arranged in a stripe shape are formed in a linear ring shape. Therefore, as is clear from the comparison between Fig. 12 and Fig. 20, the area of the interface between the emitter and base is about twice that of the conventional structure.
  • the current concentration at the Emi-base / junction interface is such that, near the surface where the diffusion concentration is high, the Emi-region 23 can have a perimeter approximately twice as long as the conventional structure.
  • the current density at the base-emitter junction interface when a constant current flows can be reduced, and the temperature rise at this junction interface can be suppressed.
  • a large current can be supplied, so that a good breakdown strength can be realized and a safe operation area can be widened.
  • This structure appears to be similar to, for example, reducing the width of the emitter layer of the striped emitter structure shown in Fig. 20. Since the base electrode is formed by the contact, the width of the emitter electrode and the base electrode cannot be reduced to a certain width or less. However, in this embodiment, the base region in the ring-shaped emitter region is not contacted. Since the emitter electrode is formed over the emitter region sandwiching the base region, the contact area between the emitter region and the base region is increased in a narrow range because no emitter electrode is formed. be able to.
  • the structure in which the emitter electrode is formed over two adjacent strip-shaped emitters even if the emitter region is not a straight ring as in the previous example,
  • the contact area between the base and the emitter can be doubled, and the safe operation area can be significantly increased.
  • both resistive load and inductive load can achieve about twice the breakdown strength compared to the conventional structure.
  • an NPN transistor is used as an example, but the present invention can be applied to a PNP transistor.
  • the short-circuit portion may be formed by changing to an electrode material such as titanium (T i) other than aluminum (A 1).
  • an impurity for example, arsenic for N-type and boron for P-type
  • a specific resistance of about 7 ⁇ ⁇ cm (corresponding impurity concentration is about 1 ⁇ 10
  • the voltage V CE between the collector and the emitter at the time of ON may be further reduced.
  • an example in which the linear ring-shaped emitter region and the base having the universal junction structure are combined has been described.
  • the collector-emitter voltage V CE at the time of ON is reduced and the breakdown strength is improved. If only the critical issue is important and the improvement of the switching time is not so important, the universal joint structure may be omitted.
  • the linear emitter region 23 has a simple ring structure having one opening 23D.
  • a bridge portion 23E bridging 3A and 23B may be provided, and a linear ring structure in which the opening 23D is divided into a plurality of portions may be employed.
  • a semiconductor device having one bipolar transistor is taken as an example.
  • the present invention relates to a semiconductor device having a plurality of bipolar transistors and a functional element other than the bipolar transistor. The present invention can be applied to a semiconductor device and the like which are provided on the same semiconductor substrate.
  • a semiconductor device having a high switching speed and a high withstand voltage bipolar transistor can be obtained, and can be used for a switching power supply, a DC-DC converter of a consumer device such as a television, a convenience store, and a telephone. Can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

曰月 糸田 β バイポーラ トランジスタを有する半導体装置 技術分野
本発明は、 スイッチング速度が速く、 また、 耐圧を向上させたバイポ —ラ トランジス夕を有する半導体装置に関する。 さらに詳しくは、 ス ト ライプエミ ヅ夕、 マルチェミ ツ夕やマルチベースの構造にして、 大電流 化、 高耐圧化、 高速スイ ッチング化、 さらには安全動作領域 ( S O A ) の拡大化を図ることができるバイポーラ トランジスタを有する半導体装 置に関する。 背景技術
従来から用いられているバイポーラ トランジス夕の原理的な構成が、 図 1 7に示されている。 すなわち、 Ν型半導体基板 1の表層部に、 Ρ型 のベース領域 1 2が形成され、 この Ρ型のベース領域 1 2内に Ν型のェ ミヅ夕領域 1 3が形成されている。 ベース領域 1 2およびエミッ夕領域 1 3には、 それそれベース電極 1 5およびェミ ッ夕領域 1 6が接合され ている。 コレクタ電極は、 Ν型半導体基板 1の裏面側において、 Ν +型 領域 1 4を介してとられるようになつている。 1 7は絶縁膜である。 電流増幅率を上げるためには、 ベース領域 1 2の不純物濃度を低くす る必要がある。 しかし、 この不純物濃度を過度に低くすると、 ペース領 域 1 2とベース電極 1 5との接合部がショッ トキ接合となり、 トランジ ス夕特性が得られない。 そこで、 ベース領域 1 2においてべ一ス電極 1 5の接合位置には、 ォ一ミ ック接合を形成するための Ρ +型領域 1 8が 形成されている。 また、 大電流を必要とする トランジスタでは、 コレクタ電流は主とし てエミッ夕の面積および周囲長に関係するので、 エミ ッ夕面積およびそ の周囲長を大きく し、 電流密度を下げなければならない。 そこで、 図 1 7〜2 0にエミ ヅ夕領域 1 3の形成パターン例が示されるように、 マル チェミツ夕、 マルチベースまたはス トライプエミヅ夕のトランジスタ構 造が考えられている。
図 1 8は、 メ ヅシュ型ェミ ツ夕 (マルチエミ ッ夕) 構造のバイポーラ トランジスタの構造を示している。 このトランジスタでは、 半導体基板 1 5の表層部に形成されたべ一ス領域 1 2に、 島状のェミッ夕領域 1 3 が格子状に配列されて埋没されている。 そして、 島状のエミ ッ夕領域 1 3にェミ ッタ電極 (図示せず) が共通接続されている。
図 1 9は、 リングエミ ヅ夕 (メッシュ型べ一ス、 マルチべ一ス) 構造 を示している。 この構造では、 半導体基板 1の表層部に形成されたべ一 ス領域 1 2に、 エミヅ夕領域 1 3が広く形成されている。 そして、 この 大面積のエミッ夕領域 1 3内において、 ベース領域 1 2が格子状配列パ ターンに従う位置で島状に露出するようになっている。 そして、 この露 出部において、 ベース電極 (図示せず) とベース領域 1 2とを接続する ためのコンタク トがとられるようになつている。
図 2 0は、 ス トライプエミ ッ夕構造を示す。 この構造では、 半導体基 板 1の表層部に形成されたべ一ス領域 1 2に、 線状の複数のエミッ夕領 域 1 3が、 ほぼ平行に埋設されている。
前述のように、 これらの構造でベース領域の不純物濃度を低く して、 その電極のコンタク ト領域の不純物濃度を高くすると、 小数キャリアで ある電子がベース領域 1 2 と P +型領域 1 8との間の 接合によ つてせき止められ、 スイ ッチング動作時に、 ベース領域 1 2において電 子の蓄積が起こる。 これにより、 スイッチング損失が大きくなり、 高速 なスイ ッチングが妨げられる (とくにオフ時間が長くなる) うえ、 消費 電力の増大を招く という問題がある。
また、 図 1 8に示されるメ ッシュ型ェミ ツ夕構造および図 1 9に示さ れるリングェミ ッタ構造のトランジスタでは、 いずれも、 安全動作領域 が比較的狭く、 破壊耐量が必ずしも十分ではない。 そのため、 負荷に十 分な電流を流すことができないという問題がある。
さらに、 図 2 0のス トライプエミッ夕構造を採用すれば、 破壊耐量が 向上されるのであるが、 それでもなお、 負荷駆動性能が十分でない場合 がある。 また、 ス トライプエミッ夕構造のトランジスタのスイッチング 時間は、 メッシュ型エミッ夕構造ゃリングエミ ッ夕構造のものに比較す ると良好であるが、さらに高速なスィ ツチングが求められる場合もある。 この発明の目的は、 高速なスイ ッチングが可能で、 かつ、 消費電力の 低減を図ることができるバイポーラ トランジスタを有する半導体装置を 提供することである。
本発明の他の目的は、 安全動作領域を広くすることができる トランジ ス夕を有する半導体装置を提供することである。
本発明のさらに他の目的は、 オン時の電圧を低くすることができるパ ィポーラ トランジスタを有する半導体装置を提供することである。 発明の開示
本発明によるパイポーラ トランジスタを有する半導体装置は、 コレク 夕領域とする第 1導電型半導体層と、 該第 1導電型半導体層に設けられ る第 2導電型領域からなるベース領域と、 該べ一ス領域内に設けられる 第 1導電型領域からなるエミ ッ夕領域と、 前記ベース領域内に前記エミ ッ夕領域と対向して設けられ、 ベース電極と電気的接続をするベースコ ン夕ク ト部とからなり、 前記べ一スコンタク ト部が、 平面構造で前記ェ ミ ッ夕領域側から前記第 2導電型の高不純物濃度領域と第 1導電型領域 との繰返し構造に形成されている。
たとえばベース領域が P型領域であれば、 ベ一スコンクク ト部は P + 型領域と N +型領域とが交互に設けられ、 外側が P +型になるように形 成される。 この構造にすることにより、 ベース領域の少数キャリア、 た とえば P型ベース領域の場合の電子は N +型領域に落ち込み、 少数キヤ リァがベース領域に蓄積されるのを抑制することができる。これにより、 スイ ッチング動作を高速にすることができ、 かつ、 スイ ッチング損失を 低減できるので、 消費電力を低減することができる。
本発明によるパイポーラ トランジスタの他の形態は、 コレクタ領域と する第 1導電型半導体層と、 該第 1導電型半導体層に設けられる第 2導 電型領域からなるベース領域と、 該ベース領域内に設けられる第 1導電 型領域からなるエミッ夕領域と、 前記ベース領域内に前記エミ ッタ領域 と対向して設けられ、 ベース電極と電気的接続をするベースコンタク ト 部とからなり、 前記ベースコンタク ト部が、 平面構造で前記エミッ夕領 域側から前記第 2導電型の高不純物濃度領域と前記ベース領域を構成す る第 2導電型領域の低不純物濃度領域との繰返し構造に形成されている。 この構成にしても、 不純物濃度の低い領域はベース電極とショッ トキ 一接合になるため、 動作のオフによりベース電極側にきた少数キャ リア は、 高不純物濃度のベースコンタク ト部に蓄積されないで、 ショッ トキ 一接合を介して速やかに放出される。 その結果、 前述の構成と同様に、 スイッチング動作を高速にすることができ、 かつ、 スイッチング損失を 低減できるので、 消費電力を低減することができる。
前記エミ ッ夕領域がス トライプ状に複数本形成され、 該複数本のエミ ッ夕領域間のベース領域に前記ス トライプに沿って前記べ一スコンタク ト部が形成されたり、 前記ベース領域が、 前記エミ ッ夕領域内に格子状 (島状) に露出するように形成され、 該格子状に露出するベース領域の それそれに前記べ一スコンタク ト部が形成されることにより、 大電流に 対応したバイポーラ トランジスタにすることができる。
前記エミッタ領域に接続されるエミ ッ夕電極と、 前記ベースコンタク トに接続されるベース電極とが、交互に嚙み合う櫛歯状に形成されれば、 近接して設けられるベースとエミ ッ夕に少ない抵抗損で接続することが できる。
ェミッ夕領域がス トライプ状に複数本形成され、 該ス トライプ状のェ ミッタ領域は、 その中心部にベース領域が露出するように形成され、 該 ベース領域の上を覆うように前記エミッ夕領域と電気的に接続してエミ ッタ電極が形成されることにより、 中心部のベース領域には電極が形成 されないため、 ベース電極を形成するスペースを必要とすることなく、 エミッ夕領域とベース領域との接触面積を約 2倍に大きくすることがで き、 安全動作領域を充分に拡大することができる。 この構造は、 前述の ベースコンタク ト部と共に形成されることにより、 スイ ッチング速度の 高速化と共に、 安全動作領域を拡大することができるが、 ベースコン夕 ク ト部とは関係なく、 この構成にすることにより、 安全動作領域を広く することができる。
前記中心部に設けられるベース領域は、 前記ス トライブ方向に沿って 複数個に分割して設けられてもよいし、 前記ス トライプ方向に沿って前 記エミッ夕領域を分割するように設けられ、 該分割された 2つのエミ ッ 夕領域およびその間のベース領域上に前記ェミ ッ夕電極が形成される構 造でもよい。 図面の簡単な説明
図 1は、 本発明による半導体装置の一実施形態に係る、 バイポーラ ト ランジス夕の原理的な構成を示す断面図である。
図 2は、 図 1のベースコンタク ト部付近の構成を拡大して示す断面図 である。
図 3は、 バイポーラ トランジスタを用いたスイ ッチング回路の構成例 を示す電気回路図である。
図 4は、 バイポーラ トランジスタの動作特性を説明するための波形図 である。
図 5は、 本発明によるバイポーラ トランジスタの具体的な構成例を示 す平面図である。
図 6は、 図 5のベースコンタク ト部の構成を拡大して示す平面図であ ο
図 7は、 図 5に示される例の電極配置例を示す平面図である。
図 8は、 パイポーラ トランジスタの他の具体的構成例を示す平面図で める。
図 9は、 図 8のべ一スコンタク ト部の構成を拡大して示す平面図であ る。
図 1 0は、 図 8に示される例の電極配置例を示す平面図である。
図 1 1は、 本発明による半導体装置におけるベースコンタク ト部の他 の実施形態を示す断面図である。
図 1 2は、 本発明による半導体装置のさらに他の実施形態を示す斜視 断面図である。
図 1 3は、 図 1 2の平面配置を示す図である。
図 1 4は、 図 1 3のベースコンタク ト部の構成を拡大して示す平面図 である。
図 1 5は、 図 1 2の例のスィツチング特性を示す図である。
図 1 6は、 図 1 2の実施形態の変形例を示す平面図である。 図 1 7は、 従来のバイポーラ トランジス夕の原理的構成を示す断面図 である。
図 1 8は、 メ ッシュ型ェミ ツ夕 (マルチエミ ッ夕) 構造のバイポーラ トランジスタを説明するための簡略化した斜視図である。
図 1 9は、 リングエミ ッ夕 (マルチべ一ス) 構造のバイポ一ラ トラン ジス夕を説明するための簡略化した斜視図である。
図 2 0は、 ス トライプエミッ夕構造のバイポーラ トランジスタを説明 するための簡略化した斜視図である。 発明を実施するための最良の形態
図 1は、 この発明の 1実施形態に係るパイポーラ トランジス夕の原理 的構造を示す断面図である。 N型半導体層 2 1の表面には、 P型のベ一 ス領域 2 2が形成されており、 この P型のベース領域 2 2内に、 N型の エミ ッ夕領域 2 3が形成されている。 これにより、 N P N構造が形成さ れていて、 N型半導体層 2 1 と N +型半導体基板 2 1 aがコレクタ領域 を形成している。
ベース領域 2 2の表面には、 エミ ッ夕領域 2 3から離間した位置に、 P +型領域と N +型領域とが交互に形成されたべ一スコンタク ト部 (以 下、 ユニバーサルコンタク ト部ともいう) 2 5が設けられており、 この ユニバーサルコンタク ト部 2 5にべ一ス電極 2 6が接合されている。 ま た、 ェミ ッタ領域 2 3には、 エミ ッ夕電極 2 7が接合されている。 コレ クタ電極 3 0は、半導体基板 2 1 aの裏面側に形成されている。 2 9は、 絶縁膜である。
図 2は、 ユニバーサルコンタク ト部 2 5付近の構造を拡大して示す断 面図である。 ユニバーサルコンタク ト部 2 5は、 微小幅の P +型領域 2 5 1 と、 同じく微小幅の N +型領域 2 5 2 とを、 ベース電極 2 6に接触 するように交互に配置して構成されている。 すなわち、 P型領域 2 5 1 と N型領域 252とは、 ベース領域 22とベース電極 26との間の電荷 の移動方向と交差する方向に沿って交互に配列されている。
この構成により、 ベース領域 22における多数キヤリァであるホール は、 P+型領域 25 1を通って移動することができ、 小数キヤリアであ る電子は、 N+型領域 252に落ち込むことができる。 したがって、 ベ —ス領域 22における電子の蓄積が制御され、 高速でかつ損失の少ない スィツチングが可能になる。
図 3は、 バイポラートランジス夕 T rを用いたスィ ツチング回路の構 成例を示す電気回路図であり、 図 4 (a) 〜4 (c) は、 パイポ一ラ ト ランジス夕 T rのスイ ッチング特性を示す図である。 図 4 (a) はべ一 ス電流 IBを示し、 図 4 (b) はコレクタ電流 I cを示し、 図 4 (c) コレクタ .エミッ夕間電圧 VCEを示す。 そして、 図 4 (b) および図 4 ( c ) において、 図 1のパイポーラ トランジスタを トランジスタ T r に適用したときの特性は実線で示されており、 図 17の従来のバイポ一 ラ トランジスタをトランジスタ T rに適用したときの特性は一点鎖線で 示されている。
図 4 ( c ) から明らかなように、 トランジスタ T rが遮断されるとき の蓄積時間 (Tstg) および降下時間 (Tf) の和である夕一ンオフ時間 Toff ( = Tstg+Tf) が、 ユニバーサルコンタク ト構造を有するこの 実施形態のバイポーラ トランジスタを用いた場合に、 著しく改善される ことが理解される。 なお、 Tfは VCEの立下り時における変化の 1 0 % から 90 %の間の時間を示している。
ベース領域 22に蓄積されたキヤリアを零にするのに要する時間 Toff は、 本実施形態の構成を採用することにより、 従来の構成の場合の約 1 /2ないし 1/3にすることができる。 トランジスタ T rのオフ時の電 力ロスは、 図 4 ( c ) における領域 S I (本実施形態の構成の場合) 、 S P (従来の構成の場合) の面積により表すことができ、 より具体的に は、 下記第 ( 1 ) 式により表すことができる。
y lc - VCE (sat ) · (Tstg / T) + lc · Vcc · Tf ( 1 )
ただし、 Tは、 繰り返し周期
したがって、 時間 T off ( = T stg + T f) を格段に短縮することがで きる本実施形態のバイポーラ トランジスタを用いることにより、 消費電 力を格段に低減することができる。
さらに、 この構造にすることにより、 安全動作領域がス トライプエミ ッ夕構造と同程度に改善されることが確認された。
図 5は、 本実施形態に係るス トライプエミッ夕構造のバイポーラ トラ ンジス夕の具体的な構成例を示す平面図である。ベース領域 2 2内には、 図 5において左右方向に延びる短冊状のェミッ夕領域 2 3が複数個配列 されて形成されている。 このエミ ッ夕領域 2 3の端部を回り込んで、 隣 接するエミ ッ夕領域 2 3間に入り込むように、 ユニバーサルコンタク ト 部 2 5が帯状に形成されている。
図 6に拡大して示すように、帯状のユニバーサルコンタク ト部 2 5は、 その長さ方向に沿って形成され、 その幅方向に交互に配列された帯状 P +型領域 2 5 1および帯状 N +型領域 2 5 2を有している。
エミ ッ夕領域 2 3およびユニバーサルコンタク ト部 2 5を覆うように 形成された絶縁膜 (図示せず) には、 エミ ッ夕領域 2 3を露出させる複 数のコンタク ト孔 3 5およびユニバーサルコンタク ト部 2 5を露出させ るコンタク 卜孔 (図示せず) が形成されている。 そして、 図 7に示すよ うに、 エミ ッ夕電極 2 7は、 複数のコンタク ト孔 3 5に共通に接続され るように形成されており、 ユニバーサルコン夕ク ト部 2 5を露出させる コンタク ト孔に接続するようにベース電極 2 6が形成されている。 ベー ス電極 2 6およびエミ ッ夕電極 2 7は、 図 7に示すように互いに嚙み合 う櫛型電極で形成されていてもよい。
図 8は、 上記実施形態に係るバイポーラ トランジスタの別の具体的構 成例を示す平面図である。 この例はマルチベース構造の例で、 ベース領 域 2 2の露出部 2 2 Eが格子状に配列されて点在しており、 その他の領 域では、 エミッ夕領域 2 3が半導体基板表面に露出している。 そして、 ベース領域 2 2の各露出部 2 2 Eにユニバーサルコンタク ト部 2 5が形 成されている。
すなわち、 図 9に拡大して示すように、 P +型領域 2 5 1および N + 型領域 2 5 2が同心円状に交互に形成されて、 ユニバーサルコンタク ト 部 2 5を構成している。
この構成の場合にも、 図 1 0に示すように、 ベース電極 2 6およびェ ミツ夕電極 2 7は、 互いに絡み合う櫛型電極で構成することができる。 そして、 ベース電極 2 6は、 ユニバーサルコンタク ト部 2 5に形成され たコンタク ト孔 (図示せず) を介してユニバーサルコンタク ト部 2 5 と 接合され、エミ ッ夕電極 2 7は、適所に形成されたコンタク ト孔 3 5 (図 8参照) を介してェミ ッタ領域 2 3と接合されている。
図 1 1は、 この発明の他の実施形態に係るバイポーラ トランジスタの ユニバーサルコンタク ト部の構成を拡大して示す断面図である。 この図 1 1において、 上述の図 2の各部に対応する部分には、 図 2の場合と同 じ符号を付して示す。 この実施形態では、 P型のベース領域 2 2に内蔵 して形成されたユニバーサルコンタク ト部 2 5は、 電荷の移動方向と交 差する方向に沿って複数の P +型領域 2 5 1を互いに離間して配列して 形成されている。 そして、 隣接する P +型領域 2 5 1の間においては、 ベース電極 2 6 と P型のベース領域 2 2 との間でショッ トキ一接合が形 成されており、 P +型領域とショヅ トキ一接合部とが交互に配設される コンタク ト部 (ショッ トキ一ユニバーサルコンタク ト部) が形成されて いる。
この構成では、 ベース領域 2 2に蓄積された小数キャリアを、 ショッ トキ一接合部を介して速やかに放出することができる。 これにより、 上 述の第 1の実施形態の場合と同様に、 ベース領域 2 2における小数キヤ リアの蓄積を制御でき、 高速なスィ ツチング動作を実現できると共に、 低消費電力駆動が可能になる。
この発明の 2つの実施形態について説明したが、 この発明は、 他の形 態で実施することも可能である。 たとえば、 上述の実施形態では、 N P N トランジスタを例にとったが、 この発明は、 P N P 卜ランジス夕にも 適用することができる。 この場合には、 N型のベース領域に、 N +型領 域と P +型領域とを交互に配列したユニバーサルコンタク ト部、 または 複数の N +型領域を離間して配列したシヨッ トキーユニバーサルコン夕 ク ト部を設ければよい。 さらに、 ショッ トキ一部を、 アルミニウム ( A 1 ) 以外のチタン (T i ) などの電極材に変えることにより形成しても よい。
さらに、 上述の実施形態では、 1個のバイポーラ トランジスタを有す る半導体装置を例にとったが、 この発明は、 複数個のパイポ一ラ トラン ジス夕を有する半導体装置やバイポーラ トランジスタ以外の機能素子を 同一半導体基板上に有する半導体装置などにも適用することができる。 図 1 2は、 さらに安全動作領域を広くする例のトランジス夕の一部の 構造を断面構造と共に示す拡大斜視図である。 N型半導体層 2 1の表面 には、 P型のベース領域 2 2が形成されており、 この P型のベース領域 2 2の表面側に、 N型のエミ ッ夕領域 2 3がス トライブ状に形成されて いる。 これにより、 N P N構造が形成されていて、 N型半導体層 2 1お よび半導体基板 2 1 aがコレクタ領域を形成している。
図 1 3の平面図に示すように、 ェミ ッタ領域 2 3は、 一方向に直線的 に延びた閉リング形状に形成されている。 このリング形状のェミ ツ夕領 域 2 3は、 半導体層 2 1の表面において、 ス トライプパターンを成して 露出するように複数個形成されている。 そして、 各直線状リング形状の エミッ夕領域 2 3を一定の間隔を開けて包囲するように、 直線状リ ング 形状のベースコンタク ト部 2 5が設けられている。
図 1 4に拡大して示すように、 個々のェミツ夕領域 2 3は、 ベース領 域 2 2のほぼ全幅に渡って互いに平行に形成された一対の直線部 2 3 As 2 3 Bと、 これらの両端をそれそれ結合する半円弧形状の結合部 2 3 C とを有し、 内部にベース領域 2 2が露出する開口 2 3 Dが形成されてい る。
図 1 2に示されているように、 ベースコンタク ト部 2 5には、 ベース 電極 2 6が接合されている。 また、 リング形状のエミ ッ夕領域 2 3の表 面には、 エミヅ夕領域 2 3よりも幅狭のリング状のコンタク ト領域 3 5 が設けられており、 このコンタク ト領域 3 5において、 エミ ッ夕電極 2 7がェミツ夕領域 2 3に接合されている。 コレクタ電極 3 0は、 半導体 基板 2 1 aの裏面側に設けられている。 2 9は、 絶縁膜である。
ベースコンタク ト部 2 5は、 微小幅の P +型領域 2 5 1 と、 同じく微 小幅の N +型領域 2 5 2とを、 ベース電極 2 6に接触するように交互に 配置して構成したユニバーサルコンタク ト部を有している。 すなわち、 P +型領域 2 5 1 と N +型領域 2 5 2 とは、 ベース領域 2 2 とベース電 極 2 6との間の電荷の移動方向と交差する方向に沿って交互に配列され ている。 平面視においては、 P +型領域 2 5 1および N +型領域 2 5 2 は、 図 1 4に拡大して示すように、 リング帯状のベースコンタク ト部 2 5の長さ方向に沿った帯状パターンをなしている。 この構成により、 前述のように、 ベース領域 2 2における多数キヤリ ァであるホールは、 P +型領域 2 5 1を通って移動することができ、 小 数キャリアである電子は、 N +型領域 2 5 2に落ち込むことができる。 したがって、 ベース領域 2 2における電子の蓄積が抑制され、 高速でか つ損失の少ないスイッチングが可能になる。
エミ ッ夕領域 2 3およびベース電極接続部 2 5を覆うように形成され た絶縁膜 (図示せず) には、 リング状のコンタク ト領域 3 5をそれそれ 露出させる複数のコンタク ト孔 4 1 (図 1 2参照) およびべ一スコン夕 ク ト部 2 5をそれそれ露出させる複数のコンタク ト孔 4 2が形成されて いる。 そして、 前述の図 7と同様に、 エミ ッ夕電極 2 7は、 複数のエミ ッ夕領域 2 3の各コンタク ト孑し 4 1に共通に接続されるように形成され ており、 複数のベースコンタク ト部 2 5を露出させる各コンタク ト孔 4 2に共通接続するようにベース電極 2 6が形成されている。 ベース電極 2 6およびエミ ッ夕電極 2 7は、 前述の図 7に示すように互いに嚙み合 う櫛型電極で形成されていてもよい。
このトランジスタにより、 前述の図 3に示されるスィ ツチング回路を 構成すると、 図 1 5に図 4 ( c ) と同様のコレクタ · ェミッ夕間電圧 V C E特性が示されるように、 スィツチング時間およびオフ時の電力ロス は前述と同様の効果が得られ、 さらに負荷に十分な電流を流すことがで きるため、 安全動作領域が広くなつて破壊耐量が向上することが分る。 したがって、 時間 T offを格段に短縮することができる本実施形態の バイポーラ トランジスタを用いることにより、 消費電力を格段に低減す ることができる。 しかも、 直線リング形状のエミ ッ夕領域 2 3を採用し た本実施形態の構造では、オン時のコレクタ 'エミ ヅ夕間電圧 V C E ( sat) を、従来の構成の 5 0 %に低減することができるので、 これによつても、 電力口スを低減できる。 さらに、 この実施形態の構成では、 ス トライプ状に配置されたェミツ 夕領域は、 線状のリング形状に形成されている。 そのため、 図 1 2 と図 2 0との比較から明らかなように、 エミ ッ夕 · ベース接合界面の面積が 従来の構造の約 2倍となっている。 すなわち、 エミヅ夕 ·ベース接合界 面における電流集中は、 拡散濃度の濃い表面付近において、 エミッ夕領 域 2 3は、 従来構造の約 2倍の周囲長を有することができる。 これによ り、 一定の電流を流したときのベース ' エミ ッ夕接合界面での電流密度 を低くすることができ、 この接合界面の温度上昇を抑制できる。 これに より、 大電流を通電することが可能となるから、 良好な破壊耐量を実現 でき、 安全動作領域を広く とることができる。
この構造は、 たとえば図 2 0に示されるス トライプエミッ夕構造のェ ミッ夕の幅を狭くするのと同様の構造に見えるが、 図 2 0の構造では、 ェミッ夕の間のベース領域に常にコンタク トしてベース電極が形成され るため、 エミッ夕電極およびベース電極を形成し得る幅から一定幅以下 にすることができないが、 この実施形態では、 リング状ェミツ夕領域内 のベース領域にはコンタク トを形成しないため、 しかもそのべ一ス領域 を挟むエミッ夕領域に跨ってエミ ッ夕電極が形成される構造になってい るため、 狭い範囲でエミッ夕領域とベース領域との接触面積を増やすこ とができる。 この観点からは、 ェミッタ領域は前述の例のように直線リ ング状になっていなくても、 隣接する 2本のス トライプ状ェミツ夕に跨 つてエミ ッ夕電極が形成される構造、 すなわち従来のス トライプ状エミ ッ夕の中心部にコンタク 卜されないべ一ス領域が形成されることにより、 ベースとエミッ夕の接触面積が倍増して安全動作領域を格段に広くする ことができる。 具体的には、 抵抗型負荷および誘導性負荷のいずれの場 合でも、 従来の構造に比較して、 約 2倍の破壊耐量を実現できることが 確認されている。 この例においても、 N P N トランジスタを例にとったが、 この発明は、 P N P トランジスタにも適用することができる。 この場合には、 N型の ベース領域に、 N +型領域と P +型領域とを交互に配列したュニバーサ ル接合構造、 または複数の N +型領域を離間して配列したショッ トキュ 二バーサル接合構造をベース電極接続部に設ければよい。 さらに、 ショ ッ トキ部を、 アルミニウム (A 1 ) 以外のチタン (T i ) などの電極材 に変えることにより形成してもよい。
また、 半導体基板 2 1 として、 不純物 (たとえば、 N型の場合はヒ素、 P型の場合はホウ素) を添加して比抵抗 7 Ω · c m程度まで (対応する 不純物濃度は、 〜 1 X 1 0 2 1程度) とした低抵抗の基板を使用して、 オン時のコレク夕,エミッ夕間電圧 V C Eのさらなる低減を図ってもよい。 さらに、 上述の実施形態では、 直線リング状ェミツ夕領域とュニバー サル接合構造を有するベースとを組み合わせた例について説明したが、 オン時のコレクタ ·エミッ夕間電圧 V C Eの低減および破壊耐量の改善の みが重要課題であって、 スィ ツチング時間の向上がさほど重要でない場 合には、 ユニバーサル接合構造.を省いてもよい。
また、 上述の実施形態においては、 直線状ェミ ッタ領域 2 3は、 1つ の開口 2 3 Dを有する単純リング構造を有しているが、 図 1 6に示すよ うに、 直線部 2 3 A、 2 3 Bを橋渡しする架橋部 2 3 Eを設けて、 開口 2 3 Dを複数個に分割した構造の直線状リング構造を採用してもよい。 さらに、 上述の実施形態では、 1個のバイポーラ トランジスタを有す る半導体装置を例にとったが、 この発明は、 複数個のバイポーラ トラン ジス夕を有する半導体装置やバイポーラ トランジス夕以外の機能素子を 同一半導体基板上に有する半導体装置などにも適用することができる。
産業上の利用性 本発明によれば、 スイ ッチング速度が速く、 高耐圧のバイポーラ トラ ンジス夕を有する半導体装置が得られ、 スィ ツチング電源やテレビジョ ン、 コンビユー夕、 電話などの民生機器の D C— D Cコンバータなどに 利用することができる。

Claims

言青求の範囲
1 コレクタ領域とする第 1導電型半導体層と、 該第 1導電型半導体 層に設けられる第 2導電型領域からなるベース領域と、 該ベース領域内 に設けられる第 1導電型領域からなるエミ ッ夕領域と、 前記べ一ス領域 内に前記エミッ夕領域と対向して設けられ、 ベース電極と電気的接続を するベースコンタク ト部とからなり、 前記ベースコンタク ト部が、 平面 構造で前記ェミ ッ夕領域側から前記第 2導電型の高不純物濃度領域と第 1導電型領域との繰返し構造に形成されてなるバイポーラ トランジスタ を有する半導体装置。
2 コレクタ領域とする第 1導電型半導体層と、 該第 1導電型半導体 層に設けられる第 2導電型領域からなるベース領域と、 該ベース領域内 に設けられる第 1導電型領域からなるエミ ッ夕領域と、 前記ベース領域 内に前記エミッ夕領域と対向して設けられ、 ベース電極と電気的接続を するベースコンタク ト部とからなり、 前記ベースコンタク ト部が、 平面 構造で前記エミ ッ夕領域側から前記第 2導電型の高不純物濃度領域と前 記ベース領域を構成する第 2導電型領域との繰返し構造に形成されてな るバイポーラ トランジスタを有する半導体装置。
3 前記ェミ ッタ領域がス トライプ状に複数本形成され、 該複数本の エミッ夕領域間のベース領域に前記ス トライプに沿って前記ベースコン タク ト部が形成されてなるクレーム 1または 2記載の半導体装置。
4 前記ベース領域が、 前記エミ ッ夕領域内に格子状に露出するよう に形成され、 該格子状に露出するべ一ス領域のそれそれに前記ペースコ ン夕ク ト部が形成されてなるクレーム 1または 2記載の半導体装置。
5 前記エミ ッ夕領域に接続されるェミ ツ夕電極と、 前記ベースコン タク 卜に接続されるベース電極とが、 交互に嚙み合う櫛歯状に形成され てなるクレーム 3または 4記載の半導体装置。 6 前記ェミ ッタ領域がス トライプ状に複数本形成され、 該ス トライ プ状のェミ ッ夕領域は、 その中心部にベース領域が露出するように形成 され、 該ベース領域の上を絶縁膜を介して覆うように前記エミ ッ夕領域 と電気的に接続してエミ ッ夕電極が形成されてなるクレーム 1または 2 記載の半導体装置。
7 前記中心部に設けられるベース領域が、 前記ス トライプ方向に沿 つて複数個に分割して設けられてなるクレーム 6記載の半導体装置。
8 前記中心部に設けられるベース領域が前記ス トライプ方向に沿つ て前記エミ ッ夕領域を分割するように設けられ、 該分割された 2つのェ ミッ夕領域およびその間のベース領域上に前記エミ ッ夕電極が形成され てなるクレーム 6記載の半導体装置。
9 コレクタ領域とする第 1導電型半導体層と、 該第 1導電型半導体 層に設けられる第 2導電型領域からなるベース領域と、 該ベース領域内 に設けられる第 1導電型領域からなるエミ ッ夕領域と、 前記ベース領域 内に前記ェミッタ領域と対向して設けられ、 ベース電極と電気的接続を するベ一スコンクク ト部とからなり、 前記ェミ ッ夕領域がス トライプ状 に複数本形成され、 該ス トライプ状のエミ ッ夕領域は、 その中心部にベ ース領域が露出するように形成され、 該ベース領域の上を覆うように前 記エミッ夕領域と電気的に接続してエミ ッ夕電極が形成されてなるバイ ポーラ トランジスタを有する半導体装置。
1 0 前記中心部に設けられるベース領域が、 前記ス トライプ方向に 沿って複数個に分割して設けられてなるクレーム 9記載の半導体装置。
1 1 前記中心部に設けられるベース領域が前記ス トライプ方向に沿 つて前記エミ ッ夕領域を分割するように設けられ、 該分割された 2つの エミッ夕領域およびその間のベース領域上に絶縁膜を介して前記ェミ ッ 夕電極が形成されてなるクレーム 9記載の半導体装置。
PCT/JP2000/002867 1999-04-30 2000-04-28 Dispositif a semi-conducteur dote de transistors bipolaires WO2000067330A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/926,425 US6891250B1 (en) 1999-04-30 2000-04-28 Semiconductor device with bipolar transistor
EP00922928A EP1193766A4 (en) 1999-04-30 2000-04-28 SEMICONDUCTOR ASSEMBLY WITH BIPOLAR TRANSISTORS

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11/124515 1999-04-30
JP11124515A JP2000315695A (ja) 1999-04-30 1999-04-30 半導体装置
JP11134477A JP2000323490A (ja) 1999-05-14 1999-05-14 半導体装置
JP11/134477 1999-05-14

Publications (1)

Publication Number Publication Date
WO2000067330A1 true WO2000067330A1 (fr) 2000-11-09

Family

ID=26461193

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/002867 WO2000067330A1 (fr) 1999-04-30 2000-04-28 Dispositif a semi-conducteur dote de transistors bipolaires

Country Status (4)

Country Link
US (1) US6891250B1 (ja)
EP (1) EP1193766A4 (ja)
CN (1) CN1171317C (ja)
WO (1) WO2000067330A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344609B3 (de) * 2003-09-25 2005-07-21 Infineon Technologies Ag Hochfrequenzdiode
US7247926B2 (en) * 2003-12-09 2007-07-24 Infineon Technologies Ag High-frequency switching transistor
DE102004004862B4 (de) * 2004-01-30 2010-04-08 Infineon Technologies Ag Integrierte Halbleiterdiodenanordnung und integriertes Halbleiterbauteil
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7598521B2 (en) * 2004-03-29 2009-10-06 Sanyo Electric Co., Ltd. Semiconductor device in which the emitter resistance is reduced
CN100367477C (zh) * 2004-05-12 2008-02-06 上海先进半导体制造有限公司 双层布线双极型器件制造工艺
CN102986027B (zh) * 2011-03-15 2016-03-02 富士电机株式会社 高压集成电路设备
US20150236090A1 (en) * 2014-02-14 2015-08-20 Nxp B.V. Transistor with reducted parasitic
CN105448970B (zh) * 2014-06-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 双极结型晶体管及其形成方法
US20210064074A1 (en) 2019-09-03 2021-03-04 Renesas Electronics America Inc. Low-voltage collector-free bandgap voltage generator device
US11777018B2 (en) * 2020-11-19 2023-10-03 Ideal Power Inc. Layout to reduce current crowding at endpoints

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064614A2 (en) * 1981-04-30 1982-11-17 Kabushiki Kaisha Toshiba Improved emitter structure for semiconductor devices
JPS5866356A (ja) 1981-10-16 1983-04-20 Origin Electric Co Ltd 可制御型半導体装置
JPS5858361U (ja) * 1981-10-16 1983-04-20 オリジン電気株式会社 半導体装置
JPS63117464A (ja) * 1986-11-06 1988-05-21 Asahi Chem Ind Co Ltd 低雑音高周波増幅器
JPS63164252U (ja) * 1987-02-27 1988-10-26
US5455186A (en) 1994-06-30 1995-10-03 National Semiconductor Corporation Method for manufacturing an offset lattice bipolar transistor
JPH07312370A (ja) * 1993-02-24 1995-11-28 Samsung Electron Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1252102B (it) * 1991-11-26 1995-06-02 Cons Ric Microelettronica Dispositivo monolitico a semiconduttore a struttura verticale con transistore di potenza a base profonda e emettitore a dita avente resistenze di ballast

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064614A2 (en) * 1981-04-30 1982-11-17 Kabushiki Kaisha Toshiba Improved emitter structure for semiconductor devices
JPS5866356A (ja) 1981-10-16 1983-04-20 Origin Electric Co Ltd 可制御型半導体装置
JPS5858361U (ja) * 1981-10-16 1983-04-20 オリジン電気株式会社 半導体装置
JPS63117464A (ja) * 1986-11-06 1988-05-21 Asahi Chem Ind Co Ltd 低雑音高周波増幅器
JPS63164252U (ja) * 1987-02-27 1988-10-26
JPH07312370A (ja) * 1993-02-24 1995-11-28 Samsung Electron Co Ltd 半導体装置
US5455186A (en) 1994-06-30 1995-10-03 National Semiconductor Corporation Method for manufacturing an offset lattice bipolar transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1193766A4 *

Also Published As

Publication number Publication date
CN1349661A (zh) 2002-05-15
US6891250B1 (en) 2005-05-10
EP1193766A1 (en) 2002-04-03
EP1193766A4 (en) 2007-05-30
CN1171317C (zh) 2004-10-13

Similar Documents

Publication Publication Date Title
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
JP2003520430A (ja) 改善された安全動作領域を有するトレンチ絶縁ゲート・バイポーラ・トランジスタ
JP2000277726A (ja) 高耐圧半導体素子
US20110204414A1 (en) Reverse-conducting semiconductor device
WO2000067330A1 (fr) Dispositif a semi-conducteur dote de transistors bipolaires
JP2004511105A (ja) 高電圧絶縁ゲートバイポーラスイッチ
JP2743057B2 (ja) 半導体装置
US9899502B2 (en) Bipolar junction transistor layout structure
JPH0766433A (ja) 半導体整流素子
JP2002064106A (ja) 半導体装置
JP2001274400A (ja) 半導体装置
US4198645A (en) Semiconductor controlled rectifier having gate grid dividing surrounding zone into two different impurity concentration sections
JPH0465552B2 (ja)
JPS5937866B2 (ja) 半導体装置
JP3277701B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
JP2000004017A (ja) 絶縁ゲ−ト形バイポ−ラトランジスタ
JP2961643B2 (ja) ダイオード
JPH08274311A (ja) 絶縁ゲート型半導体装置
JP4779291B2 (ja) 半導体素子
JP3629180B2 (ja) 半導体素子
JP2724204B2 (ja) 導電変調型mosfet
JPS6028395B2 (ja) バイポ−ララテラルトランジスタ
JP3808686B2 (ja) 半導体素子
JP2000323490A (ja) 半導体装置
JP2000315695A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 00806939.5

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB IT

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000922928

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09926425

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2000922928

Country of ref document: EP