JPS6028395B2 - バイポ−ララテラルトランジスタ - Google Patents

バイポ−ララテラルトランジスタ

Info

Publication number
JPS6028395B2
JPS6028395B2 JP52113174A JP11317477A JPS6028395B2 JP S6028395 B2 JPS6028395 B2 JP S6028395B2 JP 52113174 A JP52113174 A JP 52113174A JP 11317477 A JP11317477 A JP 11317477A JP S6028395 B2 JPS6028395 B2 JP S6028395B2
Authority
JP
Japan
Prior art keywords
region
transistor
substrate
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52113174A
Other languages
English (en)
Other versions
JPS5339082A (en
Inventor
ジエラ−ル・ヌジリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS5339082A publication Critical patent/JPS5339082A/ja
Publication of JPS6028395B2 publication Critical patent/JPS6028395B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は新しいバィポーララテラルトランジスタに関し
、詳細にはＰＮＰ形トランジスタに関する。
ラテラルトランジスタとは電流がェミッタからコレクタ
へ基板の表面に平行に流れるようになったトランジスタ
である。
このようなトランジスタは、電流が基板の表面に直角の
方向に流れるようになったいわゆる垂直相補形トランジ
スタと関連して論理回路で一般に使用されている。
技術的理由により、ラテラルトランジスタは殆んどＰＮ
Ｐ形であり、他方垂直型トランジスタはＮＰＮである。
ラテラルトランジスタは一般にＮ形基板に拡散されて形
成される２個のＰ形領域を有する。ラテラルトランジス
タの欠点は利得が４・さく、そのためベースに注入され
る自由キャリアの一少部分しかコレク外こ達することが
出来ないということである。
本発明によるラテラルＰＮＰトランジスタはこの欠点を
著しく軽減する。
本発明によるラテラルトランジスタは同一導電型の２つ
の領域を有し、これらの領域はこれらと逆導電型の第３
の領域中に拡散しており、第１の領域がェミッタ、基板
がベース、第２の領域がコレクタとして作用する。
本発明の特徴は、基板と同一導電型に高度のドーピング
された第４の領域を上記ェミッタ中に拡散させること、
および少くとも上記第４の領域とェミッタの部分間を被
うように電気的接触部を上記基板表面に形成したことに
ある。
第１図はＰＮＰ形ラテラルバィポーラトランジスタを示
す。
これはＮ形の基板１とそれに拡散されるＰ形のェミッタ
２とコレクタ３を有する。一般に相補ＮＰＮトランジス
タと共に使用されるこのような構成は或る欠点を有する
。従って、ヱミッターベース接合が適当な電位により阻
止されないときには電流はいくつかの主方向、すなわち
基板表面に沿った方向ＳＬ２，ＳＬ，とその表面に直角
の方向Ｓｖを通りベースに注入される。これら３つの方
向の内１つのみすなわちコレク外こ到達すべき荷電キャ
リアを注入する方向ＳＬ２のみが有効である。注入され
る電流の比は実際に低いものである。
等価回路を第２図に示してあり、これは２個のダイオー
ドＤＬ，とＤｖにより分流されるェミツタベース接合を
示している。このようなトランジスタの利得は０．１程
度で非常に低いものである。これはこれらトランジスタ
が論理素子の特に集積回路に組込まれる場合に不利であ
り、レベル０と１が明確に区別出釆なくなる（カスケー
ド構成をとるラテラルトランジスタの場合と同じである
）。これによれば電力出力が低いものとなる。
本発明によるバィポーラトランジスタはこの欠点を解決
するものであり、他は等しいとしてコレクタ電流は５倍
程度増加する。
第３図は本発明によるトランジスタの一実施例の断面図
、第４図はその斜視図ある。
Ｎ＋形の高度にドーピングされた領域４はェミッタ領域
２に拡散される。
本発明が相補形バィポーラトランジスタの集積回路に用
いられる場合には、領域４は例えばこの回路に設けられ
る垂直形のＮ十ＰＮトランジスタのＮ＋領域と同時に拡
散してもよい。領域２と電気的に接触する部分は金属層
５であって領域２および４の組立体上の一部に形成され
る。
動作は次のごとくである。基板の表面近辺で、Ｎ＋層と
Ｐ領域の隣接部分は同電位となる。接点から離れると、
Ｎ＋領域４が高度にドープされ、それによって高導電性
となっているので、蟹位は一定のままで残る。このとき
、低度にドープされ、それによって抵抗を有しているＰ
拡散領域２の電位は大幅に低下する。従ってこのように
して形成されるＰ−Ｎ接合は阻止される。従って、接点
から離れた領域は絶縁されこれが第１の電流ＳｖとＳＬ
，を抑制する。この現象の説明は別の方法によっても可
能である。
第４図において、この組立体はＰ形の基板６上につくら
れる。この組立体の図はＰＮＰトランジスタＴであり、
そのベースは領域３と２の間に伸びるＮ領域で形成され
、ェミツタはＮ十領域とＮ領域間にあって基板の表面に
直角に伸びるＰ形領域１とこのＰ形領域の他の部分であ
る領域ｍこより形成れる。
このトランジスタのェミッ外ま領域ロと接地間に配置さ
れる一連の垂直形ＰＮＰトランジスタにより基板に接続
され、夫々のェミッタは領域０の連続部分の１個により
、ベースは領域１によりそしてコレク外ま基板により形
成される。これらトランジスタＴＰ，，ＴＰＮのェミッ
タは抵抗の高いＰ領域の断片を表現したものである抵抗
Ｒにより互いに接続される。ベース電位は均一でありェ
ミツタ電位は領域１の表面では固定されるから、これら
トランジスタは電流源であり、これらは領域０内で離れ
れば離れるだけ弱くなる。従って、漏洩電流ｌｓＵＢ（
基板内の電流）は極めて小さい。
簡単な計算によれば、接合の深さに較べて充分に大きな
電流ｌｃと充分に大きな横方向寸法については比はＸ′
−ＩＥ ．Ｃ Ｘ一１′Ｅ「Ａ 但し、ｌｃ，１′８およびＸ′は夫々このトランジスタ
のコレクタ電流、ェミツタ電流および組込まれたＮ領域
に伴う共通ベース利得でありＩＥと×は夫々同一寸法で
あるがＮ領域のないトランジスタの電流と利得であり、
ＣとＡは夫々第４図の２つの寸法である。
原理的にこの比は５程度である。
本発明は素子としてのラテラルトランジスタの生産にも
応用出釆る。
第５図はＰ形基板により支持されるそのようなトランジ
スタの斜視図である。このトランジスタは閉止形であり
、Ｐ形の集積コレクタがＰ形ェミツタ２を囲み、この組
立体が例えば基板にェピタキシャルでつくられるＮ形ベ
ース１に拡散される。
２個のＮ十形領域１０と１１がェミツタとコレク外こ拡
散される。接点１２と１３はこれら拡散領域に設けられ
る。Ｎ＋領域のコレクタへの拡散はこのトランジスタの
遷移周波数を増加させる。
前の場合と同じに接点１２と１３は夫々ェミッタとコレ
ク夕とに重なる。
かくして集積論理回路の性能を改善する簡単な手段が明
確にされる。
更に、本発明のトランジスタが相補形バィポーラトラン
ジスタからなる集積回路に用いられる場合にはＮ＋領域
４は垂直形Ｎ＋ＰＮトランジスタのＮ＋領域と同じ操作
で形成出来る。
このような組立体は多くの周知の論理回路に用いること
が出来る。
【図面の簡単な説明】
第１図は周知のラテラルトランジスタの断面図、第２図
はこのトランジスタの等価回路、第３図は本発明の一実
施例の断面図、第４図は第３図の実施例の斜視図、第５
図は本発明の他の実施例の斜視図である。 １，６・・・・・・基板、２・・・・・・ェミッタ、３
・・・・・・コレクタ、４……Ｎ＋ドーピング層、５…
…金属層、１２，１３・・・・・・接触部。 第１図 第２図 第３図 第４図 第５図

Claims (1)

  1. 【特許請求の範囲】 １ 第１の導電型で成り、それぞれエミツタおよびコレ
    クタとして機能する第１および第２の領域と、 第２の
    導電型で成り、ベースとして機能するとともに前記第１
    および第２の領域が同一表面から拡散した半導体基板で
    ある第３の領域と、 前記第１の領域中にその表面から
    高濃度に拡散され、第２の導電型で成る第４の領域と、
    表面上で前記第１および第４の領域間の接合を前記第
    ２の領域に面した側でのみカバーする金属層を貫く電気
    接点と、 を備えたバイポーララテラルトランジスタ。 ２ 特許請求の範囲第１項記載のトランジスタにおいて
    、前記トランジスタがＰＮＰ形であるバイポーララテラ
    ルトランジスタ。 ３ 特許請求の範囲第２項記載のトランジスタにおいて
    、前記コレクタが前記エミツタを囲むように形成された
    バイポーララテラルトランジスタ。 ４ 特許請求の範囲第２項記載のトランジスタにおいて
    、前記トランジスタは前記第１導電型の基板から成り、
    前記第３領域が前記基板上に推積されたバイポーララテ
    ラルトランジスタ。
JP52113174A 1976-09-21 1977-09-20 バイポ−ララテラルトランジスタ Expired JPS6028395B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7628318A FR2365213A1 (fr) 1976-09-21 1976-09-21 Transistor bipolaire lateral et circuits utilisant ce transistor
FR7628318 1976-09-21

Publications (2)

Publication Number Publication Date
JPS5339082A JPS5339082A (en) 1978-04-10
JPS6028395B2 true JPS6028395B2 (ja) 1985-07-04

Family

ID=9177896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52113174A Expired JPS6028395B2 (ja) 1976-09-21 1977-09-20 バイポ−ララテラルトランジスタ

Country Status (4)

Country Link
JP (1) JPS6028395B2 (ja)
DE (1) DE2742361A1 (ja)
FR (1) FR2365213A1 (ja)
GB (1) GB1593063A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50105209A (ja) * 1974-01-25 1975-08-19
DE2835930C2 (de) * 1978-08-17 1986-07-17 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte Halbleiterschaltungsanordnung mit mindestens einem Lateraltransistor
JPS6165762U (ja) * 1984-10-03 1986-05-06
FR2592525B1 (fr) * 1985-12-31 1988-02-12 Radiotechnique Compelec Procede de fabrication d'un transistor lateral integre et circuit integre le comprenant
EP0782197B1 (en) * 1995-12-29 2001-06-06 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Integrated electronic device with reduced parasitic currents, and corresponding method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967307A (en) * 1973-07-30 1976-06-29 Signetics Corporation Lateral bipolar transistor for integrated circuits and method for forming the same

Also Published As

Publication number Publication date
GB1593063A (en) 1981-07-15
JPS5339082A (en) 1978-04-10
DE2742361A1 (de) 1978-03-23
DE2742361C2 (ja) 1989-03-09
FR2365213A1 (fr) 1978-04-14
FR2365213B1 (ja) 1979-01-12

Similar Documents

Publication Publication Date Title
JPS589366A (ja) トランジスタ
JP2635044B2 (ja) 半導体デバイス
GB1533156A (en) Semiconductor integrated circuits
US4021687A (en) Transistor circuit for deep saturation prevention
JPS6028395B2 (ja) バイポ−ララテラルトランジスタ
US3968511A (en) Semiconductor device with additional carrier injecting junction adjacent emitter region
JPH0797553B2 (ja) Ｎｐｎトランジスタ−の固有降伏電圧より大きい降伏電圧を有するｎｐｎ等価構造
JPS6344305B2 (ja)
US4249192A (en) Monolithic integrated semiconductor diode arrangement
US4958210A (en) High voltage integrated circuits
JP2833913B2 (ja) バイポーラ集積回路装置
JPS5916414B2 (ja) 半導体装置
JPS5944788B2 (ja) ゲ−ト変調形バイポ−ラ・トランジスタ
KR920017278A (ko) 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로 접합 바이폴라 트랜지스터 및 이의 제조방법
JPS6022504B2 (ja) 半導体装置の製造方法
JPS61187271A (ja) ヘテロ接合型バイポ−ラトランジスタ
GB1177694A (en) Improvements in or Relating to Transistors
JP2763432B2 (ja) 半導体装置
JPS6138198Y2 (ja)
JPS6116569A (ja) 半導体集積回路装置
JPS6350870B2 (ja)
JPH06252351A (ja) 化合物半導体素子
JPH0474478A (ja) ダイオード
GB1047378A (ja)
EP0419586A1 (en) INTEGRATED CIRCUIT WITH VERTICAL TRANSISTOR.