JPH06252351A - 化合物半導体素子 - Google Patents
化合物半導体素子Info
- Publication number
- JPH06252351A JPH06252351A JP3676393A JP3676393A JPH06252351A JP H06252351 A JPH06252351 A JP H06252351A JP 3676393 A JP3676393 A JP 3676393A JP 3676393 A JP3676393 A JP 3676393A JP H06252351 A JPH06252351 A JP H06252351A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- compound semiconductor
- hbt
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】本発明は、基板裏面のＨＢＴ部の電界変動が表
面のＨＥＭＴに伝わりにくくすることを主要な目的とす
る。 【構成】半絶縁性ＧａＡｓ基体(31)と、該基体(31)中に
埋め込まれた少なくとも１つのｐｎ接合層(32)と、前記
基体(31)の表面に夫々形成された電界効果型トランジス
タと前記基体の裏面に形成されたバイポーラトランジス
タとを具備することを特徴とする化合物半導体素子。
面のＨＥＭＴに伝わりにくくすることを主要な目的とす
る。 【構成】半絶縁性ＧａＡｓ基体(31)と、該基体(31)中に
埋め込まれた少なくとも１つのｐｎ接合層(32)と、前記
基体(31)の表面に夫々形成された電界効果型トランジス
タと前記基体の裏面に形成されたバイポーラトランジス
タとを具備することを特徴とする化合物半導体素子。
Description
【０００１】
【産業上の利用分野】本発明は、半絶縁性半導体基体中
にｐｎ接合層，歪超格子層，あるいは導電性を有する埋
込み層の少なくといずれか１つを有し、かつ前記基体の
表面に電界効果型トランジスタを裏面にバイポーラトラ
ンジスタを形成した化合物半導体素子に関する。
にｐｎ接合層，歪超格子層，あるいは導電性を有する埋
込み層の少なくといずれか１つを有し、かつ前記基体の
表面に電界効果型トランジスタを裏面にバイポーラトラ
ンジスタを形成した化合物半導体素子に関する。
【０００２】
【従来の技術】化合物半導体を用いた電子素子は、電界
効果トランジスタ（ＦＥＴ）系デバイスとバイポーラ系
デバイスの２種類に大別できる。ＦＥＴの代表例はＨＥ
ＭＴであり、バイポーラの代表例はヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）である。
効果トランジスタ（ＦＥＴ）系デバイスとバイポーラ系
デバイスの２種類に大別できる。ＦＥＴの代表例はＨＥ
ＭＴであり、バイポーラの代表例はヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）である。
【０００３】一般にＦＥＴ系デバイスは低消費電力，低
ＲＦ雑音特性を持つが、電流駆動能力が小さく、１／ｆ
雑音が大きいという問題点を持っている。一方、バイポ
ーラ系デバイスは高い電流駆動能力と低１／ｆ雑音特性
を持っているが、消費電力が大きいという欠点を持って
いる。そこで、両者を組み合わせることが実用上有利で
あるが、ＨＢＴの発熱が大きいために、同一基板上にモ
ノシリックに作成することは困難であった。これを解決
したのが、特開平４−３４６２６２号記載の技術であ
る。図５を参照してこの技術について説明する。
ＲＦ雑音特性を持つが、電流駆動能力が小さく、１／ｆ
雑音が大きいという問題点を持っている。一方、バイポ
ーラ系デバイスは高い電流駆動能力と低１／ｆ雑音特性
を持っているが、消費電力が大きいという欠点を持って
いる。そこで、両者を組み合わせることが実用上有利で
あるが、ＨＢＴの発熱が大きいために、同一基板上にモ
ノシリックに作成することは困難であった。これを解決
したのが、特開平４−３４６２６２号記載の技術であ
る。図５を参照してこの技術について説明する。
【０００４】図中の符号１は、半絶縁性ＧａＡｓ基板で
ある。この基板１の表面側には、ノンドープＧａＡｓチ
ャネル層２，ｎ型ＡｌＧａＡｓ電子供給層３を介してＡ
ｌからなるゲート電極４，ＡｕＧｅ−Ｎｉからなるソー
ス電極５及びドレイン電極６が設けられ、ＨＥＭＴが形
成されている。また、基板１の表面側には、電極７が形
成されている。
ある。この基板１の表面側には、ノンドープＧａＡｓチ
ャネル層２，ｎ型ＡｌＧａＡｓ電子供給層３を介してＡ
ｌからなるゲート電極４，ＡｕＧｅ−Ｎｉからなるソー
ス電極５及びドレイン電極６が設けられ、ＨＥＭＴが形
成されている。また、基板１の表面側には、電極７が形
成されている。
【０００５】一方、前記基板１の裏面側には、ｎ+ 型Ｇ
ａＡｓサブコレクタ層８，ｎ型コレクタ層９，ｐ+ 型Ｇ
ａＡｓベース層10，ｎ型ＡｌＧａＡｓエミッタ層11，ｎ
+ ＧａＡｓエミッタキャップ層12，ＡｕＧｅ−Ｎｉから
なるエミッタ電極13及びコレクタ電極14，ＡｕＭｎ−Ｎ
ｉからなるベース電極15が設けられ、ＨＢＴが形成され
ている。また、前記基板１の裏面側には、基板１に埋め
込まれたバイアホール回路16を介して前記電極７に導通
する電極17が形成されている。
ａＡｓサブコレクタ層８，ｎ型コレクタ層９，ｐ+ 型Ｇ
ａＡｓベース層10，ｎ型ＡｌＧａＡｓエミッタ層11，ｎ
+ ＧａＡｓエミッタキャップ層12，ＡｕＧｅ−Ｎｉから
なるエミッタ電極13及びコレクタ電極14，ＡｕＭｎ−Ｎ
ｉからなるベース電極15が設けられ、ＨＢＴが形成され
ている。また、前記基板１の裏面側には、基板１に埋め
込まれたバイアホール回路16を介して前記電極７に導通
する電極17が形成されている。
【０００６】ＨＢＴは、プロトンイオン注入層18によっ
て同様の他のＨＢＴと水平方向に電気的に分離されてい
る。ＨＢＴで発生した熱は接地金属19を通してヒートシ
ンクである金属ブロック20へ逃げる。従って、ＨＢＴ部
での温度上昇を押さえることができる。また、ＨＥＭＴ
は基板１の反対面にあるため、ＨＢＴの発熱の影響を受
けにくい。更に、前記バイアホール回路16により基板表
面側のＨＥＭＴからなる回路とＨＢＴからなる回路が電
気的に結びついている。これにより、ＨＥＭＴ，ＨＢＴ
互いの利点を生かした集積化が達成されている。
て同様の他のＨＢＴと水平方向に電気的に分離されてい
る。ＨＢＴで発生した熱は接地金属19を通してヒートシ
ンクである金属ブロック20へ逃げる。従って、ＨＢＴ部
での温度上昇を押さえることができる。また、ＨＥＭＴ
は基板１の反対面にあるため、ＨＢＴの発熱の影響を受
けにくい。更に、前記バイアホール回路16により基板表
面側のＨＥＭＴからなる回路とＨＢＴからなる回路が電
気的に結びついている。これにより、ＨＥＭＴ，ＨＢＴ
互いの利点を生かした集積化が達成されている。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
化合物半導体素子によれば、基板１の裏面側のＨＢＴ部
の電界変動が表面のＨＥＭＴに伝わり、その特性特にし
きい値を変化させてしまう。また、ＨＢＴ部の発熱を押
さえているが、その発熱の一部は基板１に熱歪を与え、
これが基板１表面のＨＥＭＴの特性を変化させてしま
う。更に、バイアホール回路16は基板１の貫通穴を利用
するため、その作成が困難である。
化合物半導体素子によれば、基板１の裏面側のＨＢＴ部
の電界変動が表面のＨＥＭＴに伝わり、その特性特にし
きい値を変化させてしまう。また、ＨＢＴ部の発熱を押
さえているが、その発熱の一部は基板１に熱歪を与え、
これが基板１表面のＨＥＭＴの特性を変化させてしま
う。更に、バイアホール回路16は基板１の貫通穴を利用
するため、その作成が困難である。
【０００８】本発明は上記事情を鑑みてなされたもの
で、基板裏面のＨＢＴ部の電界変動が基板表面のＨＥＭ
Ｔに伝わりにくい化合物半導体素子を提供することを目
的とする。
で、基板裏面のＨＢＴ部の電界変動が基板表面のＨＥＭ
Ｔに伝わりにくい化合物半導体素子を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明は、半絶縁性化合
物半導体基体と、前記基体中に埋め込まれた少なくとも
１つのｐｎ接合層と、前記基体の表面に形成された電界
効果型トランジスタと、前記基体の裏面に形成されたバ
イポーラトランジスタとを具備することを特徴とする化
合物半導体素子である。本発明に係る化合物半導体素子
の概念図を、図１を参照して説明する。
物半導体基体と、前記基体中に埋め込まれた少なくとも
１つのｐｎ接合層と、前記基体の表面に形成された電界
効果型トランジスタと、前記基体の裏面に形成されたバ
イポーラトランジスタとを具備することを特徴とする化
合物半導体素子である。本発明に係る化合物半導体素子
の概念図を、図１を参照して説明する。
【００１０】図中の符号21は、半絶縁性基板を示す。こ
こで、前記基板21には、ｐｎ接合層22，導伝性の埋込み
層23及び歪超格子層24が埋め込まれて形成されている。
前記基板21の表面側には前記埋込み層23まで達する貫通
孔21ａが設けられ、この貫通孔21ａには埋込み層23と導
通をとるためのプラグ26が設けられている。前記基板21
の表面には、前記プラグ26に接続するＨＥＭＴ25が設け
られている。
こで、前記基板21には、ｐｎ接合層22，導伝性の埋込み
層23及び歪超格子層24が埋め込まれて形成されている。
前記基板21の表面側には前記埋込み層23まで達する貫通
孔21ａが設けられ、この貫通孔21ａには埋込み層23と導
通をとるためのプラグ26が設けられている。前記基板21
の表面には、前記プラグ26に接続するＨＥＭＴ25が設け
られている。
【００１１】前記基板21の裏面側には、前記埋込み層23
まで達する貫通孔21ｂが設けられ、この貫通孔21ｂには
埋込み層23と導通をとるためのプラグ27が設けられてい
る。前記基板21の裏側面には、前記プラグ26に接続する
ＨＢＴ28が設けられている。なお、前記基板21のうち、
裏面側の基板21はエピタキシャル成長により作成された
ものでもよい。
まで達する貫通孔21ｂが設けられ、この貫通孔21ｂには
埋込み層23と導通をとるためのプラグ27が設けられてい
る。前記基板21の裏側面には、前記プラグ26に接続する
ＨＢＴ28が設けられている。なお、前記基板21のうち、
裏面側の基板21はエピタキシャル成長により作成された
ものでもよい。
【００１２】
【作用】この発明において、ｐｎ接合層は電界の変化を
吸収する働きがあるので、これにより基体裏面のＨＢＴ
により発生する電界変化が基体表面のＨＥＭＴに及び、
しきい値電圧を始めとする諸特性に影響を与えるのを防
ぐ。
吸収する働きがあるので、これにより基体裏面のＨＢＴ
により発生する電界変化が基体表面のＨＥＭＴに及び、
しきい値電圧を始めとする諸特性に影響を与えるのを防
ぐ。
【００１３】
【実施例】以下、本発明の実施例について図を参照して
説明する。 （実施例１）図２を参照する。
説明する。 （実施例１）図２を参照する。
【００１４】図中の符号31は、半絶縁性ＧａＡｓ基板で
ある。この基板31の裏面側には、ｐｎ接合層32を介して
半絶縁性ＧａＡｓ層33が形成されている。ここで、前記
基板31とＧａＡｓ層33より化合物半導体基体が構成さ
れ、この基体中にｐｎ接合層32が埋め込まれた構成にな
っている。前記ｐｎ接合層32は、夫々厚さ５００nm，キ
ャリア濃度約２×１０18cm-3のｐ層，ｎ層（図示せず）
から構成される。前記ＧａＡｓ層33及びｐｎ接合層32
は、ＭＢＥ法により作成できる。
ある。この基板31の裏面側には、ｐｎ接合層32を介して
半絶縁性ＧａＡｓ層33が形成されている。ここで、前記
基板31とＧａＡｓ層33より化合物半導体基体が構成さ
れ、この基体中にｐｎ接合層32が埋め込まれた構成にな
っている。前記ｐｎ接合層32は、夫々厚さ５００nm，キ
ャリア濃度約２×１０18cm-3のｐ層，ｎ層（図示せず）
から構成される。前記ＧａＡｓ層33及びｐｎ接合層32
は、ＭＢＥ法により作成できる。
【００１５】前記化合物半導体基体の表面には、ノンド
ープＧａＡｓチャネル層34，ｎ型ＡｌＧａＡｓ電子供給
層35を介してＡｌからなるゲート電極36，ＡｕＧｅ−Ｎ
ｉからなるソース電極37及びドレイン電極38が設けら
れ、ＨＥＭＴが構成されている。
ープＧａＡｓチャネル層34，ｎ型ＡｌＧａＡｓ電子供給
層35を介してＡｌからなるゲート電極36，ＡｕＧｅ−Ｎ
ｉからなるソース電極37及びドレイン電極38が設けら
れ、ＨＥＭＴが構成されている。
【００１６】一方、前記化合物半導体基体の裏面には、
ｎ+ 型ＧａＡｓサブコレクタ層39，ｎ型コレクタ層40，
ｐ+ 型ＧａＡｓベース層41，ｎ型ＡｌＧａＡｓエミッタ
層42，ｎ+ ＧａＡｓエミッタキャップ層43が順次形成さ
れている。前記サブコレクタ層39にはＡｕＧｅ−Ｎｉか
らなるコレクタ電極44が形成され、前記ベース層41には
ＡｕＭｎ−Ｎｉからなるベース電極45が形成され、更に
前記エミッタキャップ層43にはＡｕＧｅ−Ｎｉからなる
エミッタ電極46が形成されている。
ｎ+ 型ＧａＡｓサブコレクタ層39，ｎ型コレクタ層40，
ｐ+ 型ＧａＡｓベース層41，ｎ型ＡｌＧａＡｓエミッタ
層42，ｎ+ ＧａＡｓエミッタキャップ層43が順次形成さ
れている。前記サブコレクタ層39にはＡｕＧｅ−Ｎｉか
らなるコレクタ電極44が形成され、前記ベース層41には
ＡｕＭｎ−Ｎｉからなるベース電極45が形成され、更に
前記エミッタキャップ層43にはＡｕＧｅ−Ｎｉからなる
エミッタ電極46が形成されている。
【００１７】ここで、前記サブコレクタ層40，ベース層
41，エミッタ層42，エミッタキャップ層43及び各電極4
4，45，46によりＨＢＴが構成されている。また、前記
化合物半導体基体の裏面で前記ＨＢＴの周囲にはプロト
ンイオン注入層47及び接地電極48が形成されている。前
記接地電極48には、ヒートシンクである金属ブロック４
９が導電性接着剤層５０を介して接続されている。ＨＢ
Ｔで発生した熱は接地金属48を通して金属ブロック49へ
逃げる。従って、ＨＢＴ部での温度上昇を押さえること
ができる。また、ＨＥＭＴは基板１の反対面にあるた
め、ＨＢＴの発熱の影響を受けにくい。
41，エミッタ層42，エミッタキャップ層43及び各電極4
4，45，46によりＨＢＴが構成されている。また、前記
化合物半導体基体の裏面で前記ＨＢＴの周囲にはプロト
ンイオン注入層47及び接地電極48が形成されている。前
記接地電極48には、ヒートシンクである金属ブロック４
９が導電性接着剤層５０を介して接続されている。ＨＢ
Ｔで発生した熱は接地金属48を通して金属ブロック49へ
逃げる。従って、ＨＢＴ部での温度上昇を押さえること
ができる。また、ＨＥＭＴは基板１の反対面にあるた
め、ＨＢＴの発熱の影響を受けにくい。
【００１８】実施例１によれば、表面にＨＥＭＴを形成
しかつ裏面にＨＢＴを形成した化合物半導体基体中に、
ｐｎ接合層32が埋め込まれた構成になっているため、Ｈ
ＢＴの動作により化合物半導体基体の裏面側に電界変動
が生じても、ｐｎ接合層32がそれを吸収するため、電界
変動の影響が前記基体の表面のＨＥＭＴに伝わるのを回
避できる。なお、上記ｐｎ接合層32を複数個化合物半導
体基体中に設けることにより、更に効果を高めることが
できる。また、実施例１においては、ＨＢＴの代わりに
半導体レーザなどの光素子を設けても同様の効果が得ら
れる。 （実施例２）図３を参照する。但し、図２と同部材は同
符号を付して説明を省略する。
しかつ裏面にＨＢＴを形成した化合物半導体基体中に、
ｐｎ接合層32が埋め込まれた構成になっているため、Ｈ
ＢＴの動作により化合物半導体基体の裏面側に電界変動
が生じても、ｐｎ接合層32がそれを吸収するため、電界
変動の影響が前記基体の表面のＨＥＭＴに伝わるのを回
避できる。なお、上記ｐｎ接合層32を複数個化合物半導
体基体中に設けることにより、更に効果を高めることが
できる。また、実施例１においては、ＨＢＴの代わりに
半導体レーザなどの光素子を設けても同様の効果が得ら
れる。 （実施例２）図３を参照する。但し、図２と同部材は同
符号を付して説明を省略する。
【００１９】図中の符号61は、歪超格子層である。この
歪超格子層61は、ＧａＡｓ層とＩｎ0.05Ｇａ0.95Ａｓ層
を１０nmづつ交互に２０層重ねたものである。前記歪超
格子層61もＭＢＥ法により作製される。
歪超格子層61は、ＧａＡｓ層とＩｎ0.05Ｇａ0.95Ａｓ層
を１０nmづつ交互に２０層重ねたものである。前記歪超
格子層61もＭＢＥ法により作製される。
【００２０】実施例２によれば、表面にＨＥＭＴを形成
しかつ裏面にＨＢＴを形成した化合物半導体基体中に、
ＧａＡｓ層とＩｎ0.05Ｇａ0.95Ａｓ層を交互に積層して
なる歪超格子層61が埋め込まれた構成になっているた
め、ＨＢＴの発熱による前記基体の裏面側の機械的歪
（熱歪）が歪超格子層61によって吸収され、前記基体の
表面側に達するのを防ぐことができる。従って、前記基
体の表面側に形成されたＨＥＭＴが熱歪によって特性変
動するのを防ぐことができる。なお、実施例２において
は、ＨＢＴの代わりに半導体レーザ等の光素子を設けて
も同様の効果が得られる。 （実施例３）図４を参照する。但し、図２と同部材は同
符号を付して説明を省略する。
しかつ裏面にＨＢＴを形成した化合物半導体基体中に、
ＧａＡｓ層とＩｎ0.05Ｇａ0.95Ａｓ層を交互に積層して
なる歪超格子層61が埋め込まれた構成になっているた
め、ＨＢＴの発熱による前記基体の裏面側の機械的歪
（熱歪）が歪超格子層61によって吸収され、前記基体の
表面側に達するのを防ぐことができる。従って、前記基
体の表面側に形成されたＨＥＭＴが熱歪によって特性変
動するのを防ぐことができる。なお、実施例２において
は、ＨＢＴの代わりに半導体レーザ等の光素子を設けて
も同様の効果が得られる。 （実施例３）図４を参照する。但し、図２と同部材は同
符号を付して説明を省略する。
【００２１】図中の71は、化合物半導体基体中に埋め込
まれたｎ型ＧａＡｓからなる導電性の埋込み層である。
この埋込み層71は、厚さ１μｍ，キャリア濃度２×１０
18cm-3であり、ＭＢＥ法により作製される。前記半絶縁
性ＧａＡｓ基板31には、前記埋込み層71に接続するＡｕ
Ｇｅ−Ａｕ系材料を主体とした第１プラグ72が設けられ
ている。この第１プラグ72は、前記ＧａＡｓ基板31上の
第１電極73と接続している。
まれたｎ型ＧａＡｓからなる導電性の埋込み層である。
この埋込み層71は、厚さ１μｍ，キャリア濃度２×１０
18cm-3であり、ＭＢＥ法により作製される。前記半絶縁
性ＧａＡｓ基板31には、前記埋込み層71に接続するＡｕ
Ｇｅ−Ａｕ系材料を主体とした第１プラグ72が設けられ
ている。この第１プラグ72は、前記ＧａＡｓ基板31上の
第１電極73と接続している。
【００２２】同様にして、前記ＧａＡｓ層33及び歪超格
子層61には、前記埋込み層71に接続するＡｕＧｅ−Ａｕ
系材料を主体とした第２プラグ74が絶縁側壁膜75を介し
て設けられている。この第２プラグ74は、前記ＧａＡｓ
層33下の第２電極76と接続している。なお、第２プラグ
74は、周囲を絶縁側壁膜75で囲んで余分な短絡を防いで
いる。つまり、こうした構成の化合物半導体素子におい
ては、前記第１プラグ72，第２プラグ74及び埋込み層71
により、前記基体の表−裏間の電気的接続がなされる。
子層61には、前記埋込み層71に接続するＡｕＧｅ−Ａｕ
系材料を主体とした第２プラグ74が絶縁側壁膜75を介し
て設けられている。この第２プラグ74は、前記ＧａＡｓ
層33下の第２電極76と接続している。なお、第２プラグ
74は、周囲を絶縁側壁膜75で囲んで余分な短絡を防いで
いる。つまり、こうした構成の化合物半導体素子におい
ては、前記第１プラグ72，第２プラグ74及び埋込み層71
により、前記基体の表−裏間の電気的接続がなされる。
【００２３】上記実施例３によれば、化合物半導体基体
の一構成であるＧａＡｓ基板31に形成した前記第１プラ
グ72、前記基体の他の構成であるＧａＡｓ層33に形成し
た第２プラグ74及び絶縁側壁膜75の作製にあたっては、
通常のパターニングとエッチング及び成膜技術を用いれ
ばよいため、従来の貫通孔を利用するバイアホール回路
に比べ、製作が極めて容易である。
の一構成であるＧａＡｓ基板31に形成した前記第１プラ
グ72、前記基体の他の構成であるＧａＡｓ層33に形成し
た第２プラグ74及び絶縁側壁膜75の作製にあたっては、
通常のパターニングとエッチング及び成膜技術を用いれ
ばよいため、従来の貫通孔を利用するバイアホール回路
に比べ、製作が極めて容易である。
【００２４】
【発明の効果】以上詳述したように本発明によれば、基
板裏面のＨＢＴ部の電界変動が基板表面のＨＥＭＴに伝
わりにくい共に、ＨＢＴ部の発熱による熱歪がＨＥＭＴ
に伝わりにくく、更に基板表裏の電気的導通を容易にと
りうる化合物半導体素子を提供することを目的とする。
板裏面のＨＢＴ部の電界変動が基板表面のＨＥＭＴに伝
わりにくい共に、ＨＢＴ部の発熱による熱歪がＨＥＭＴ
に伝わりにくく、更に基板表裏の電気的導通を容易にと
りうる化合物半導体素子を提供することを目的とする。
【図１】本発明に係る化合物半導体素子の要部を説明す
るための断面図。
るための断面図。
【図２】本発明の実施例１に係る化合物半導体素子の断
面図。
面図。
【図３】本発明の実施例２に係る化合物半導体素子の断
面図。
面図。
【図４】本発明の実施例３に係る化合物半導体素子の断
面図。
面図。
【図５】従来の化合物半導体素子の断面図。
31…化合物半導体基板、 32…ｐｎ接合層、
33…ＧａＡｓ層、34…ＧａＡｓチャネル層、35…電子供
給層、 36…ゲート電極、37…ソース電極、
38…ドレイン電極、 39…サブコレクタ
層、40…コレクタ層、 41…ベース層、
42…エミッタ層、43…エミッタキャップ層、44…コ
レクタ電極、 45…ベース電極、46…エミッタ電
極、 47…プロトンイオン注入層、48…接地電極、
49…金属ブロック、 61…歪超格子層、
71…埋込み層。
33…ＧａＡｓ層、34…ＧａＡｓチャネル層、35…電子供
給層、 36…ゲート電極、37…ソース電極、
38…ドレイン電極、 39…サブコレクタ
層、40…コレクタ層、 41…ベース層、
42…エミッタ層、43…エミッタキャップ層、44…コ
レクタ電極、 45…ベース電極、46…エミッタ電
極、 47…プロトンイオン注入層、48…接地電極、
49…金属ブロック、 61…歪超格子層、
71…埋込み層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/331 29/73 21/338 29/812 27/095 // Ｈ０１Ｌ 25/16 Ａ 7376−4Ｍ Ｈ０１Ｌ 29/80 Ｈ 7376−4Ｍ Ｅ
Claims (1)
- 【請求項１】 半絶縁性化合物半導体基体と、前記基体
中に埋め込まれた少なくとも１つのｐｎ接合層と、前記
基体の表面に形成された電界効果型トランジスタと、前
記基体の裏面に形成されたバイポーラトランジスタとを
具備することを特徴とする化合物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3676393A JPH06252351A (ja) | 1993-02-25 | 1993-02-25 | 化合物半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3676393A JPH06252351A (ja) | 1993-02-25 | 1993-02-25 | 化合物半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252351A true JPH06252351A (ja) | 1994-09-09 |
Family
ID=12478799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3676393A Withdrawn JPH06252351A (ja) | 1993-02-25 | 1993-02-25 | 化合物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283346A (ja) * | 2009-05-28 | 2010-12-16 | Internatl Rectifier Corp | モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス |
| TWI456755B (zh) * | 2011-05-11 | 2014-10-11 | Univ Nat Kaohsiung Normal | 變晶性積體化雙極場效電晶體 |
-
1993
- 1993-02-25 JP JP3676393A patent/JPH06252351A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283346A (ja) * | 2009-05-28 | 2010-12-16 | Internatl Rectifier Corp | モノリシック垂直集積複合ｉｉｉ−ｖ族及びｉｖ族半導体デバイス |
| US8557644B2 (en) | 2009-05-28 | 2013-10-15 | International Rectifier Corporation | Method for fabricating a monolithic integrated composite group III-V and group IV semiconductor device |
| TWI456755B (zh) * | 2011-05-11 | 2014-10-11 | Univ Nat Kaohsiung Normal | 變晶性積體化雙極場效電晶體 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4524298B2 (ja) | 半導体装置の製造方法 | |
| KR940005454B1 (ko) | 화합물반도체장치 | |
| US5422502A (en) | Lateral bipolar transistor | |
| JP2002319589A (ja) | 半導体装置およびこれを用いた電力増幅器 | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| US5757039A (en) | Collector up heterojunction bipolar transistor | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| KR930003418A (ko) | 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로접합 바이폴라 트랜지스터 및 이의 제조 방법 | |
| JPH06252351A (ja) | 化合物半導体素子 | |
| JP2738165B2 (ja) | 化合物半導体素子 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| US7038244B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR940005728B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| JPH0416443Y2 (ja) | ||
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JP2530806B2 (ja) | 相補型論理構造 | |
| KR940005710B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |