KR940005710B1 - 화합물 반도체소자 및 그 제조방법 - Google Patents
화합물 반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR940005710B1 KR940005710B1 KR1019910009474A KR910009474A KR940005710B1 KR 940005710 B1 KR940005710 B1 KR 940005710B1 KR 1019910009474 A KR1019910009474 A KR 1019910009474A KR 910009474 A KR910009474 A KR 910009474A KR 940005710 B1 KR940005710 B1 KR 940005710B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- conductivity type
- region
- mesfet
- compound semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 15
- 150000001875 compounds Chemical class 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 3
- 230000005669 field effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 7
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 240000001973 Ficus microcarpa Species 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- -1 that is Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 화합물 반도체소자의 수직단면도.
제 2 도는 이 발명에 따른 화합물 반도체소자의 수직단면도.
제3(a)~(c)도는 이 발명에 따른 화합물 반도체소자의 제조공정도이다.
이 발명은 화합물 반도체소자 및 그 제조방법에 관한 것으로, 특히 전계효과 트랜지스터(Field Effeet Transistor 이하 FET라 칭함)외 발광다이오드(Light Emitting Diode : 이하 LED라 칭함)를 동일한 칩(Chip)에 형성하는 화합물 반도체소자 및 그 제조방법에 관한 것이다.
최근 광통신기술과 반도체를 이용한 전자산업기술의 발전에 힘입어 광전자 산업시대로 접어들어감에 따라 정보전송이나 기록등의 분야에 대한 필요성이 더욱 증가되고 있다. 그러나 기존의 Si를 이용한 소자로는 이러한 필요성을 만족시키는데 한계가 있기 때문에 물질특성이 우수한 화합물 반도체에 관한 연구가 활발히 진행되고 있다.
상기 화합물 반도체중 GaAS는 고전자이동도(High Electron Mobility)와 포화이동속도(Saturated drift velocity) 및 반절연성등의 우수한 전자물성 특성을 갖고 있으므로 Si에 비해 동작속도가 빠르고 소비전력이 작으므로 군사용이나 우주통신에 유리하다. 따라서 상기 화합물 반도체소자는 Si 소자의 단점을 보완하는 상태로 발전되어 여러가지의 전기적, 광학적 특성을 이용하여 여러종류의 개별소자들이 개발되고 있다.
상기 개별소자에는 광특성을 이용한 레이저다이오드(LASER Diode ; 이하 LD라 칭함), 발광다이오드(LED)등이 있으며, MESFET(Metal Semiconductor Field Effect Transistor), HEMT(High Electron Mobility Transistor)와 같은 전계효과 트랜지스터와 HBT(Heterojunction Bipolar Transistor)와 같은 바이폴라 트랜지스터 및 PBT(Permeable Base Transistor)와 같은 초고속 트랜지스터 등이 있다.
상기에서 MESFET는 GaAS 소자들의 기본이 되는 소자로서 캡층(Cap Layer)의 양단에 소오스(Source) 및 드레인(Drain) 전극을 오믹접촉(Ohmic Contact)시키고 그 사이에 게이트(Gate) 전극을 쇼트키접촉(Schottky Contact)시켜 이 게이트 전극에 인가되는 전압에 의해 전류의 흐름을 제어한다. 그리고 상기 LED는 이득매질이 PN 접합으로 이루어져 순방향으로 전류를 흘려주면 PN 접합면에서 전자 (Klectron)와 정공(Hole)의 재결합에 의해 발생되는 빛이 외부로 방출된다.
한편, 상기 MESFET, HEMT 및 LED등의 능동소자와 캐패시터, 인덕터 및 저항등의 구동소자를 동입칩상에 형성하는 MMIC(Monolithic Microwave IC)와, 상기와 같을 능동소자들중 광소자와 전자소자를 동일칩상에 형성한 광전집적회로소자(Opto-Electronic Integrated Cirenit 이하 OEIC라 칭함)가 제작되고 있다. 상기 MMIC와 OEIC는 소자의 크기가 작아지며, 외부의 충격에 강하고 가격면에서 유리하다.
제 1 도는 MESFET와 LED를 동일칩상에 형성한 종래의 화합물 반도체소자의 구조를 나타내는 수직단면도로써 상기 화합물 반도체소자의 구조를 간단히 설명한다.
상기 화합물 반도체소자는 MESFET가 형성되어 있는 영역 (M)과 LED가 형성되어 있는 영역(L)으로 나누어져 있다.
반절연성 GaAS기판(1) 표면의 영역(M)에는 N형 GaAS층(3)이 형성되어 있다.
또한, 상기 영역(L)의 반절연성 GaAS기판(1)의 표면에 N형 GaAS층(3)이 형성되어 있으며, 이 N형 GaAS층(3)의 소정부분상에 P형 GaAS층(5)이 메사에칭(mesa etching)된 구조로 순차적으로 적층되어 있다. 또한 상기 P형 GaAS층(5)의 상부에는 AuZn/Au으로 이루어진 P형 전극(11)이 형성되어 있고, 이 P형 전극(11)은 상기 P형 GaAS층(5)과 오믹접촉을 이루고 있다. 그리고, 상기 N형 GaAS층(3)이 노출된 부분상에는 AuGe/Ni/Au으로 이루어진 N형 전극(9)이 형성되어 있고, 이 N형 전극(9)의 하부에는 N형의 불순물이 고농도로 이온주입된 N+형 이온주입영역(7)이 형성되어 있고, 상기 N형 전극(9)은 이 N+형 이온주입영역(7)과 오믹접촉을 이루고 있다. 또한, 상기 영역 (M)과 영역(L)의 사이에 홈(17)이 형성되어 있다. 상기 홈(17)은 이웃하는 소자들과 전기적으로 분리하기 위한 것으로 상기 반절연성 GaAS기판(1)의 소정깊이까지 깊게 에칭되어 형성되어 있다.
상술한 구조의 화합물 반도체소자의 제조방법을 간단히 설명한다.
반절연성 GaAS기판(1)상의 전표면에 N형 GaAS층(3) 및 P형 GaAS층(5)을 MBE(Molecular Beam Epitaxy)법에 의해 순차적으로 형성한다. 그다음, LED영역 (L)15
상술한 바와 같이 LED의 영역과 MESFET의 영역사이에 단차(step coverage)가 커서 OEIC의 집적도를 향상시키기 어러운 문제점이 있었다. 또한 공정의 복잡성과 구
따라서, 이 발명의 목적은 LED의 영역과, MESFET 영역사이의 단차를 최소화화여 집적도를 향상시키고, MBE의 Si 결정면 선택적 도우핑 기술을 이용하여 종래의 공정상의 난점을 극복하고 재현성 있는 화합물 제공함에 있다. 또한 이 발명의 다른 목적은 상기와 같은 혼합물 반도체소자의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위하여 이 발명의 전계효과 트랜지스터(MESFET)와 발광다이오드(LED)를 구비한 화합물 반도체소자에 있어서, 반절연성 화합물 반도체 기판상의 전표면에 형성된 제 1 도전형의 제 1 반도체층과, 상기 제 1 반도체층의 상부에 헝성된 제 2 도전형의 제 2 반도체층과, 상기 제 2 반도체층의 상부에 형성된 제 1 도전형의 제 3 반도체층과, 상기 제 3 반도체층 상부의 양단에 형성된 소오스 및 드레인 전극과, 상기 노출된 제 2 반도체층 상에 형성된 게이트 전극으로 이루어진 전계효과 트랜지스터와 ; 상기 반절연성 화합물 반도체 기판의 타측에 형성된 제 1 도전형 및 제 2 도전형의 제 1 반도체층과, 상기 제 1 반도체층의 상부에 형성된 제 1 도전형의 제 2 반도체층과, 상기 제 2 반도체층의 상부에 형성된 제 1 도전형의 제 3 반도체층과, 상기 제 3 반도체층의 상부에 형성된 제 1 도전형의 전극과, 상기 노출된 반절연성 화합물 반도체 기판의 상부에 형성된 제 2 도전형의 전극과, 상기 제 2 도전형 전극의 하부에 상기 제 1 반도체층의 소정부분과 접촉되는 제 2 도전형의 확산영역으로 이루어진 발광다이오드와 ; 상기 전계효과 트랜지스터와 발광다이오드 사이를 전기적으로 분리하는 홈과 ; 로 구성됨을 특징으로 한다.
상기의 다른 목적을 달성하기 위하여 이 발명은 전계효과 트랜지스터와 발광다이오드를 포함하는 화합물 반도체소자의 제조방법에 있어서, 반절연성 화합물 반도체
이하, 첨부한 도면을 참조하여 이 발명을 상세히 설명한다.
제 2 도는 이 발명에 따른 화합물 반도체소자의 수직단면도이다 상기 화합물 반도체소자는 MESFET와 LED틀 동일칩상에 형성한 OEIC이다. 상기 OEIC의 구조를 설명한다.
상기 OEIC는 MESFET가 형성되는 영역(M)과 LED가 형성되어 있는 영역(L)으로 나누어진다. 반절연성 GaAS기판(31)은 MESFET와 LED의 공통기판이 된다. 상기 반절연성 GaAS기판(31) 표면의 영역(M)에는 N형 GaAS층(제 1 반도체층 ; 33) 및 N형 GaAS층(제 2 반도체층 ; 35)이 형성되어 있으며, 이 N형 GaAS층(35)의 양단에 N+형 GaAS층(제 3 반도체층 ; 37)이 순차적으로 적층되어 있다. 또한, 상기 N+형 GaAS층(37) 상부에 소오스 및 드레인 전극(41),(42)이 형성되어 있고, 상기 노출된 N형 GaAS층(35)의 상부에 게이트 전극(43)이 형성되어 있다. 상기에서 소오스 및 드레인 전극(41),(42)은 AuGe/Ni/Au으로 이루어지며, 상기 N+형 GaAS층(37)과 오믹접촉을 이루고, 게이트 전극(43)은 Pt/Pd/Au으로 이루어지며, N형 GaAS층(35)과 쇼트키 접촉을 이
또한, 상기 영역(L)의 반절연성 GaAS기판(31)상에 N형 및 P형 GaAS층(제 1 반도체층 ; 33, 34). N형 GaAS층(제 2 반도체층 ; 35) 및 N+형 GaAS층(제 3 반도체층 ; 37)이 순차적으로 적층되어 있다. 그리고 상기 N+형 GaAS층(37)의 상부에는 AuGe/Ni/Au으로 이루어진 N형 전극(47)이 형성되어 있다. 또한 상기 반절연성 GaAS기판(31)이 노출된 부분에 상기 P형 GaAS층(34)의 소정부분과 접촉되는 P형 확산영역(45)이 형성되어 있다. 상기에서 N형 및 P형 전극(47), (49)은 상기 N+형 GaAS층(37) 및 P형 확산영역(45)과 각각 오믹접촉을 이룬다. 또한, 상기 영역(M)과 영역(L)의 사이에 홈(39)이 형성되어 있다. 상기 홈(39)은 이웃하는 소자들과 전기적으로 분리하기 위한 것으로 상기 반절연성 GaAS기판(31)의 소정깊이 부분까지 형성되어 있다.
제3(a)~(c)도는 이 발명에 따른 화합물 반도체소자의 제조공정도이다.
제3(a)도를 참조하면, 반절연성 GaAS기판(31)상에 3000~5000Å 정도의 N형 및 P형 GaAS층(33), (34), 3500~5000Å 정도의 N형 GaAS층(35) 및 100Å 정도의 N+형 GaAS층(37)을 600~800Å의 온도로 MBE 방법에 의해 순차적으로 형성한다. 상기에서 Si이 도우핑된 GaAS층(33), (34)을 MBE 방법으로 결정성장시킬때 Si은{100} 결정면에서 N-도우펀트(dopant)가 되고{111} A결정면에서 P-도우펀트가 되므로 상기{100} 결정면상은 N형 GaAS층(33),{111} A결정면상은 P형 GaAS층(34)이 각각 형성된다. 그 다음 도우펀트를 Se등으로 바꾸어 N형 GaAS층(35)과 N+형 GaAS층(37)을 형성한다. 그다음, MESFET영역(M)과 LED 영역(L)를 상호분리하기 위하여 소정두께의 SiO2등의 절연막을 형성한후 N+형 GaAS층(37), N형 GaAS층(37) 및 N형 GaAS층(33)을 깊게 에
제3(b)도를 참조하면, 상기에서 MESFET 영역(M)의 N+형 GaAS층(37) 상부의 양단에 통상의 리프트오프법에 의해 소오스 및 드레인 전극(41),(42)을 형성한다. 상기 소오스 및 드레인 전극(41),(42)은 오믹접촉, 즉 AuGe/Ni/Au으로 이루어지며, 상기 N+형 GaAS층(37)과 오믹접촉을 이룬다. 그다음 상기 소오스 및 드레인 전극(41),(42)이 형성되어 있지 않은 N+형 GaAS층(37)을 리세스 에칭(recess etching)하 여 상기 N형 GaAS층(35)을 노출시킨다. 그다음 상기 노출된 N형 GaAS층(35)의 상부에 게이트 전극(43)을 형성한다. 상기 게이트 전극(43)은 쇼트키 금속, 즉 Pt/Pd/Au으로 이루어지며, 상기 N형 GaAS층(35)과 쇼트키 접촉을 이룬다.
제3(c)도를 참조하면, 상기 LED 영역(L)의 노출된 반절연성 GaAS기판(31)의 상부에 Si3N4등의 유전 체막을 형성한후 이 유전체막을 마스크로 하며 Zn등의 P형 불순물을 통상적인 확산방법에 의해 확산한후 열처리하여 P형 확산영역(45)을 형성한다. 상기 P형 확산영역(45)은 불순물이 1×1019/㎤ 정도의 고농도로 도우핑되면 측면으로 확산되어 상기 P형 GaAS층(34)의 소정부분이 접촉된다. 그다음 상기 N+형 GaAS층(37)의 상부에 N형 전극(47)을 형성한다. 이때 N형 전극(47)은 AuGe/Ni/Au으로 이루어진 합금이 사용되며, 상기 N+형 GaAS층(37)과 오믹접촉을 이룬다. 계속해서 상기 P형 확산영역(45)의 상부에 P형 전극(49)을 형성한다. 이 P형 전극(49)은 AuZn/Au으로 이
상술한 바와 같이 Si이 도우핑된 GaAS층을 MBE로 결정성장을 행할때 Si이 {111} A결정면에서 P-도우펀트로, {100} 결정면에서 N-도우펀트로 작용하는 것을 이용하여 MESFET와 LED를 동일칩상에 형성하므로 기판상에 단차가 발생되지 않는다.
따라서, 이 발명은 MESFET와 LED 사이에 단차가 없으므로 집적도의 향상 및 MBE에 의해 OEIC 제작이 용이하게 구현되며 소자 특성 및 재현성이 우수한 이점이 있다.
또한, 상기 실시예는 일발명의 일실시예로 이 발명이 상기 실시예에 한정되지 않음을 유의하여야 한다. 즉 GaAS계 물질을 InP계 물질로 대치할 수 있다.
Claims (7)
- 전계효과 트랜지스터(MESFET)와 발광다이오드(LED)를 구비한 화합물 반도체소자에 있어서, 반절연성 화합물 반도체 기판상의 전표면에 형성된 제 1 도전형의 제 1반도체층과, 상기 제 1 반도체층의 상부에 형성된 제 2 도전형의 제 2 반도체층과, 상기 제 2 반도체층의 상부에 형성된 제 1 도전형의 제 3 반도체층과, 상기 제 3 반도체층 상부의 양단에 형성된 소오스 및 드레인 전극과, 상기 노출된 제 2 반도체층상에 형성된 게이트 전극으로 이루어진 전계효과 트랜지스터와 ; 상기 반절연성 화합물 반도체 기판의 타측에 형성된 제 1 도전형 및 제 2 도전형의 제 1 반도체층과, 상기 제 1 반도체층의 상부에 형성된 제 1 도전형의 제 2 반도체층과, 상기 제 2 반도체층의 상부에 형성된 제 1 도전형의 제 3 반도체층과, 상기 제 3 반도체층의 상부에 형성된 제 1 도전형의 전극과, 상기 노출된 반절연성 화합물 반도체 기판의 상부에 형성된 제 2 도전형의 전극과, 상기 제 2 도전형 전극의 하부에 상기 제 1 반도체층의 소정부분과 접촉되는 제 2 도전형의 확산영역으로 이루어진 발광다이오드와 : 상기 전계효과 트랜지스터와 발광다이오드 사이를 전기적으로 분리하는 홈과, 로 구성됨을 특징으로 하는 화합물 반도체소자.
- 제 1 항에 있어서, 상기 반절연성 화합물 반도체 기판이 GaAS인 화합물 반도체소자.
- 제 1 항에 있어서, 상기 제 1 도전형은 N형이고, 제 2 도전형은 P형인 화합물 반도체소자.
- 전계효과 트랜지스터(MESFET)와 발광다이오드(LED)를 포함하는 화합물 반도체소자의 제조방법에 있어서, 반절연성 화합물 반도체 기판의 전표면에 제1,제2 및 제 3 반도체층을 순차적으로 형성하는 공정과, 상기 MESFET의 영역과 LED 영역을 제외한 부분을 에칭하여 홈을 형성하는 공정과, 상기 LED 영역의 노출된 반도체 기판에 상기 제 1 반도체층의 소정부분과 접촉되는 제 2 도전형의 확산영역을 형성하는 공정과, 상기 제 3 반도체층 상부에 제 1 도전형의 전극과 상기 제 2 도전형 확산영역의 상부에 제 2 도전형의 전극을 각각 형성하는 공정과, 상기 MESFET 영역의 제 3 반도체층 양단에 MESFET의 소오스 및 드레인 전극을 형성하는 공정과, 상기 소오스 및 드레인 전극 사이의 제 3 반도체층의 소정부분을 제거하여 노출된 제 2 반도체층상에 게이트 전극을 형성하는 공정과, 로 이루어짐을 특징으로 하는 화합물 반도체소자의 제조방법.
- 제 4 항에 있어서, 상기 반도체층들은 MBE 방법으로 형성하는 화합물 반도체소자의 제조방법.
- 제 4 항에 있어서, 상기 제 2 반도체충은 Si이 도우핑된 GaAS층이고 제 3 반도체층은 Se이 도우핑된 GaAS층인 화합물 반도제소자의 제조방법.
- 제 4 항에 있어서, 상기 확산영역은 Zn등의 P형 불순물을 확산시켜 형성하는 화합물 반도체소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009474A KR940005710B1 (ko) | 1991-06-08 | 1991-06-08 | 화합물 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910009474A KR940005710B1 (ko) | 1991-06-08 | 1991-06-08 | 화합물 반도체소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001463A KR930001463A (ko) | 1993-01-16 |
KR940005710B1 true KR940005710B1 (ko) | 1994-06-23 |
Family
ID=19315562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910009474A KR940005710B1 (ko) | 1991-06-08 | 1991-06-08 | 화합물 반도체소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940005710B1 (ko) |
-
1991
- 1991-06-08 KR KR1019910009474A patent/KR940005710B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930001463A (ko) | 1993-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940005454B1 (ko) | 화합물반도체장치 | |
US4829347A (en) | Process for making indium gallium arsenide devices | |
US4683487A (en) | Heterojunction bipolar transistor | |
US20110250726A1 (en) | Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof | |
US4987468A (en) | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser | |
KR850005154A (ko) | 화합물 반도체 집적회로 장치 | |
KR900017194A (ko) | 반도체 집적회로장치의 제조방법 | |
US4996166A (en) | Process for fabricating a heterojunction bipolar transistor | |
KR100270415B1 (ko) | 혼합된 도펀트를 이용한 pn 접합 확산 장벽 및 그 제조 방법 | |
GB2079048A (en) | A semiconductor device and a process for the production thereof | |
US5949096A (en) | Field effect transistor with stabilized threshold voltage | |
US4979009A (en) | Heterojunction bipolar transistor | |
EP0197424A2 (en) | Process of fabricating a heterojunction bipolar transistor | |
KR940005710B1 (ko) | 화합물 반도체소자 및 그 제조방법 | |
EP0092645B1 (en) | Transistor and circuit including a transistor | |
KR940005728B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
KR930003418A (ko) | 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로접합 바이폴라 트랜지스터 및 이의 제조 방법 | |
KR940004413B1 (ko) | 화합물 반도체 소자 및 그 제조방법 | |
KR910006705B1 (ko) | 발광다이오드 어레이 및 그 제조방법 | |
EP0305121A2 (en) | Heterojunction bipolar transistor | |
JPH11251328A (ja) | 化合物半導体装置 | |
KR950013437B1 (ko) | 광전집적회로 장치 및 그 제조방법 | |
CA1237538A (en) | Lateral bipolar transistor | |
KR930000824B1 (ko) | 광전집적회로 소자 및 그 제조방법 | |
CA1189983A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |