CN107452785A - 高压晶体管装置 - Google Patents

高压晶体管装置 Download PDF

Info

Publication number
CN107452785A
CN107452785A CN201611060685.4A CN201611060685A CN107452785A CN 107452785 A CN107452785 A CN 107452785A CN 201611060685 A CN201611060685 A CN 201611060685A CN 107452785 A CN107452785 A CN 107452785A
Authority
CN
China
Prior art keywords
gate electrode
field plate
base material
layer
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611060685.4A
Other languages
English (en)
Inventor
郭建利
刘家宏
陈柏玮
戴士翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107452785A publication Critical patent/CN107452785A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Abstract

本发明实施例提供一种高压晶体管装置。高压晶体管装置包含设于源极区和漏极区之间的栅极电极，其中层间介电层隔开栅极电极与基材。间隙壁沿着基材的上表面设置。间隙壁沿着接近漏极区的第一栅极侧壁延伸，跨越栅极电极的上边缘，并进一步横向地延伸以覆盖一部分的栅极电极的上表面。包括多晶硅薄膜的场板沿着间隙壁的上表面和侧壁表面设置，以隔开场板和多晶硅薄膜与基材。场板有助于改善高压晶体管装置的崩溃电压。

Description

高压晶体管装置
技术领域
本发明实施例是有关于一种高压晶体管装置以及其制造方法，且特别是有关于一种具有多晶硅薄膜场板的高压晶体管装置以及其制造方法。
背景技术
现今集成电路(IC)晶片包含数百万，甚至数十亿的半导体元件形成于半导体基材(如硅)上。集成电路晶片可使用许多不同类型的晶体管装置，其取决于集成电路晶片的应用。近年来，携带型装置和无线电频率装置的市场逐渐扩大，使得高压晶体管装置的使用有显著的增加。例如：高压晶体管装置因着其具有高崩溃电压(例如约大于50V)以高频率，常被使用于无线电频率传送/接收链的功率放大器。
发明内容
因此，本发明实施例的一态样是提出一种高压晶体管装置，其具有多晶硅薄膜的场板。
本发明实施例的另一态样是提出一种高压晶体管装置，其具有多晶硅薄膜以及硅化钴层的场板。
本发明实施例的又一态样是提出一种高压晶体管装置的制造方法，其是用以制造上述的各个态样的高压晶体管装置。
根据本发明实施例的上述态样，提出一种高压晶体管装置。在一实施例中，高压晶体管装置可包含设于基材中的源极区和漏极区、栅极电极、间隙壁以及场板。上述栅极电极可设于源极区和漏极区之间，且栅极介电层可将栅极电极和基材隔开。上述间隙壁可沿着栅极电极和漏极区之间的基材上表面设置，再沿着接近漏极区的第一栅极侧壁延伸，接着跨越栅极电极的上边缘，并进一步横向地延伸以覆盖栅极电极的上表面的一部分。上述场板可包含多晶硅薄膜，且上述场板可沿着间隙壁的上表面和侧壁来设置，且场板与栅极电极和基材是被间隙壁所分开。
在一实施例中，上述的高压晶体管装置还包含位于基材、栅极电极以及场板上的第一层间介电层、设于第一层间介电层上的第二层间介电层、多个接触以及多个金属线。其中多个金属线可设置于第二层间介电层中，并透过上述接触，将场板电性耦合至源极区、漏极区或栅极电极。特别是，第一金属接触可耦合至栅极电极，第二金属接触可耦合至场板，且第一金属接触与第二金属接触可透过上述多个金属线的一者而电性耦合在一起。
根据本发明实施例的另一态样，提出一种高压晶体管装置。在一实施例中，上述高压晶体管装置可包含基材、栅极电极、间隙壁、场板以及多个金属接触。前述基材可包含源极区以及漏极区，源极区以及漏极区具有第一掺杂类型，且通道区具有第二掺杂类型。前述栅极电极可设于源极区和漏极区之间，其中栅极介电层分隔栅极电极与基材。前述间隙壁可沿着基材的上表面设置，其可进一步沿着第一栅极侧壁延伸，且更沿着栅极电极的上表面延伸。前述场板可包含多晶以及硅化钴层硅薄膜，硅化钴层设于多晶硅薄膜上，场板可共形地设于间隙壁上，场板可包含下横向部分、上横向部分以及连接下横向部分以及上横向部分的垂直部分。前述金属接触可各自耦合至源极区、漏极区、栅极电极以及场板。
根据本发明实施例的上述态样，提出一种高压晶体管装置的制造方法。在一实施例中，上述方法包含：首先，提供基材，其中基材具有源极区和漏极区，源极区和漏极区形成于基材中，栅极电极形成于源极区和漏极区之间，且栅极介电层分隔栅极电极与基材。接着，沿着基材的上表面连续地形成一或多个介电层以及多晶硅薄膜层，其中一或多个介电层以及多晶硅薄膜层是沿着栅极电极的侧壁向上延伸，且跨越栅极电极的上表面。然后，图案化多晶硅薄膜层，以形成多晶硅薄膜，其中多晶硅薄膜是沿着漏极区和栅极电极之间的基材的上表面设置，沿着接近漏极区的栅极侧壁延伸，且更横向地延伸，以覆盖栅极电极的上表面的部分。接下来，图案化一或多个介电层，以形成间隙壁，其中间隙壁是于多晶硅薄膜下。之后，对源极区、漏极区、栅极电极以及多晶硅薄膜进行硅化制程(Silicideprocess)。
附图说明
从以下结合所附附图所做的详细描述，可对本发明实施例的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
图1是绘示一些实施例的具有场板的高压晶体管装置的剖面图；
图2是绘示一些其他实施例的具有场板的高压晶体管装置的剖面图；
图3是绘示一些实施例的具有场板的高压晶体管装置的剖面图；
图4至图11是绘示一些实施例的具有场板的高压晶体管装置的制造方法的剖面图；以及
图12是绘示一些实施例的具有场板的高压晶体管的制造方法的部分流程图。
具体实施方式
以下的揭露提供了许多不同实施例或例子，以实施本发明实施例的不同特征。以下所描述的构件与安排的特定例子是用以简化本发明实施例。当然这些仅为例子，并非用以作为限制。举例而言，于描述中，第一特征形成于第二特征上方或上，可能包含第一特征与第二特征以直接接触的方式形成的实施例，亦可包含额外特征可能形成在第一特征与第二特征之间的实施例，如此第一特征与第二特征可能不会直接接触。此外，本发明实施例可能会在各例子中重复元件符号和/或字母。这样的重复是基于简化与清楚的目的，以其本身而言并非用以指定所讨论的各实施例及/或配置之间的关系。
再者，空间性地相对用语，如“正下方”、“下方”、“较下”、“上方”、“较上”和类似用语，在此是用以简易描述附图中的元件或特征对另一元件或特征的关系。这些空间性地相对用语意图包含使用或操作中装置的不同方位，除附图中所示的方位。例如：如附图中的装置被翻转，则其所描述为其他元件或特征下方或正下方的元件会被导向在其他元件或特征的上方或正上方。因此，例示性的术语“下方”可包含上方或下方。装置可另外改变其方位(旋转90°或在其他方位)，而可据以同样地说明在此所使用的空间性地相对描述。
场板(Field plate)为建构于高压晶体管装置中的导电板，其可增加晶体管装置的崩溃电压(Breakdown voltage)。场板可配置于通道区及/或漂移区(Drift Region)上，且场板可提供扩展的边界给电场线，也可于栅极下提供较广的空乏区。因此，场板更均匀地散布由栅极所产生的电场，故可达到较大的崩溃电压。
可通过形成金属层于介电层上，以形成场板。例如：介电层可形成于漂移区上，并接着形成层间介电层。然后，可直接于介电层上形成大接触孔，且大接触孔可穿过层间介电层。同时，也可直接形成接触孔于源极区/漏极区或栅极区上。然后，将金属材料填入大接触孔以及接触孔，以形成源极区/漏极区或栅极区的场板和接触。然而，要形成大接触孔却不损坏介电层，并形成均匀地覆于介电层上的场板是具有挑战性的。此外，晶体管装置的崩溃电压也难以精确地控制，且若使用上述场板的形成方式，崩溃电压可能会随着每一个晶体管有不同的变化。
本发明实施例是有关于一种具有多晶硅薄膜场板的高压晶体管装置，以及其相关的制造方法。通过形成和图案化多晶硅薄膜层以形成场板，进而可使晶体管的崩溃电压的稳定性和均一性得到改善。高压晶体管装置具有设置于基材中的源极区和漏极区。栅极电极是设置于源极区和漏极区之间，且栅极介电层是将栅极电极与基材隔开。间隙壁沿着栅极电极和漏极区之间的基材的上表面设置。间隙壁沿着接近漏极区的第一栅极侧壁延伸，跨越栅极电极的上边缘，并进一步横向地延伸，以覆盖栅极电极的上表面的一部分。场板包含多晶硅薄膜，场板是沿着间隙壁的上表面和侧壁表面设置，使得多晶硅薄膜与栅极电极和基材可被间隙壁所分开。
图1是绘示一些实施例的具有场板131的高压晶体管装置100的剖面图。高压晶体管装置100包含设于基材102中的源极区104和漏极区106。栅极结构116是设于基材102上，且横向地排列于源极区104和漏极区106之间。栅极结构116包含栅极电极108，其中栅极介电层110将栅极电极108与基材102隔开。在一些实施例中，源极区104和漏极区106之间，通道区112横向地从源极区104延伸至漂移区114(例如：漏极延伸区)。栅极结构116可设于通道区112上。
间隙壁124是沿着基材102的上表面，设置于漂移区114上。间隙壁124沿着接近漏极区106的第一栅极侧壁109a延伸，跨越栅极电极108的上边缘，且进一步横向地延伸，以覆盖栅极电极108的上表面的一部分。场板131是沿着间隙壁124的上表面和侧壁表面设置。场板131包括位于栅极电极108上的上横向部分，以及横向地相邻于栅极电极108的下横向部分，且下横向部分与上横向部分是通过垂直部分连接。场板131包含多晶硅薄膜130，其与栅极电极108和漂移区114是被间隙壁124所分开。在一些实施例中，场板131的一部分还包含导电层132，例如金属硅化物层，覆盖于多晶硅薄膜130背对间隙壁124的表面。
在一些实施例中，第一层间介电(Inter-Level Dielectric；ILD)层118是设于基材102、栅极电极108以及场板131上。第一多个接触120垂直地延伸过第一层间介电层118。第一多个接触120是各自耦合至源极区104、漏极区106以及栅极电极108。第二多个接触122延伸过第一层间介电层118，且耦合至场板131。在一些实施例中，第一多个接触120的每一者具有第一宽度w1，其是实质与第二多个接触122的每一者的第二宽度w2相等。在其他实施例中，第一多个接触120的每一者具有第一宽度，其是小于第二多个接触122的每一者的第二宽度。在一些实施例中，第二层间介电层126是设置于第一层间介电层118上。多个金属线128是设于第二层间介电层126中，且金属线128是经由第一多个接触120和第二多个接触122，将场板131电性地耦合至源极区104、漏极区106，或栅极电极108。
在接收偏压后，所配置的栅极电极108产生电场，以控制电荷载子于通道区112中的移动。例如：在操作过程中，可选择性地于栅极电极108对源极区104施予栅源极电压(Gate-Source voltage；VGS)，以形成导电通道于通道区(或称导电区)112中。当施予栅源极电压以形成导电通道时，施予漏极-源极电压(Drain to source voltage；VDS)，以移动源极区104和漏极区106之间的电荷载子(如箭号105所示)。所配置的场板131是用以调控栅极电极108于漂移区114所产生的电场的分布，以强化高压晶体管装置100的崩溃电压容量。通过配置场板131共形地位于栅极电极108以及漂移区114上，于操作高压晶体管装置100的期间，可靠地调控栅极结构116所产生的电场，因此可改善崩溃电压。
图2是绘示一些其他实施例的具有场板131的高压晶体管装置200的剖面图。高压晶体管装置200包含源极区104、主体区202、漏极区106以及漂移区204。高压晶体管装置200还包含第一深井210和反向掺杂底部埋层(Oppositely doped underlying buried layer)212，其中配置埋层212以提供垂直隔离。高压晶体管装置200还包含一或多个额外的浅沟槽隔离(STI)区206，其是横向地将漏极区106与第一井接触216和埋层接触218隔开。第一井接触216位于第一深井210上，且埋层接触218位于第二深井214上。第一深井210以及第二深井214紧邻埋层212，且具有相反的掺杂类型。在一些实施例中，所配置的接触120提供偏压给第一深井210和第二深井214。接面隔离(Junction isolation)提供了高压晶体管装置200完整的隔离，以操作特定范围的偏压。
在一些实施例中，源极区104和漏极区106可具有第一掺杂类型，其掺杂浓度是介于约1019cm-3至约1020cm-3的范围。漂移区204可具有第一掺杂类型，其掺杂浓度低于源极区104和漏极区106，以于高压晶体管装置200进行高电压操作时，可提供较高的阻抗。在一些实施例中，漂移区204可具有约1015cm-3至约1017cm-3的掺杂浓度。主体区202具有第二掺杂类型，其掺杂浓度高于第一深井210的掺杂浓度。例如：第一深井210可具有约1014cm-3至1016cm-3的掺杂浓度，而主体区202可具有约1016cm-3至约1018cm-3的掺杂浓度。在一些实施例中，第一井接触216可具有第二掺杂类型，埋层接触218可具有第一掺杂类型，且上述第一井接触216和埋层接触218可具有约1019cm-3至约1020cm-3的掺杂浓度。
在一些实施例中，栅极结构116是设于主体区202上，且栅极结构116是横向地配置于源极区104和漏极区106之间。在一些实施例中，栅极结构116可从主体区202上横向地延伸至漂移区204的一部分上的位置。栅极结构116包含栅极电极108，其中栅极介电层110是将栅极电极108与漂移区204隔开。在一些实施例中，栅极介电层110可包含二氧化硅(SiO2)或高介电常数的栅极介电材料。栅极电极108可包含高掺杂的多晶硅或金属栅极材料(例如铝)。
间隙壁124是沿着接近漏极区106的第一栅极侧壁109a设置。在一些实施例中，间隙壁124持续地沿着漂移区204的一部分和栅极电极108的上表面的一部分横向延伸。在一些实施例中，间隙壁124可共形地设于漂移区204和栅极电极108上。在一些实施例中，侧壁间隙壁220是沿着接近源极区104的第二栅极侧壁109b设置。侧壁间隙壁220可包含与间隙壁124相同的材料。在一些实施例中，间隙壁124及/或侧壁间隙壁220可包含第一氧化层124a、设置于第一氧化层124a上的氮化物层124b，以及设置于氮化物层124b上的第二氧化层124c。
场板131是共形地配置于间隙壁124的上表面和侧壁表面上。场板131包括多晶硅薄膜130以及硅化钴层222，其是堆叠于多晶硅薄膜130上。在一些实施例中，间隙壁124的最外层侧壁与场板131是垂直地对齐。
在一些实施例中，接触蚀刻停止层(Contact etching stop layer；CESL)208的设置是沿着源极区104和漏极区106的上表面、场板131的上表面、未被场板131覆盖的栅极电极108的上表面，以及与间隙壁124位于相对侧的第二栅极侧壁109b。第一层间介电层118是设于接触蚀刻停止层208上。第一层间介电层118可包含具有相对低介电常数(例如小于或约等于3.9)的介电材料，其提供第一多个接触120和第二多个接触122的电性隔离，其中第一多个接触120是耦合至源极区104、漏极区106或栅极电极108，且第二多个接触122是耦合至场板131。在一些实施例中，第一层间介电层118可包含极低介电常数的介电材料，或多孔性低介电常数的介电材料。在一些实施例中，第二多个接触122包含第一金属接触122a以及第二金属接触122b，其中第一金属接触122a与场板131的下横向部分接触，第二金属接触122b与场半131的上横向部分接触，第一金属接触122a与第二金属接触122b是横向地错置，且下横向部分与上横向部分垂直地错置。在一些实施例中，第一多个接触120和第二多个接触122可包含相同金属材料。例如：第一多个接触120和第二多个接触122可包含一或多个下述的导电材料：钨(W)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、铝铜(AlCu)、铜(Cu)及/或其他类似的导电材料。
图3是绘示一些实施例的具有场板131的高压晶体管装置300的剖面图。如图3所示，高压晶体管装置300包含设于基材102中的源极区104以及漏极区106，且主体区202隔开源极区104和漏极区106。栅极电极108是设于主体区202上，并横向地位于源极区104和漏极区106之间，且栅极介电层110将栅极电极108与基材102垂直地隔开。在一些实施例中，主体区202具有第一掺杂类型，但源极区104和漏极区106具有第二掺杂类型，且源极区104和漏极区106的掺杂浓度高于主体区202的掺杂浓度。在一些实施例中，漂移区204包含第二掺杂类型，且漂移区204的掺杂浓度低于源极区104和漏极区106的掺杂浓度，故在较高操作电压时，可提供较高的阻抗。在一些实施例中，第一掺杂类型可为p型掺杂，且第二掺杂类型可为n型掺杂，或与上述相反。在一些选择性的实施例中，基材102为具有不同掺杂区域的主体硅基材(Bulk silicon substrate)。在一些选择性的实施例中，基材102可为二元化合物基材(例如砷化镓(GaAs)晶圆)、三元化合物基材(例如砷化铝镓(AlGaAs)晶圆)或更高级化合物的晶圆等。再者，基材102也可包括如绝缘层上覆硅(SOI)中的氧化物、部分绝缘层上覆硅基材、多晶硅、非晶硅、有机材料或其他的非半导体材料。在一些实施例中，基材102可包括多个晶圆或芯片，其可堆叠或粘附在一起。基材102可包括晶圆，且上述晶圆为裁切硅锭、及/或任何其他形式的半导体材料/非半导体材料而得，及/或形成于底层基材的沉积或生长(例如磊晶)层。
高压晶体管装置300还包含间隙壁124，其是沿着第一栅极侧壁109a延伸，且位于漂移区204和栅极电极108上。场板131是共形地设置于间隙壁124上，且场板131包括多晶硅薄膜130和硅化钴层222。侧壁间隙壁310是沿着第二栅极侧壁109b设置。间隙壁124和侧壁间隙壁310可由相同材料制得。多个接触120和多个接触122是设于第一层间介电层118中，并穿过接触蚀刻停止层208，以各自耦合至源极区104、漏极区106、栅极电极108和场板131。在一些实施例中，第一层间介电层118包括沟槽部分306，其是延伸过接触蚀刻停止层208，以从第一掺杂区302和第二掺杂区304隔离漏极区106，其中第一掺杂区302和第二掺杂区304具有不同的掺杂类型。第一掺杂区302和第二掺杂区304彼此紧邻，且扮演接面隔离结构(Junction isolation structure)，以提供高压晶体管装置300的横向隔离。在一些实施例中，第一层间介电层118的沟槽部分306具有底表面，其与漂移区204的底表面对齐。在一些实施例中，第一掺杂区302和第二掺杂区304是位于埋层212上，其中埋层212是设于第一深井210下。可将第一深井210配置为与第一掺杂区302接触。
图4至图11绘示一些实施例的具有场板的高压晶体管装置的制造方法的剖面图。
如图4的剖面图400所示，基材102是选择性地被掺杂，其是使用各种扩散及/或离子植入的步骤，以形成多个掺杂区域(如井区、接触区等)。多个掺杂区的形成可通过选择性地遮蔽基材102(如使用光阻罩幕)，然后引入高能量掺质(例如像硼的p型掺质种类或像磷的n型掺质种类)至基材102暴露出的区域。例如：第一深井210和反向掺杂底部埋层212可形成于基材102中。基材102可进一步被掺杂，以形成第一深井210上的主体区202和漂移区204。在一些实施例中，隔离结构可形成于埋层212上，并位于与主体区202和漂移区204横向相邻的位置。隔离结构可包括第一掺杂区域302以及第二掺杂区域304，上述二者彼此紧邻并具有不同的掺杂类型，以提供预定形成的高压晶体管装置的隔离。
栅极结构116是形成于基材102上。栅极结构包含栅极介电层110和栅极电极108，且栅极电极108是配置于栅极介电层110上。在一些实施例中，可通过气相沉积技术沉积栅极介电层材料和栅极电极材料，以形成栅极介电层110和栅极电极108。接着进行图案化和蚀刻(例如根据光阻罩幕)制程，以定义栅极结构116。
如图5的剖面图500所示，间隙壁层502和多晶硅薄膜层504是连续地沿着基材102的上表面形成。间隙壁层502以及多晶硅薄膜层504沿着栅极结构116的侧壁延伸，并跨越栅极结构116的上表面。间隙壁层502和多晶硅薄膜层504可共形地形成于基材102和栅极结构116上。在一些实施例中，间隙壁层502包括一或多个介电层，如第一氧化层，氮化物层和第二氧化层，上述介电层可依序通过气相沉积技术来沉积。多晶硅薄膜层504可为其本质膜层，并利用例如为物理气相沉积制程或化学气相沉积制程的气相沉积技术来形成。在一些实施例中，所形成的多晶硅薄膜层504具有一厚度，其小于间隙壁层502的厚度。例如：在一些实施例中，多晶硅薄膜层504可具有约至约的厚度。
如图6的剖面图600所示，多晶硅薄膜层504(如图5所示)是被图案化(例如根据光阻罩幕或硬式罩幕)，以形成多晶硅薄膜130。在一些实施例中，多晶硅薄膜层504可根据罩幕602而被蚀刻，其是使用湿式蚀刻或等向性干式蚀刻，使得多晶硅薄膜层504的非预定处可被移除。在上述实施例中，罩幕602是形成于多晶硅薄膜层504上，然后部分未被罩幕602覆盖的多晶硅薄膜层504是通过蚀刻而被移除。在其他实施例中，多晶硅薄膜层504可通过使用光阻罩幕的微影制程而被图案化。多晶硅薄膜层504可被蚀刻，以留下位于栅极电极108上的上横向部分、位于漂移区204上的下横向部分，以及沿着栅极结构116的侧壁且连接上横向部分与下横向部分的垂直部分。
如图7的剖面图700所示，间隙壁层502(如图6所示)是被图案化和蚀刻，以形成间隙壁124以及侧壁间隙壁310。在一些实施例中，间隙壁层502是根据多晶硅薄膜130而被图案化。蚀刻间隙壁层502可使用非等向性干式蚀刻702，例如：垂直蚀刻。通过沿着栅极电极108一侧的多晶硅薄膜130，可保护间隙壁124免于被蚀刻。侧壁间隙壁310沿着栅极电极108的另一侧而被保留。如图案化的结果，间隙壁124具有侧壁，其是与多晶硅薄膜130的侧壁垂直地对齐。
如图8的剖面图800所示，源极区104和漏极区106是靠着栅极结构116，分别形成于主体区202和漂移区204中。在一些实施例中，可通过植入制程形成源极区104和漏极区106，上述植入制程是选择性地于主体区202和漂移区204中，植入例如硼或磷的较高浓度的掺质。在一些其他实施例中，可通过进行蚀刻制程形成沟槽，并接着进行磊晶生长制程，以形成源极区104和漏极区106。在上述实施例中，源极区104和漏极区106可具有高于基材102的上表面的高起部分。
在一些实施例中，进行一或多个自对准硅化制程(Self-aligned silicidationprocess；Salicidation process)，以形成硅化物层142于源极区104、漏极区106、栅极电极108以及多晶硅薄膜130的上表面上。在一些实施例中，可由沉积如镍或钴的金属材料，并进行热退火制程(如快速热退火)，以进行上述的自对准硅化制程。在一些实施例中，第一硅化制程可用以形成硅化物层142至源极区104和漏极区106上，且第二硅化制程可用以形成硅化物层142于多晶硅薄膜130上。
如图9的剖面图900所示，接触蚀刻停止层208共形地形成于源极区104和漏极区106上，并沿着栅极结构116和多晶硅薄膜130延伸。在一些实施例中，接触蚀刻停止层208可包含氮化硅，且接触蚀刻停止层208是以沉积制程(例如物理气相沉积、化学气相沉积等)而形成。
如图10的剖面图1000所示，第一层间介电层118是形成于接触蚀刻停止层208上。在一些实施例中，第一层间介电层118可包含低介电常数层，其是以沉积制程(例如物理气相沉积、化学气相沉积等)而形成。在一些实施例中，在形成第一层间介电层118之前，多个沟槽1002穿过接触蚀刻停止层208，形成于基材102中。在一些实施例中，多个沟槽1002可形成于漂移区204和第一掺杂区302之间，以及第一掺杂区302和第二掺杂区304之间。可经由倾斜干式蚀刻(Angled dry etch；例如等离子蚀刻制程)，对多个沟槽1002进行蚀刻。然后，以第一层间介电层118填满多个沟槽1002。
如图11的剖面图1100所示，接触120和接触122被形成，且其是穿过第一层间介电层118，向下延伸至源极区104、漏极区106、栅极电极108以及多晶硅薄膜130。可通过选择性地蚀刻第一层间介电层118形成开口(例如使用就定位(In Place)的图案化光阻罩幕)，并接着沉积导电材料于开口中，以形成接触120和接触122。接下来可进行平坦化制程，以移除开口外多余的导电材料。在一些实施例中，平坦化制程可包含化学机械研磨制程(CMP)。在一些实施例中，各个开口可实质具有相同的宽度。在一些实施例中，导电材料可例如包含钨(W)。
图12是绘示一些实施例的具有场板的高压晶体管装置的制造方法1200的部分流程图。
虽然利用前述图4至图11说明方法1200，但必须声明的是，方法1200不限于上述附图所揭露的结构，并可不依照上述结构而独立存在。再者，本发明实施例所揭露的方法1200是绘示并说明一系列的操作或事件，然而需特别说明的是，所绘示的操作或事件的顺序并非用以限制本发明实施例。例如：有些操作可以不同顺序实施，及/或与其他未于此处绘示及/或说明的操作或事件可同时实施。此外，实施此处所说明的一或多个态样或实施例时，并非所有绘示的操作都是必要的。再者，此处所绘示的一或多个操作，可于一或多个分开的操作及/或面向中进行。
在操作1202中，栅极结构形成于基材上。在形成栅极结构前，可选择性地掺杂基材，以形成多个主动区。图4是根据操作1202绘示一些实施例的剖面图400。
在操作1204中，间隙壁层和多晶硅薄膜层沿着基材的上表面形成。间隙壁层和多晶硅薄膜层沿着栅极结构的侧壁延伸，并跨越栅极结构的上表面。在一些实施例中，间隙壁层包括一或多个介电层，其是以气相沉积技术沉积。图5是根据操作1204绘示一些实施例的剖面图500。
在操作1206中，图案化多晶硅薄膜层，以形成多晶硅薄膜。可蚀刻多晶硅薄膜层以留下位于栅极电极的一部分上的上横向部分、位于基材上的下横向部分，以及沿着栅极结构的侧壁，并连接上横向部分和下横向部分的垂直部分。图6是根据操作1206绘示一些实施例的剖面图600。
在操作1208中，图案化并蚀刻间隙壁层，以形成间隙壁。在一些实施例中，根据多晶硅薄膜以图案化间隙壁层。图7是根据操作1208绘示一些实施例的剖面图700。
在操作1210中，源极/漏极区靠着栅极结构，形成于基材中。在一些实施例中，进行自对准硅化制程以形成硅化物层于源极/漏极区、栅极电极以及多晶硅薄膜的上表面。图8是根据操作1210绘示一些实施例的剖面图800。
在操作1212中，接触蚀刻停止层形成于源极/漏极区上，并沿着栅极结构和多晶硅薄膜延伸。图9是根据操作1212绘示一些实施例的剖面图900。
在操作1214中，第一层间介电层形成于接触蚀刻停止层上。在一些实施例中，多个沟槽是穿过接触蚀刻停止层，并形成于基材中。然后，以第一层间介电层填入上述沟槽。图10是根据操作1214绘示一些实施例的剖面图1000。
在操作1216中，形成接触以延伸过第一层间介电层，并延伸至源极/漏极区、栅极电极以及多晶硅薄膜。图11是根据操作1216绘示一些实施例的剖面图1100。
因此，本发明实施例是有关于一种具有多晶硅薄膜场板的高压晶体管装置，以及其相关的制造方法。
在一些实施例中，本发明实施例有关于一种高压晶体管装置。上述高压晶体管装置包含设置于基材中的源极区和漏极区。高压晶体管装置还包含设置于源极区和漏极区之间的栅极电极，且栅极介电层是将栅极电极和基材隔开。高压晶体管装置还包含沿着栅极电极和漏极区间的基材的上表面设置的间隙壁，其是沿着接近漏极区的第一栅极侧壁延伸，跨越栅极电极的上边缘，并进一步横向地延伸以覆盖栅极电极的上表面的一部份。高压晶体管装置还包含场板，其包含多晶硅薄膜，其中场板是沿着间隙壁的上表面和侧壁表面设置，且所述场板与栅极电极和基材是被间隙壁所分开。
依据本发明的实施例，上述高压晶体管装置还包含第一层间介电层和多个接触。第一层间介电层位于基材、栅极电极以及场板上。而多个接触垂直延伸过第一层间介电层，且多个接触各自耦合至源极区、漏极区、栅极电极以及场板。在上述的高压晶体管装置中，第一金属接触是耦合至栅极电极，第一金属接触具有第一宽度，第二金属接触是耦合至场板，且第一宽度是实质地与第二金属接触的第二宽度相等。
依据本发明的上述实施例，上述高压晶体管装置还包含第二层间介电层以及多个金属线。第二层间介电层是设于第一层间介电层上。多个金属线是透过接触将场板电性耦合至源极区、漏极区或栅极电极。
依据本发明的上述实施例，第一金属接触与第二金属接触是透过设置于第二层间介电层中的金属线而电性耦合在一起。
依据本发明的实施例，间隙壁的侧壁与场板是垂直对齐。
依据本发明的实施例，间隙壁包含第一氧化层、设置于第一氧化层上的氮化物层，以及设置于氮化物层上的第二氧化层。
依据本发明的实施例，上述高压晶体管装置还包含接触蚀刻停止层(Contactetch stop layer；CESL)，其是沿着基材的上表面设置，并沿着场板的上表面延伸，跨越未被场板覆盖的栅极电极的上表面的另一部分，且沿着接近源极区的第二栅极侧壁向下延伸。
依据本发明的实施例，金属硅化物层是被设置，以覆盖多晶硅薄膜的顶表面。
依据本发明的实施例，上述高压晶体管装置还包含第一金属接触和第二金属接触。所述第一金属接触是接触多晶硅薄膜的上横向部分。所述第二金属接触是与第一金属接触横向地错置，并接触多晶硅薄膜的下横向部分，其中下横向部分是与上横向部分垂直地错置。
在一些实施例中，本发明实施例是有关于一种高压晶体管装置。高压晶体管装置还包含基材，其包含源极区和漏极区，其中源极区和漏极区具有第一掺杂类型，且通过具有第二掺杂类型的通道区，将源极区和漏极区隔开。高压晶体管装置还包含栅极电极，其是设于源极区和漏极区之间，且栅极介电层将栅极电极与主体区隔开。高压晶体管装置还包含沿着基材的上表面设置的间隙壁，其是沿着第一栅极侧壁延伸，并进一步沿着栅极电极的上表面延伸。高压晶体管装置还包含场板，其包含多晶硅薄膜，和设置于多晶硅薄膜上的硅化钴层，且场板共形地设于间隙壁上。场板包括下横向部分、上横向部分，以及连接下横向部分和上横向部分的垂直部分。高压晶体管装置还包含多个金属接触，其各自耦合至源极区、漏极区、栅极电极和场板。
依据本发明的实施例，上述间隙壁的侧壁与场板是垂直对齐。
依据本发明的实施例，耦合至源极的第一金属接触具有第一宽度，且第一宽度与耦合至场板的第二金属接触的第二宽度是实质地相等。
依据本发明的实施例，间隙壁包含第一氧化层，设于第一氧化层上的氮化物层，以及设于氮化物层上的第二氧化层。
依据本发明的实施例，场板与间隙壁是配置于漏极区和栅极电极之间，且场板与间隙壁是延伸以覆盖栅极电极的上表面的一部分。
依据本发明的上述实施例，高压晶体管装置还包含接触蚀刻停止层，其是沿着基材的上表面设置，沿着场板的上表面延伸，跨越未被场板覆盖的栅极电极的上表面的另一部分，沿着第二栅极侧壁向下延伸，且第二栅极侧壁位于间隙壁的相对侧。
在又一实施例中，本发明实施例是有关于一种高压晶体管装置的制造方法。上述方法包含提供具有源极区和漏极区形成于其中的基材，栅极电极形成于源极区和漏极区之间，且栅极介电层将栅极电极与基材隔开。上述方法还包含沿着基材的上表面形成一或多个介电层，其是沿着栅极电极的侧表面向上延伸，并跨越栅极电极的上表面。上述方法还包含沿着一或多个介电层的上表面和侧壁形成多晶硅薄膜；以及，图案化多晶硅薄膜以及一或多个介电层，以沿着漏极区和栅极电极之间的基材的上表面形成间隙壁和场板，上述间隙壁和场板沿着接近漏极区的栅极侧壁延伸，并更横向地延伸以覆盖栅极电极的上表面的一部份。上述方法还包含对源极区、漏极区、栅极电极和场板进行硅化制程(Silicideprocess)。
依据本发明的实施例，所述高压晶体管装置的制造方法还包含沿着暴露出的基材、栅极电极以及多晶硅薄膜的上表面和侧壁形成接触蚀刻停止层；形成第一层间介电层于接触蚀刻停止层上；以及，形成垂直地延伸过第一层间介电层，且各自耦合至源极区、漏极区、栅极电极以及多晶硅薄膜的多个金属接触。
依据本发明的上述实施例，所述高压晶体管装置的制造方法还包含在形成第一层间介电层前，形成多个沟槽于基材中，其中第一层间介电层是填入前述多个沟槽中，以形成介电隔离结构。
依据本发明的实施例，前述图案化多晶硅薄膜的操作是使用就定位(In Place)的罩幕的微影制程，接着进行等向性干式蚀刻。
依据本发明的实施例，图案化一或多个介电层的操作是根据作为罩幕层的多晶硅薄膜。
以上叙述已概述数个实施例的特征，因此熟悉此技艺者可更了解本发明实施例的态样。熟悉此技艺者应了解到，其可轻易地使用本发明实施例为基础，来设计或润饰其他制程与结构，以实现与在此所介绍的实施例相同的目的及/或达到相同的优点。熟悉此技艺者也应了解到，这类对等架构并未脱离本发明实施例的精神和范围，且熟悉此技艺者可在不脱离本发明实施例的精神和范围中，进行各种的更动、取代与润饰。

Claims (1)

1.一种高压晶体管装置，其特征在于，包含：
一源极区以及一漏极区，设于一基材中；
一栅极电极，设于该源极区和该漏极区之间，其中一栅极介电层隔开该栅极电极与该基材；
一间隙壁，沿着该栅极电极和该漏极区之间的该基材的一上表面设置，并沿着接近该漏极区的一第一栅极侧壁延伸，且跨越该栅极电极的一上边缘，且进一步横向地延伸以覆盖该栅极电极的一上表面的一部分；以及
一场板，包含一多晶硅薄膜，其中该场板是沿着该间隙壁的一上表面和一侧壁设置，且该场板与该栅极电极和该基材是被该间隙壁所分开。
CN201611060685.4A 2016-06-01 2016-11-28 高压晶体管装置 Pending CN107452785A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/170,315 2016-06-01
US15/170,315 US10825905B2 (en) 2016-06-01 2016-06-01 Thin poly field plate design

Publications (1)

Publication Number Publication Date
CN107452785A true CN107452785A (zh) 2017-12-08

Family

ID=60483561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611060685.4A Pending CN107452785A (zh) 2016-06-01 2016-11-28 高压晶体管装置

Country Status (3)

Country Link
US (2) US10825905B2 (zh)
CN (1) CN107452785A (zh)
TW (1) TW201743445A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244140A (zh) * 2018-09-29 2019-01-18 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN110289315A (zh) * 2018-03-19 2019-09-27 旺宏电子股份有限公司 具有双台阶场板结构的高电压晶体管装置
CN110544630A (zh) * 2018-05-29 2019-12-06 住友电工光电子器件创新株式会社 制造半导体器件的方法
CN110718585A (zh) * 2018-09-05 2020-01-21 成都芯源系统有限公司 Ldmos器件及其制造方法
CN110797406A (zh) * 2018-08-01 2020-02-14 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN111081548A (zh) * 2018-10-22 2020-04-28 台湾积体电路制造股份有限公司 完全硅化栅控装置及其形成方法
CN111755417A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114171585A (zh) * 2022-02-10 2022-03-11 北京芯可鉴科技有限公司 一种ldmosfet、制备方法及芯片和电路
CN115863439A (zh) * 2023-02-28 2023-03-28 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法
CN116504840A (zh) * 2023-06-25 2023-07-28 粤芯半导体技术股份有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN117810252A (zh) * 2024-03-01 2024-04-02 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法
CN117810252B (zh) * 2024-03-01 2024-05-10 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
US9590053B2 (en) 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
KR20190087786A (ko) * 2018-01-17 2019-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
KR20190109685A (ko) * 2018-03-16 2019-09-26 매그나칩 반도체 유한회사 반도체 소자 및 이의 제조방법
TWI719430B (zh) * 2018-03-21 2021-02-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法
US10680100B2 (en) * 2018-07-03 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Field structure and methodology
US10950721B2 (en) * 2019-05-02 2021-03-16 Qualcomm Incorporated Self-aligned high voltage transistor
TWI703728B (zh) * 2019-07-05 2020-09-01 世界先進積體電路股份有限公司 半導體結構
TWI719538B (zh) * 2019-07-17 2021-02-21 世界先進積體電路股份有限公司 半導體裝置及其操作方法
US10964788B1 (en) 2019-11-27 2021-03-30 Vanguard International Semiconductor Corporation Semiconductor device and operating method thereof
KR102362576B1 (ko) * 2020-04-02 2022-02-11 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
TWI768654B (zh) * 2021-01-14 2022-06-21 世界先進積體電路股份有限公司 半導體結構及其形成方法
US11742389B2 (en) 2021-05-18 2023-08-29 Vanguard International Semiconductor Corporation Semiconductor structure and method for forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683349B1 (en) * 1999-10-29 2004-01-27 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
EP1717850A1 (en) * 2005-04-29 2006-11-02 STMicroelectronics S.r.l. Method of manufacturing a lateral power MOS transistor
WO2007007273A2 (en) * 2005-07-13 2007-01-18 Nxp B.V. Ldmos transistor
KR100790261B1 (ko) * 2006-12-27 2008-01-02 동부일렉트로닉스 주식회사 디모스 소자 제조 방법
JP2012109425A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置及びその製造方法
US8525261B2 (en) * 2010-11-23 2013-09-03 Macronix International Co., Ltd. Semiconductor device having a split gate and a super-junction structure
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN103035727B (zh) * 2012-11-09 2015-08-19 上海华虹宏力半导体制造有限公司 Rfldmos器件及制造方法
CN103035730B (zh) * 2012-12-07 2015-12-02 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN103050541B (zh) * 2013-01-06 2015-08-19 上海华虹宏力半导体制造有限公司 一种射频ldmos器件及其制造方法
US9000517B2 (en) * 2013-01-11 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
US9653561B2 (en) * 2013-03-12 2017-05-16 Macronix International Co., Ltd. Low on resistance semiconductor device
KR101452619B1 (ko) * 2013-03-13 2014-10-23 주식회사 동부하이텍 부트스트랩 전계효과 트랜지스터 및 그 제조 방법
US9012988B2 (en) * 2013-08-15 2015-04-21 Vanguard International Semiconductor Corporation Semiconductor device with a step gate dielectric structure
US9306013B2 (en) * 2014-05-23 2016-04-05 Texas Instruments Incorporated Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies
US10629726B2 (en) * 2014-12-16 2020-04-21 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
US9343572B1 (en) * 2015-01-23 2016-05-17 Vangaurd International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289315A (zh) * 2018-03-19 2019-09-27 旺宏电子股份有限公司 具有双台阶场板结构的高电压晶体管装置
CN110544630A (zh) * 2018-05-29 2019-12-06 住友电工光电子器件创新株式会社 制造半导体器件的方法
CN110797406A (zh) * 2018-08-01 2020-02-14 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN110718585A (zh) * 2018-09-05 2020-01-21 成都芯源系统有限公司 Ldmos器件及其制造方法
CN109244140A (zh) * 2018-09-29 2019-01-18 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN111081548B (zh) * 2018-10-22 2023-04-18 台湾积体电路制造股份有限公司 完全硅化栅控装置及其形成方法
CN111081548A (zh) * 2018-10-22 2020-04-28 台湾积体电路制造股份有限公司 完全硅化栅控装置及其形成方法
CN111755417A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN111755417B (zh) * 2019-03-27 2022-04-12 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN114171585A (zh) * 2022-02-10 2022-03-11 北京芯可鉴科技有限公司 一种ldmosfet、制备方法及芯片和电路
CN115863439A (zh) * 2023-02-28 2023-03-28 广州粤芯半导体技术有限公司 Ldmos器件及其制作方法
CN116504840A (zh) * 2023-06-25 2023-07-28 粤芯半导体技术股份有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN116504840B (zh) * 2023-06-25 2023-09-22 粤芯半导体技术股份有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN117810252A (zh) * 2024-03-01 2024-04-02 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法
CN117810252B (zh) * 2024-03-01 2024-05-10 合肥晶合集成电路股份有限公司 一种ldmos器件及其制备方法

Also Published As

Publication number Publication date
US20200395451A1 (en) 2020-12-17
US10825905B2 (en) 2020-11-03
US20170352731A1 (en) 2017-12-07
US11515398B2 (en) 2022-11-29
TW201743445A (zh) 2017-12-16

Similar Documents

Publication Publication Date Title
CN107452785A (zh) 高压晶体管装置
US10242980B2 (en) Semiconductor fin isolation by a well trapping fin portion
US20200266110A1 (en) Structure and formation method of fin-like field effect transistor
US11894448B2 (en) Structure and method for vertical tunneling field effect transistor with leveled source and drain
US8946007B2 (en) Inverted thin channel mosfet with self-aligned expanded source/drain
US9559119B2 (en) High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
CN101604691B (zh) 半导体器件和半导体器件的制造方法
US10943827B2 (en) Semiconductor device with fin structures
US20140035000A1 (en) Source and Drain Doping Profile Control Employing Carbon-Doped Semiconductor Material
TWI696242B (zh) 用於形成薄的絕緣體上半導體基板的方法
US9824934B1 (en) Shallow trench isolation recess process flow for vertical field effect transistor fabrication
CN114664937A (zh) 半导体装置结构及其形成方法
TW201906177A (zh) 高電壓電阻器裝置及其形成方法
CN112825327A (zh) 半导体结构及其形成方法
US11563106B2 (en) Formation method of isolation feature of semiconductor device structure
CN103779223B (zh) Mosfet的制造方法
CN109494245B (zh) 晶体管
CN108074968B (zh) 具有自对准栅极的穿隧finfet
US20180342507A1 (en) Integration of vertical-transport transistors and high-voltage transistors
CN104134698B (zh) FinFET及其制造方法
TW202115912A (zh) 集成電晶體元件及形成其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171208