CN117810252A - 一种ldmos器件及其制备方法 - Google Patents
一种ldmos器件及其制备方法 Download PDFInfo
- Publication number
- CN117810252A CN117810252A CN202410231492.9A CN202410231492A CN117810252A CN 117810252 A CN117810252 A CN 117810252A CN 202410231492 A CN202410231492 A CN 202410231492A CN 117810252 A CN117810252 A CN 117810252A
- Authority
- CN
- China
- Prior art keywords
- layer
- blocking
- substrate
- structures
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 230000000903 blocking effect Effects 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 239000010410 layer Substances 0.000 claims description 263
- 230000004888 barrier function Effects 0.000 claims description 71
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
本发明提供一种LDMOS器件及其制备方法,LDMOS器件包括设置于衬底中的源区、漏区、Pbody区和漂移区,设置于衬底上的至少两个间隔设置的栅极结构、至少两个阻挡结构、介质层和场板,源区和漏区分别位于每个栅极结构的两侧,阻挡结构从栅极结构远离源区一侧的衬底上向源区方向延伸,并覆盖栅极结构的部分侧壁和部分表面,栅极结构和阻挡结构一一对应设置,且介质层覆盖衬底、栅极结构和阻挡结构;阻挡结构包括从下至上依次堆叠设置的第一阻挡层、多晶硅层和第二阻挡层,场板从上至下依次贯通介质层、第二阻挡层和多晶硅层,并伸入第一阻挡层中。本发明通过阻挡结构与场板结构整合,可以优化并降低电场分布强度,并提高击穿电压。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种LDMOS器件及其制备方法。
背景技术
在LDMOS(Laterally Diffused Metal Oxide Semiconductor,横向扩散金属氧化物半导体)器件中,主要通过两个方面来优化并提高LDMOS器件的性能,其一为优化导通电阻Ron,以保证导通电阻较低,其二为优化击穿电压BV,以保证击穿电压较高。然而这两个优化方向是相互冲突的,降低导通电阻则需要较高的掺杂浓度,但是,提高击穿电压则需要较低的掺杂浓度,另外从拉大耗尽层的宽度也可以提高击穿电压。因此,在保证导通电阻的情况下,很难实现击穿电压的提高。
为了克服以上问题,在不同的应用场景中可以采用不同的技术,例如场板技术、沟槽隔离技术、埋层技术、漂移区变掺杂技术和超结技术。但是,当前的技术工艺需要增加光罩来实现目的,其增加了光罩成本,还增加了工艺步骤,从而增加了工艺成本。
发明内容
本发明的目的在于,提供一种LDMOS器件及其制备方法,可以解决现有技术中LDMOS器件的击穿电压较低的问题。
为了解决以上问题,本发明提供一种LDMOS器件,包括设置于衬底中的源区、漏区、Pbody区和漂移区,设置于衬底上的至少两个间隔设置的栅极结构、至少两个阻挡结构、介质层和场板,所述源区和漏区分别位于每个所述栅极结构的两侧,所述阻挡结构从所述栅极结构远离所述源区一侧的衬底上向所述源区方向延伸,并覆盖所述栅极结构的部分侧壁和部分表面,所述栅极结构和阻挡结构一一对应设置,且所述介质层覆盖所述衬底、栅极结构和阻挡结构;
其中,所述阻挡结构包括从下至上依次堆叠设置的第一阻挡层、多晶硅层和第二阻挡层,所述场板从上至下依次贯通所述介质层、第二阻挡层和多晶硅层,并伸入所述第一阻挡层中。
可选的,所述第一阻挡层的材料和第二阻挡层的材料均为氧化物。
可选的,所述第一阻挡层的厚度为900Å~1200 Å,所述多晶硅层的厚度为50 Å ~100 Å,所述第二阻挡层的厚度为300 Å ~500 Å。
可选的,所述阻挡结构还包括阻挡侧墙结构,所述阻挡侧墙结构位于所述第一阻挡层、多晶硅层和第二阻挡层外侧,且覆盖所述第一阻挡层、多晶硅层和第二阻挡层的侧壁。
可选的,还包括源极和漏极,所述源极和漏极分别贯通所述介质层,且所述源极与源区欧姆接触,所述漏极和漏区欧姆接触。
进一步的,还包括金属互连层,所述金属互连层位于所述介质层上,且所述金属互连层的第一金属层至少包括间隔设置的第一部分和第二部分,所述第一部分连接所述漏极,所述第二部分同时连接所述源极和所有所述场板。
另一方面,本发明还提供一种LDMOS器件的制备方法,包括以下步骤:
提供一衬底,所述衬底中形成有源区和漏区,所述衬底上形成有至少两个间隔设置的栅极结构,所述源区和漏区分别位于每个所述栅极结构的两侧;
在所述衬底上形成至少两个阻挡结构,所述阻挡结构与所述栅极结构一一对应设置,所述阻挡结构从所述栅极结构远离所述源区一侧的衬底上向所述源区方向延伸,并覆盖所述栅极结构的部分侧壁和部分表面,其中,所述阻挡结构包括从下至上依次堆叠设置的第一阻挡层、多晶硅层和第二阻挡层;
在所述衬底上形成介质层,所述介质层覆盖所述衬底、栅极结构和阻挡结构,并在所述介质层中形成贯通所述介质层的场板,所述场板还贯通所述第二阻挡层和多晶硅层,并伸入所述第一阻挡层中,从而形成LDMOS器件。
可选的,形成至少两个阻挡结构的步骤具体为:
在所述衬底上沉积第一氧化膜层和多晶硅膜层;
刻蚀减薄所述多晶硅膜层;
在所述多晶硅膜层上沉积第二氧化膜层;
通过刻蚀工艺依次刻蚀所述第二氧化膜层、多晶硅膜层和第一氧化膜层,以形成所述第二阻挡层、多晶硅层和第一阻挡层,其中,所述第一阻挡层位于所述衬底和多晶硅层之间;
在所述第一阻挡层、多晶硅层和第二阻挡层的叠层结构外侧形成阻挡侧墙结构,所述阻挡侧墙结构覆盖所述第一阻挡层、多晶硅层和第二阻挡层的侧壁。
进一步的,所述第一阻挡层的厚度为900 Å~1200 Å,所述多晶硅层的厚度为50 Å~100 Å,所述第二阻挡层的厚度为300 Å~500 Å。
可选的,在所述衬底上形成介质层,所述介质层覆盖所述衬底、栅极结构和阻挡结构的具体步骤为:
在所述衬底上淀积介质层,所述介质层覆盖所述衬底、栅极结构和阻挡结构;
在所述介质层中形成第一通孔、第二通孔和第三通孔,所述第一通孔贯通所述介质层并暴露出所述源区,所述第二通孔贯通所述介质层并暴露出所述漏区,所述第三通孔贯通所述介质层、第二阻挡层、多晶硅层,并停止在所述第一阻挡层中;
在所述第一通孔、第二通孔和第三通孔中填充导电材料,以在所述第一通孔中形成源极,在所述第二通孔中形成漏极,还在所述第三通孔中形成场板;
在所述介质层上形成第一层间介质层,并在所述第一层间介质层中形成凹槽,所述凹槽暴露出所述源极、漏极和场板,在所述凹槽中形成金属互连层的第一金属层,所述第一金属层包括第一部分和第二部分,所述第一部分连接所述漏极,所述第二部分同时连接所述源极和所有场板。
与现有技术相比,本发明具有以下意想不到的技术效果:
本发明提供一种LDMOS器件及其制备方法,LDMOS器件包括设置于衬底中的源区、漏区、Pbody区和漂移区,设置于衬底上的至少两个间隔设置的栅极结构、至少两个阻挡结构、介质层和场板,所述源区和漏区分别位于每个所述栅极结构的两侧,所述阻挡结构从所述栅极结构远离所述源区一侧的衬底上向所述源区方向延伸,并覆盖所述栅极结构的部分侧壁和部分表面,所述栅极结构和阻挡结构一一对应设置,且所述介质层覆盖所述衬底、栅极结构和阻挡结构;其中,所述阻挡结构包括从下至上依次堆叠设置的第一阻挡层、多晶硅层和第二阻挡层,所述场板从上至下依次贯通所述介质层、第二阻挡层和多晶硅层,并伸入所述第一阻挡层中。本发明将LDMOS器件的原有的SAB场板结构优化为阻挡结构(第一阻挡层、多晶硅层和第二阻挡层)与场板结构的整合,利用多晶硅层排斥电场,将电场推到第一阻挡层和第二阻挡层靠近漏极附近,并使得电场在场板附近以近似平行于衬底厚度方向的直线形式均匀分布,使得电场没有集中在场板的拐角处,进而电场集中的位置从拐角处变为衬底表面(靠近漏极),优化并降低电场分布强度,并提高击穿电压。另外,LDMOS器件的制备方法中,在形成阻挡结构时,与现有工艺相容,使得其并没有增加光罩,没有增加光罩成本,并简化了工艺步骤。
附图说明
图1为本发明一实施例提供的一种LDMOS器件的结构示意图;
图2为本发明一实施例提供的另一种LDMOS器件的结构示意图;
图3为本发明一实施例提供的LDMOS器件的制备方法的流程图;
图4为本发明一实施例提供的衬底的结构示意图;
图5为本发明一实施例形成阻挡结构膜层的结构示意图;
图6为本发明一实施例形成阻挡结构的结构示意图;
图7为现有技术SAB结构作为阻挡结构与场板结合作降压场板的仿真图;
图8为本发明一实施例提供的阻挡结构与场板结合作降压场板的仿真图。
其中,100-衬底;110-漂移区;210-栅极结构;211-栅氧层;212-多晶硅栅极;213-栅极侧墙结构;220-阻挡结构;221-第一阻挡层;222-多晶硅层;223-第二阻挡层;224-阻挡侧墙结构;230-介质层;241-漏极;242-源极;250-场板;260-第一金属层;261-第一部分;262-第二部分。
具体实施方式
以下将对本发明的一种LDMOS器件及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂,下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1和图2所示,本实施例提供的一种LDMOS器件,包括位于衬底100上多个间隔设置的栅极结构210以及多个间隔设置的阻挡结构220,所述阻挡结构220与所述栅极结构210一一对应设置,且每个所述阻挡结构220从所述衬底100的表面延伸至对应的所述栅极结构210上,并覆盖所述栅极结构210靠近所述阻挡结构220一侧的部分侧壁及部分表面。
所述衬底100例如是p型硅衬底100,所述衬底100中有浅沟槽隔离结构(STI),所述浅沟槽隔离结构在所述衬底100中围成器件区域,每个所述沟槽隔离结构可以限定一器件,以避免相邻器件之间互相影响,从而保证所述LDMOS器件的性能较好。所述器件区域中形成有漂移区110,所述漂移区110的导电类型为N型。在本实施例中,所述浅沟槽隔离结构的材料为二氧化硅。
在所述漂移区110的衬底100中形成有源区、漏区和Pbody区,所述源区和漏区分别位于所述栅极结构210的两侧的衬底100中,所述阻挡结构220从所述栅极结构210远离所述源区一侧的衬底100上向所述源区方向延伸,并覆盖所述栅极结构210的部分侧壁和部分表面。所述源区位于所述Pbody区,且所述衬底100表面暴露出所述源区。所述源区中还形成有bulk区,所述衬底100表面暴露出bulk区,所述bulk区还与所述Pbody区连通。所述Pbody区两侧的栅极结构210均与所述Pbody区之间存在重叠区。
在本实施例中,所述LDMOS器件包括两个栅极结构210、一个源区和两个漏区,所述源区位于两个栅极结构210之间的衬底100中,两个所述漏区位于两个所述栅极结构210的两侧的衬底100中,以保证得到的所述LDMOS的性能较好。
所述栅极结构210包括栅氧层211、多晶硅栅极212和栅极侧墙结构213,所述栅氧层211设置于所述衬底100上,所述多晶硅栅极212位于所述栅氧层211上,所述栅极侧墙结构213位于所述栅氧层211和多晶硅栅极212外侧的衬底100上,且覆盖所述栅氧层211和多晶硅栅极212的侧壁,以保护所述栅氧层211和多晶硅栅极212。
所述阻挡结构220为叠层结构,且所述阻挡结构220从下至上依次包括第一阻挡层221、多晶硅层222和第二阻挡层223。所述第一阻挡层221和第二阻挡层223均为绝缘层,所述第一阻挡层221的材料和第二阻挡层223的材料均为氧化物,由于多晶硅的物理特性,使得多晶硅层222趋于绝缘,这就使得所述阻挡结构220由三层绝缘层构成。
其中,所述第一阻挡层221的厚度为900 Å~1200 Å,所述多晶硅层222的厚度为50Å~100 Å,所述第二阻挡层223的厚度为300 Å~500 Å。
所述阻挡结构220还包括阻挡侧墙结构224,所述阻挡侧墙结构224位于所述第一阻挡层221、多晶硅层222和第二阻挡层223外侧,且覆盖所述第一阻挡层221、多晶硅层222和第二阻挡层223的侧壁,以保护所述第一阻挡层221、多晶硅层222和第二阻挡层223。
所述LDMOS器件还包括介质层230,所述介质层230覆盖所述衬底100、栅极结构210和所述阻挡结构220。所述介质层230中设置有源极242、漏极241和至少一个场板250,所述源极242、漏极241和场板250贯通所述介质层230,所述介质层230远离所述衬底100一侧的表面暴露出所述源极242的一端、漏极241的一端和所有所述场板250的一端。所述源极242的数量与所述源区的数量相同,且一一对应,所述漏极241的数量与所述漏区的数量相同,且一一对应,所述场板250的数量大于等于1。
每个所述源极242的另一端与一个所述源区欧姆接触,每个所述漏极241的另一端欧姆接触所述漏区,所有所述场板250的另一端贯通所述第二阻挡层223和多晶硅层222,并伸入所述第一阻挡层221中。
所述介质层230上还设置有金属互连层,所述金属互连层的第一金属层260至少包括间隔设置的第一部分261和第二部分262,所述第一部分261连接所述漏极241,所述第二部分262同时连接所述源极242和所有场板250。
在本实施例中,所述介质层230的材料为二氧化硅,所述源极242、多个漏极241和至少一个场板250的材料为金属钨,所述金属互连层的各金属层的材料为铝和铜中的至少一种。
如图1所示,在一个实施例中,所述场板250的数量大于1个,所述第二部分262同时连接所述源极242和所有所述场板250,且所述第二部分262和所有所述场板250构成场板结构。
如图2所示,在另一个实施例中,所述场板250的数量为1个,所述第二部分262同时连接所述源极242和一个所述场板250,且所述第二部分262和一个所述场板250构成场板结构。
如图7所示,采用现有技术SAB结构(ONO叠层,即氧化物层、氮化物层和氧化物叠层结构)作为阻挡结构220时,其与一个场板250结合作降压场板250时,电场在场板250附近呈弯曲的曲线分布,且电场会集中在场板250的拐角a处,这就使得高压器件击穿产生在此处。
如图8所示,采用本实施例的阻挡结构220(即第一阻挡层221、多晶硅层222和第二阻挡层223)与一个场板250结合作降压场板时,由于多晶硅层222排斥电场,将电场推到第一阻挡层221和第二阻挡层223靠近漏极附近,并使得电场在场板250附近以近似平行于衬底100厚度方向的直线形式均匀分布,使得电场没有集中在场板250的拐角a处,电场集中的位置从拐角a处变为衬底表面b处(靠近漏极),从而提高了耐击穿能力。另外,经过仿真可知,本实施例的LDMOS器件的击穿电压BV大于现有技术LDMOS器件的击穿电压BV,从而进一步证明了本实施例的LDMOS器件的耐击穿能力更强。
如图3所示,本实施例还提供一种LDMOS器件的制备方法,包括以下步骤:
S1:提供一衬底100,所述衬底100中形成有源区和漏区,所述衬底100上形成有至少两个间隔设置的栅极结构210,所述源区和漏区分别位于每个所述栅极结构210的两侧;
S2:在所述衬底100上形成至少两个阻挡结构220,所述阻挡结构220与所述栅极结构210一一对应设置,所述阻挡结构220从所述栅极结构210远离所述源区一侧的衬底100上向所述源区方向延伸,并覆盖所述栅极结构210的部分侧壁和部分表面,其中,所述阻挡结构220包括从下至上依次堆叠设置的第一阻挡层221、多晶硅层222和第二阻挡层223;
S3:在所述衬底100上形成介质层230,所述介质层230覆盖所述衬底100、栅极结构210和阻挡结构220,并在所述介质层230中形成贯通所述介质层230的场板250,所述场板250还贯通所述第二阻挡层223和多晶硅层222,并伸入所述第一阻挡层221中,从而形成LDMOS器件。
如图4所示,步骤S1具体包括:
首先,提供一衬底100,其中,所述衬底100例如是p型硅衬底100。
接着,在所述衬底100中形成浅沟槽隔离结构(STI),所述浅沟槽隔离结构定义器件区域。
接着,通过离子注入工艺,在所述器件区域的衬底100中生成漂移区110、Pbody区、源区和漏区,其中,所述Pbody区、源区和漏区均位于所述漂移区110,所述Pbody区位于所述源区下方,所述源区和漏区间隔设置。
接着,通过沉积工艺、刻蚀工艺在所述衬底100上依次形成栅氧层211和多晶硅栅极212,并在所述栅氧层211和多晶硅栅极212外侧的衬底100上形成栅极侧墙结构213,所述栅极侧墙结构213覆盖所述栅氧层211和多晶硅栅极212的侧壁,以形成栅极结构210,即所述栅极结构210包括栅氧层211、多晶硅栅极212以及位于所述栅氧层211和多晶硅栅极212的侧壁的栅极侧墙结构213。
如图5和图6所示,步骤S2具体包括:
如图5所示,首先,在所述衬底100上沉积第一氧化膜层和多晶硅膜层。
接着,刻蚀减薄所述多晶硅膜层。
如图6所示, 接着,在所述多晶硅膜层上淀积第二氧化膜层。
接着,通过刻蚀工艺依次刻蚀所述第二氧化膜层、多晶硅膜层和第一氧化膜层,以形成所述第二阻挡层223、第一阻挡层221和多晶硅层222,其中,所述第一阻挡层221位于所述衬底100和多晶硅层222之间。
接着,在所述第一阻挡层221、多晶硅层222和第二阻挡层223的叠层结构外侧形成阻挡侧墙结构224,回刻(ecth back)后所述阻挡侧墙结构224覆盖所述第一阻挡层221、多晶硅层222和第二阻挡层223的侧壁。
如图1和图2所示,步骤S3具体包括:
首先,在所述衬底100上淀积介质层230,所述介质层230覆盖所述衬底100、栅极结构210和阻挡结构220。
接着,在所述介质层230中形成第一通孔、第二通孔和第三通孔,所述第一通孔贯通所述介质层230并暴露出所述源区,所述第二通孔贯通所述介质层230并暴露出所述漏区,所述第三通孔贯通所述介质层230、第二阻挡层223、多晶硅层222,过刻蚀部分第一阻挡层221后并停止在所述第一阻挡层221中。其中,所述第三通孔的数量可以大于1(如图1所示),所述第三通孔的数量还可以等于1(如图2所示)。
接着,在所述第一通孔、第二通孔和第三通孔中填充导电材料,以在所述第一通孔中形成源极242,在所述第二通孔中形成漏极241,还在所述第三通孔中形成场板250。
接着,在所述介质层230上形成第一层间介质层,并在所述第一层间介质层中形成凹槽,所述凹槽暴露出所述源极242、漏极241和场板250,在所述凹槽中形成金属互连层的第一金属层260,所述第一金属层260包括第一部分261和第二部分262,所述第一部分261连接所述漏极241,所述第二部分262同时连接所述源极242和所有场板250。
综上所述,本发明提供一种LDMOS器件及其制备方法,将LDMOS器件的原有的SAB场板结构优化为阻挡结构(第一阻挡层、多晶硅层和第二阻挡层)与场板结构的整合,利用多晶硅层排斥电场,将电场推到第一阻挡层和第二阻挡层靠近漏极附近,并使得电场在场板附近以近似平行于衬底厚度方向的直线形式均匀分布,使得电场没有集中在场板的拐角处,进而电场集中的位置从拐角处变为衬底表面(靠近漏极),优化并降低电场分布强度,并提高击穿电压。在LDMOS器件的制备方法中,在形成阻挡结构时,与现有工艺相容,使得其并没有增加光罩,没有增加光罩成本,并简化了工艺步骤。
此外,需要说明的是,除非特别说明或者指出,否则说明书中的术语 “第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种LDMOS器件,包括设置于衬底中的源区、漏区、Pbody区和漂移区,设置于衬底上的至少两个间隔设置的栅极结构、至少两个阻挡结构、介质层和场板,其特征在于,
所述源区和漏区分别位于每个所述栅极结构的两侧,所述阻挡结构从所述栅极结构远离所述源区一侧的衬底上向所述源区方向延伸,并覆盖所述栅极结构的部分侧壁和部分表面,所述栅极结构和阻挡结构一一对应设置,且所述介质层覆盖所述衬底、栅极结构和阻挡结构;
其中,所述阻挡结构包括从下至上依次堆叠设置的第一阻挡层、多晶硅层和第二阻挡层,所述场板从上至下依次贯通所述介质层、第二阻挡层和多晶硅层,并伸入所述第一阻挡层中。
2.如权利要求1所述的LDMOS器件,其特征在于,所述第一阻挡层的材料为氧化物。
3.如权利要求1所述的LDMOS器件,其特征在于,所述第一阻挡层的厚度为900Å~1200Å,所述多晶硅层的厚度为50 Å ~100 Å,所述第二阻挡层的厚度为300 Å ~500 Å。
4.如权利要求1所述的LDMOS器件,其特征在于,所述阻挡结构还包括阻挡侧墙结构,所述阻挡侧墙结构位于所述第一阻挡层、多晶硅层和第二阻挡层外侧,且覆盖所述第一阻挡层、多晶硅层和第二阻挡层的侧壁。
5.如权利要求1~4中任一项所述的LDMOS器件,其特征在于,还包括源极和漏极,所述源极和漏极分别贯通所述介质层,且所述源极与源区欧姆接触,所述漏极和漏区欧姆接触。
6.如权利要求5所述的LDMOS器件,其特征在于,还包括金属互连层,所述金属互连层位于所述介质层上,且所述金属互连层的第一金属层至少包括间隔设置的第一部分和第二部分,所述第一部分连接所述漏极,所述第二部分同时连接所述源极和所有所述场板。
7.一种LDMOS器件的制备方法,其特征在于,包括以下步骤:
提供一衬底,所述衬底中形成有源区和漏区,所述衬底上形成有至少两个间隔设置的栅极结构,所述源区和漏区分别位于每个所述栅极结构的两侧;
在所述衬底上形成至少两个阻挡结构,所述阻挡结构与所述栅极结构一一对应设置,所述阻挡结构从所述栅极结构远离所述源区一侧的衬底上向所述源区方向延伸,并覆盖所述栅极结构的部分侧壁和部分表面,其中,所述阻挡结构包括从下至上依次堆叠设置的第一阻挡层、多晶硅层和第二阻挡层;
在所述衬底上形成介质层,所述介质层覆盖所述衬底、栅极结构和阻挡结构,并在所述介质层中形成贯通所述介质层的场板,所述场板还贯通所述第二阻挡层和多晶硅层,并伸入所述第一阻挡层中,从而形成LDMOS器件。
8.如权利要求7所述的LDMOS器件的制备方法,其特征在于,形成至少两个阻挡结构的步骤具体为:
在所述衬底上沉积第一氧化膜层和多晶硅膜层;
刻蚀减薄所述多晶硅膜层;
在所述多晶硅膜层上沉积第二氧化膜层;
通过刻蚀工艺依次刻蚀所述第二氧化膜层、多晶硅膜层和第一氧化膜层,以形成所述第二阻挡层、多晶硅层和第一阻挡层,其中,所述第一阻挡层位于所述衬底和多晶硅层之间;
在所述第一阻挡层、多晶硅层和第二阻挡层的叠层结构外侧形成阻挡侧墙结构,所述阻挡侧墙结构覆盖所述第一阻挡层、多晶硅层和第二阻挡层的侧壁。
9.如权利要求8所述的LDMOS器件的制备方法,其特征在于,所述第一阻挡层的厚度为900 Å~1200 Å,所述多晶硅层的厚度为50 Å~100 Å,所述第二阻挡层的厚度为300 Å~500Å。
10.如权利要求7所述的LDMOS器件的制备方法,其特征在于,在所述衬底上形成介质层,所述介质层覆盖所述衬底、栅极结构和阻挡结构的具体步骤为:
在所述衬底上淀积介质层,所述介质层覆盖所述衬底、栅极结构和阻挡结构;
在所述介质层中形成第一通孔、第二通孔和第三通孔,所述第一通孔贯通所述介质层并暴露出所述源区,所述第二通孔贯通所述介质层并暴露出所述漏区,所述第三通孔贯通所述介质层、第二阻挡层、多晶硅层,并停止在所述第一阻挡层中;
在所述第一通孔、第二通孔和第三通孔中填充导电材料,以在所述第一通孔中形成源极,在所述第二通孔中形成漏极,还在所述第三通孔中形成场板;
在所述介质层上形成第一层间介质层,并在所述第一层间介质层中形成凹槽,所述凹槽暴露出所述源极、漏极和场板,在所述凹槽中形成金属互连层的第一金属层,所述第一金属层包括第一部分和第二部分,所述第一部分连接所述漏极,所述第二部分同时连接所述源极和所有场板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410231492.9A CN117810252B (zh) | 2024-03-01 | 一种ldmos器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410231492.9A CN117810252B (zh) | 2024-03-01 | 一种ldmos器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117810252A true CN117810252A (zh) | 2024-04-02 |
CN117810252B CN117810252B (zh) | 2024-05-10 |
Family
ID=
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6236100B1 (en) * | 2000-01-28 | 2001-05-22 | General Electronics Applications, Inc. | Semiconductor with high-voltage components and low-voltage components on a shared die |
US20130020632A1 (en) * | 2011-07-18 | 2013-01-24 | Disney Donald R | Lateral transistor with capacitively depleted drift region |
CN107452785A (zh) * | 2016-06-01 | 2017-12-08 | 台湾积体电路制造股份有限公司 | 高压晶体管装置 |
WO2019228069A1 (zh) * | 2018-05-29 | 2019-12-05 | 东南大学 | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 |
CN111653621A (zh) * | 2020-05-25 | 2020-09-11 | 华虹半导体(无锡)有限公司 | Ldmos器件及其制造方法 |
CN115084269A (zh) * | 2022-06-16 | 2022-09-20 | 思瑞浦微电子科技(苏州)股份有限公司 | 一种半导体器件 |
CN116864537A (zh) * | 2023-07-18 | 2023-10-10 | 思瑞浦微电子科技(上海)有限责任公司 | 一种半导体器件及其制作方法 |
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6236100B1 (en) * | 2000-01-28 | 2001-05-22 | General Electronics Applications, Inc. | Semiconductor with high-voltage components and low-voltage components on a shared die |
US20130020632A1 (en) * | 2011-07-18 | 2013-01-24 | Disney Donald R | Lateral transistor with capacitively depleted drift region |
CN107452785A (zh) * | 2016-06-01 | 2017-12-08 | 台湾积体电路制造股份有限公司 | 高压晶体管装置 |
TW201743445A (zh) * | 2016-06-01 | 2017-12-16 | 台灣積體電路製造股份有限公司 | 高壓電晶體裝置及其製造方法 |
WO2019228069A1 (zh) * | 2018-05-29 | 2019-12-05 | 东南大学 | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 |
CN111653621A (zh) * | 2020-05-25 | 2020-09-11 | 华虹半导体(无锡)有限公司 | Ldmos器件及其制造方法 |
US20210367064A1 (en) * | 2020-05-25 | 2021-11-25 | Hua Hong Semiconductor (Wuxi) Limited | Ldmos device and method for making the same |
CN115084269A (zh) * | 2022-06-16 | 2022-09-20 | 思瑞浦微电子科技(苏州)股份有限公司 | 一种半导体器件 |
CN116864537A (zh) * | 2023-07-18 | 2023-10-10 | 思瑞浦微电子科技(上海)有限责任公司 | 一种半导体器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
CN107527944B (zh) | 沟槽栅功率mosfet及其制造方法 | |
CN112133759B (zh) | 具有屏蔽栅沟槽结构的半导体器件及其制造方法 | |
CN111477550B (zh) | 一种功率半导体器件及其制作方法 | |
US10164006B1 (en) | LDMOS FinFET structures with trench isolation in the drain extension | |
CN112864018A (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
CN112117332B (zh) | Ldmos器件及工艺方法 | |
CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
CN111933716B (zh) | Ldmos晶体管及其制造方法 | |
EP2421044B1 (en) | Edge Termination Region for Semiconductor Device | |
CN116844964A (zh) | 一种屏蔽栅沟槽mos结构及其制备方法 | |
CN117810252B (zh) | 一种ldmos器件及其制备方法 | |
CN111092075B (zh) | 沟槽式晶体管结构及其制造方法 | |
CN110364568B (zh) | Igbt器件及其形成方法 | |
CN114429985B (zh) | 具有栅场板结构的横向功率器件及其制备方法 | |
US10121878B1 (en) | LDMOS finFET structures with multiple gate structures | |
CN115547838A (zh) | 金属氧化物半导体器件的制备方法及器件 | |
TWI812995B (zh) | SiC MOSFET器件的製造方法 | |
CN113809162B (zh) | 功率元件 | |
CN113809148B (zh) | 功率元件及其制造方法 | |
CN117810252A (zh) | 一种ldmos器件及其制备方法 | |
CN211017088U (zh) | 一种集成esd的vdmos器件 | |
CN210403736U (zh) | Sgt器件 | |
CN109980010B (zh) | 一种半导体器件的制造方法和集成半导体器件 | |
CN114078947A (zh) | 沟槽金氧半晶体管器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |