TWI719538B - 半導體裝置及其操作方法 - Google Patents

Abstract

一種半導體裝置包括一半導體層、一閘極電極、一第一介電層、一源極場板、一第二介電層、一源極電極、一第三介電層以及一汲極結構。閘極電極設置於半導體層上，且閘極電極具有一第一側壁與一第二側壁。第一側壁與第二側壁分別位於閘極電極的一第一側與一第二側。第一介電層設置於半導體層與閘極電極上。源極場板設置於半導體層與第一介電層上。源極場板自閘極電極的第一側延伸至第二側，且部分源極場板與第二側壁對應設置。第二介電層設置於源極場板上。源極電極設置於第二介電層上且與源極場板電性連接。第三介電層設置於源極電極上。汲極結構設置於閘極電極的第二側。

Description

半導體裝置及其操作方法

本揭露實施例係有關於一種半導體裝置，且特別有關於一種用於高電子遷移率電晶體(high electron mobility transistors, HEMT)元件的半導體裝置。

在半導體工業中，III-V族化合物(例如，氮化鎵(Gallium nitride, GaN)由於其特性常被用來形成各種積體電路元件，例如：高電子遷移率電晶體(HEMT)元件。高電子遷移率電晶體又稱為異質結構場效電晶體(heterostructure FET, HFET)或調變摻雜場效電晶體(modulation-doped FET, MODFET)，其由具有不同能隙(energy gap)的半導體材料組成。在鄰近不同半導體材料所形成的界面處會產生二維電子氣(two dimensional electron gas, 2 DEG)層。由於二維電子氣的高電子移動性，高電子遷移率電晶體可以具有高崩潰電壓、高電子遷移率與低輸入電容等優點，因而適合用於高功率元件上。

然而，現有的高電子遷移率電晶體雖大致符合需求，但並非在每個方面皆令人滿意，仍需進一步改良，以提升效能並具有更廣泛的應用。

本揭露實施例包括一種半導體裝置。半導體裝置包括一半導體層、一閘極電極、一第一介電層、一源極場板、一第二介電層、一源極電極、一第三介電層以及一汲極結構。閘極電極設置於半導體層上，且閘極電極具有一第一側壁與一第二側壁。第一側壁與第二側壁分別位於閘極電極的一第一側與一第二側。第一介電層設置於半導體層與閘極電極上。源極場板設置於半導體層與第一介電層上。源極場板自閘極電極的第一側延伸至第二側，且部分源極場板與第二側壁對應設置。第二介電層設置於源極場板上。源極電極設置於第二介電層上且與源極場板電性連接。第三介電層設置於源極電極上。汲極結構設置於閘極電極的第二側。

本揭露實施例包括一種半導體裝置。半導體裝置包括一半導體層、一閘極電極、一第一介電層、一源極場板、一第二介電層、一源極電極、一第三介電層以及一汲極結構。閘極電極設置於半導體層上，且閘極電極具有一第一側壁與一第二側壁。第一側壁與第二側壁分別位於閘極電極的一第一側與一第二側。第一介電層設置於半導體層與閘極電極上。源極場板具有一第一本體部與一第一延伸部。第一本體部設置於閘極電極的第一側，第一延伸部設置於第一介電層上並連接於第一本體部。第一延伸部自閘極電極的頂部延伸至第二側，且部分第一延伸部與第二側壁對應設置。第二介電層設置於源極場板上。源極電極設置於第二介電層上且與源極場板電性連接。第三介電層設置於源極電極上。汲極結構設置於閘極電極的第二側。

本揭露實施例包括一種半導體裝置的操作方法。半導體裝置的操作方法包括當半導體裝置於關閉狀態時，對閘極電極施加0V或小於0V的電壓。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露實施例敘述了一第一特徵部件形成於一第二特徵部件之上或上方，即表示其可能包含上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦可能包含了有附加特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與第二特徵部件可能未直接接觸的實施例。

應理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。

此外，其中可能用到與空間相關用詞，例如「在… 下方」、「下方」、「較低的」、「在… 上方」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。

在說明書中，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，或10%之內，或5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

以下所揭露之不同實施例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。

以下根據本發明的一些實施例，提出一種半導體裝置，且特別適用於高電子遷移率電晶體(HEMT)元件。在一些實施例中，半導體裝置的源極場板、源極電極或源極接觸件可分別具有延伸部，此些延伸部可延伸於閘極電極與汲極結構之間，可有效屏蔽電場減少電磁干擾(electromagnetic interference, EMI)，並改善電荷捕捉(charge trapping)的問題。

第1圖至第5圖是根據一些實施例繪示在製造半導體裝置100的各個階段之剖面示意圖。如第1圖所示，半導體裝置100包含基底102。在一些實施例中，基底102可為整塊的(bulk)半導體基底或包含由不同材料形成的複合基底，並且可以將基底102摻雜(例如使用p型或n型摻質)或不摻雜。在一些實施例中，基底102可包含半導體基底、玻璃基底或陶瓷基底，例如矽基底、矽鍺基底、碳化矽、氮化鋁基底、藍寶石(Sapphire)基底、前述之組合或類似的材料，但本揭露實施例並非以此為限。在一些實施例中，基底102可包含絕緣體上覆半導體(semiconductor-on-insulator, SOI)基底，其係經由在絕緣層上設置半導體材料所形成。

如第1圖所示，可在基底102上方形成緩衝層104，以緩解基底102與緩衝層104之上的膜層之間的晶格差異，提升結晶品質。在一些實施例中，緩衝層104的材料可包含III-V族化合物半導體材料，例如III族氮化物。舉例來說，緩衝層104的材料可包含氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、類似的材料或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，緩衝層104可透過沉積製程所形成，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合，但本揭露實施例並非以此為限。

此外，雖然在第1圖繪示的實施例中，緩衝層104直接形成於基底102上，但在另一些實施例中，可以在形成緩衝層104之前，在基底102上形成成核層(未繪示)，以進一步緩解緩衝層104和基底102之間的晶格差異，提升結晶品質。在一些實施例中，成核層的材料可包含III-V族化合物半導體材料，例如III族氮化物。

如第1圖所示，在緩衝層104上方形成通道層106。在一些實施例中，通道層106的材料可包含一或多種III-V族化合物半導體材料，例如III族氮化物。在一些實施例中，通道層106的材料例如為氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化銦鎵鋁(InGaAlN)、類似的材料或前述之組合。此外，可以將通道層106摻雜或不摻雜。在一些實施例中，通道層106可透過沉積製程所形成，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合，但本揭露實施例並非以此為限。

如第1圖所示，在通道層106上方形成阻障層108，以在通道層106和阻障層108之間的界面產生二維電子氣(2-DEG)。阻障層108可透過沉積製程所形成，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，阻障層108的材料可包含III-V族化合物半導體材料，例如III族氮化物。舉例來說，阻障層108可包含氮化鋁(AlN)、氮化鎵鋁(AlGaN)、氮化鋁銦(AlInN)、氮化銦鎵鋁(InGaAlN)、類似的材料或前述之組合，但本揭露實施例並非以此為限。阻障層108可包含單層或多層結構，且阻障層108可為摻雜或不摻雜的。為了簡化的目的，可以將基底102、緩衝層104、通道層106和阻障層108統稱為半導體層101。

如第1圖所示，設置隔離結構110。在一些實施例中，在半導體層101上設置遮罩層(未繪示)，接著使用前述遮罩層作為蝕刻遮罩進行蝕刻製程，以將半導體層101蝕刻出溝槽。舉例而言，遮罩層可包含光阻，例如正型光阻(positive photoresist)或負型光阻(negative photoresist)。在一些實施例中，遮罩層可包含硬遮罩，且可由氧化矽(SiO ₂)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、類似的材料或前述之組合形成，但本揭露實施例並非以此為限。遮罩層可為單層或多層結構。遮罩層的形成可包含沉積製程、光微影製程、其他適當之製程或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，沉積製程包含旋轉塗佈(spin-on coating)、化學氣相沉積、原子層沉積、類似的製程或前述之組合。舉例來說，光微影製程可包含光阻塗佈(例如旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking, PEB)、顯影(developing)、清洗(rinsing)、乾燥(例如硬烘烤)、其他合適的製程或前述之組合，但本揭露實施例並非以此為限。

在一些實施例中，前述蝕刻製程可包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，乾式蝕刻製程可包含反應性離子蝕刻(reactive ion etch, RIE)、感應耦合式電漿(inductively-coupled plasma, ICP)蝕刻、中子束蝕刻(neutral beam etch, NBE)、電子迴旋共振式(electron cyclotron resonance, ERC)蝕刻、類似的蝕刻製程或前述之組合，但本揭露實施例並非以此為限。舉例來說，濕式蝕刻製程可以使用例如氫氟酸(hydrofluoric acid, HF)、氫氧化銨(ammonium hydroxide, NH ₄OH)或任何合適的蝕刻劑。

在一些實施例中，在溝槽中沉積絕緣材料以形成隔離結構110。在一些實施例中，絕緣材料的沉積可包含金屬有機化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，絕緣材料可包含例如氧化矽之氧化物、例如氮化矽之氮化物、類似的材料或前述之組合，但本揭露實施例並非以此為限。

如第1圖所示，可在阻障層108上方設置化合物半導體層112，以空乏閘極下方的二維電子氣，達成半導體裝置的常關(normally-off)狀態。在一些實施例中，可透過沉積製程在阻障層108上方形成化合物半導體層112的材料。舉例來說，沉積製程包含化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，化合物半導體層112的材料包含n型或p型摻雜的氮化鎵，並且可以使用摻質進行摻雜。

在一些實施例中，可進行圖案化製程以根據預定設置閘極的位置調整化合物半導體層112的位置。在一些實施例中，圖案化製程包含在沉積的材料層上形成遮罩層(未繪示)，接著蝕刻沉積的材料層未被遮罩層覆蓋的部分，並且形成化合物半導體層112。遮罩層的材料、形成方式以及蝕刻製程的範例如前所述，故不再贅述。

如第1圖所示，可在阻障層108、隔離結構110和化合物半導體層112上順應性地(conformally)形成介電層114。在一些實施例中，介電層114可包含任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、氧化鋁、氮化鋁、類似的材料或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，介電層114可透過沉積製程所形成，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、類似的沉積製程或前述之組合，但本揭露實施例並非以此為限。

如第1圖所示，在介電層114上形成介電層116。在一些實施例中，介電層116的材料和形成方式可以選用如前所述介電層114的材料和形成方式，但本揭露實施例並非以此為限。

接著，在一些實施例中，對介電層114和116進行圖案化製程，以將介電層114和116蝕刻出開口。圖案化製程的範例如前所述，故不再贅述。接著，在一些實施例中，在介電層116上和開口中形成閘極電極118。在一些實施例中，閘極電極118的材料可包含導電材料，例如金屬、金屬矽化物、類似的材料或前述之組合，但本揭露實施例並非以此為限。舉例來說，金屬可為金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、類似的材料、前述之合金或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，閘極電極118可透過物理氣相沉積、化學氣相沉積、原子層沉積、蒸鍍(evaporation)、濺鍍(sputtering)、類似的製程或前述之組合所形成，但本揭露實施例並非以此為限。

接著，在一些實施例中，對閘極電極118進行圖案化製程。圖案化製程的範例如前所述，故不再贅述。根據一些實施例，如第1圖所示，閘極電極118設置於半導體層101上，且在圖案化製程之後，閘極電極118可具有第一側壁118a與第二側壁118b，第一側壁118a與第二側壁118b分別位於閘極電極118的第一側118-1與第二側118-2。

如第2圖所示，在半導體層101與閘極電極118上形成介電層120。更詳細而言，在介電層116和閘極電極118上形成介電層120。在一些實施例中，介電層120可以包含任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、氧化鋁、氮化鋁、類似的材料或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，介電層120可透過沉積製程所形成，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、類似的沉積製程或前述之組合，但本揭露實施例並非以此為限。在本實施例中，可不對介電層120進行平坦化製程，使介電層120可順應性地形成於閘極電極118上。

接著，在一些實施例中，對介電層120進行圖案化製程以分別在閘極電極118的第一側118-1和第二側118-2形成通孔120a和通孔120b。圖案化製程的範例如前所述，故不再贅述。

如第3圖所示，在半導體層101與介電層120上順應性地形成源極場板122與導電層124。在一些實施例中，可透過沉積製程形成導電材料層，並蝕刻此導電材料層以同時形成源極場板122與導電層124，但本揭露並非以此為限。在一些實施例中，源極場板122與導電層124也可透過不同的製程個別形成。導電材料、沉積製程和蝕刻製程的範例如前所述，故不再贅述。在一些實施例中，源極場板122與導電層124彼此分離，可降低源極場板122與導電層124之間短路的風險。在本實施例中，可不對源極場板122與導電層124進行平坦化製程，使源極場板122與導電層124可順應性地形成於半導體層101與介電層120上。

在一些實施例中，源極場板122形成於通孔120a中，導電層124形成於通孔120b中，且源極場板122自閘極電極118的第一側118-1延伸至第二側118-2。如第3圖所示，部分源極場板122與閘極電極118的第二側壁118b對應設置。換言之，部分源極場板122沿著第二側壁118b的法線方向118N堆疊於閘極電極118的第二側壁118b上。

更詳細地說，源極場板122可具有第一本體部122a與第一延伸部122b，第一本體部122a設置於閘極電極118的第一側118-1，第一延伸部122b設置於介電層120上並連接於第一本體部122a，第一延伸部122b自閘極電極118的頂部延伸至閘極電極118的第二側118-2，且部分第一延伸部122b與閘極電極118的第二側壁118b對應設置。換言之，部分第一延伸部122b沿著第二側壁118b的法線方向118N堆疊於閘極電極118的第二側壁118b上。

如第3圖所示，在一些實施例中，源極場板122與閘極電極118之第二側壁118b對應設置的部分的最底面122B(即源極場板122之第一延伸部122b的最底面122B)可低於閘極電極118的最頂面118T；亦即，第一延伸部122b的最底面122B與基底102之頂表面102T的最短距離可小於閘極電極118的最頂面118T與基底102之頂表面102T的最短距離，但本揭露實施例並非以此為限。基於前述的結構設計，當源極場板122的材料為金屬組成，例如包含鋁(Al)、銅(Cu)、鐵(Fe)、鎳鐵合金(NiFe)、鈹銅合金(BeCu)、或前述之組合時，源極場板122可有效屏蔽閘極電極118周圍的電磁場，以減少電磁干擾(EMI)。

接著，在源極場板122、導電層124和介電層120上順應性地形成介電層126。在一些實施例中，介電層126可透過沉積製程所形成，且介電層126的材料和形成方式可以選用如前所述介電層120的材料和形成方式。接著，在一些實施例中，可對介電層126進行圖案化製程以再次形成通孔120a和通孔120b，其分別露出源極場板122和導電層124。圖案化製程的範例如前所述，故不再贅述。在本實施例中，可不對介電層126進行平坦化製程，使介電層126可順應性地形成於源極場板122、導電層124和介電層120上。

如第4圖所示，在介電層126上形成源極電極128和汲極電極130。在一些實施例中，可透過沉積製程在介電層126上形成導電材料層，並對此導電材料層進行圖案化製程以形成源極電極128和汲極電極130。在一些實施例中，源極電極128和汲極電極130分別經由通孔120a和通孔120b與源極場板122和導電層124電性連接。導電材料、沉積製程和圖案化製程的範例如前所述，故不再贅述。在本實施例中，可不對源極電極128和汲極電極130進行平坦化製程，使源極電極128和汲極電極130可順應性地形成於介電層126上。

在一些實施例中，源極電極128自閘極電極118的第一側118-1延伸至第二側118-2。如第4圖所示，部分源極電極128與閘極電極118的第二側壁118b對應設置。換言之，部分源極電極128沿著第二側壁118b的法線方向118N堆疊於閘極電極118的第二側壁118b上。

更詳細地說，源極電極128可具有第二本體部128a與第二延伸部128b，第二本體部128a設置於第一本體部122a上，第二延伸部128b連接於第二本體部128a並自閘極電極118的頂部延伸至閘極電極118的第二側118-2，且部分第二延伸部128b與閘極電極118的第二側壁118b對應設置。換言之，部分第二延伸部128b沿著第二側壁118b的法線方向118N堆疊於閘極電極118的第二側壁118b上。

如第4圖所示，在一些實施例中，源極電極128與閘極電極118之第二側壁118b對應設置的部分的最底面128B(即源極電極128之第二延伸部128b的最底面128B)可低於源極場板122的最頂面122T；亦即，第二延伸部128b的最底面128B與基底102之頂表面102T的最短距離可小於源極場板122的最頂面122T與基底102之頂表面102T的最短距離，但本揭露實施例並非以此為限。基於前述的結構設計，當源極電極128的材料為金屬組成，例如包含鋁(Al)、銅(Cu)、鐵(Fe)、鎳鐵合金(NiFe)、鈹銅合金(BeCu)、或前述之組合時，源極電極128可有效屏蔽閘極電極118周圍的電磁場，以減少電磁干擾(EMI)。

如第4圖所示，在一些實施例中，源極電極128與閘極電極118之第二側壁118b對應設置的部分的最底面128B(即源極電極128之第二延伸部128b的最底面128B)可低於閘極電極118的最頂面118T；亦即，第二延伸部128b的最底面128B與基底102之頂表面102T的最短距離可小於閘極電極118的最頂面118T與基底102之頂表面102T的最短距離，但本揭露實施例並非以此為限。基於前述的結構設計，當源極電極128的材料為金屬組成，例如包含鋁(Al)、銅(Cu)、鐵(Fe)、鎳鐵合金(NiFe)、鈹銅合金(BeCu)、或前述之組合時，源極電極128可有效屏蔽閘極電極118周圍的電磁場，以減少電磁干擾(EMI)。

接著，在源極電極128、汲極電極130和介電層126上順應性地形成介電層132。在一些實施例中，介電層132可透過沉積製程所形成，且介電層132的材料和形成方式可以選用如前所述介電層120或介電層126的材料和形成方式。接著，在一些實施例中，可對介電層132進行圖案化製程以露出源極電極128和汲極電極130。圖案化製程的範例如前所述，故不再贅述。在本實施例中，可不對介電層132進行平坦化製程，使介電層132可順應性地形成於源極電極128、汲極電極130和介電層126上。

如第5圖所示，在介電層132上形成源極接觸件134和汲極接觸件136，以形成半導體裝置100。在一些實施例中，可透過沉積製程在介電層132上形成導電材料層，並對此導電材料層進行圖案化製程以形成源極接觸件134和汲極接觸件136。在一些實施例中，源極接觸件134和汲極接觸件136分別與源極電極128和汲極電極130電性連接。導電材料、沉積製程和圖案化製程的範例如前所述，故不再贅述。為了簡化的目的，可以將源極場板122、源極電極128和源極接觸件134統稱為源極結構141，並且可以將導電層124、汲極電極130和汲極接觸件136統稱為汲極結構143。

在一些實施例中，汲極結構143設置於閘極電極118的第二側118-2(未標示於第5圖中)。在一些實施例中，導電層124設置於介電層120與半導體層101上，汲極電極130設置於導電層124上並電性連接於導電層124，汲極接觸件136設置於汲極電極130上並電性連接於汲極電極130，但本揭露實施例並非以此為限。

在一些實施例中，源極接觸件134自閘極電極118的第一側118-1延伸至第二側118-2。如第5圖所示，部分源極接觸件134與閘極電極118的第二側壁118b對應設置。換言之，部分源極接觸件134沿著第二側壁118b的法線方向(未標示於第5圖中)堆疊於閘極電極118的第二側壁118b上。

更詳細地說，源極接觸件134可具有第三本體部134a與第三延伸部134b，第三本體部134a設置於第二本體部128a上，第三延伸部134b連接於第三本體部134a並自閘極電極118的頂部延伸至閘極電極118的第二側118-2，且部分第三延伸部134b與閘極電極118的第二側壁118b對應設置。換言之，部分第三延伸部134b沿著第二側壁118b的法線方向堆疊於閘極電極118的第二側壁118b上。

如第5圖所示，在一些實施例中，源極接觸件134與閘極電極118之第二側壁118b對應設置的部分的最底面134B(即源極接觸件134之第三延伸部134b的最底面134B)可低於源極電極128的最頂面128T；亦即，第三延伸部134b的最底面134B與基底102之頂表面102T的最短距離可小於源極電極128的最頂面128T與基底102之頂表面102T的最短距離，但本揭露實施例並非以此為限。基於前述的結構設計，當源極接觸件134的材料為金屬組成，例如包含鋁(Al)、銅(Cu)、鐵(Fe)、鎳鐵合金(NiFe)、鈹銅合金(BeCu)、或前述之組合時，源極接觸件134可有效屏蔽閘極電極118周圍的電磁場，以減少電磁干擾(EMI)。

如第5圖所示，在一些實施例中，源極接觸件134與閘極電極118之第二側壁118b對應設置的部分的最底面134B(即源極接觸件134之第三延伸部134b的最底面134B)可低於源極場板122的最頂面122T；亦即，第三延伸部134b的最底面134B與基底102之頂表面102T的最短距離可小於源極場板122的最頂面122T與基底102之頂表面102T的最短距離，但本揭露實施例並非以此為限。基於前述的結構設計，當源極接觸件134的材料為金屬組成，例如包含鋁(Al)、銅(Cu)、鐵(Fe)、鎳鐵合金(NiFe)、鈹銅合金(BeCu)、或前述之組合時，源極接觸件134可有效屏蔽閘極電極118周圍的電磁場，以減少電磁干擾(EMI)。

在一些實施例中，源極接觸件134與閘極電極118之第二側壁118b對應設置的部分的最底面134B(即源極接觸件134之第三延伸部134b的最底面134B)可低於閘極電極118的最頂面118T；亦即，第三延伸部134b的最底面134B與基底102之頂表面102T的最短距離可小於閘極電極118的最頂面118T與基底102之頂表面102T的最短距離，但本揭露實施例並非以此為限。基於前述的結構設計，當源極接觸件134的材料為金屬組成，例如包含鋁(Al)、銅(Cu)、鐵(Fe)、鎳鐵合金(NiFe)、鈹銅合金(BeCu)、或前述之組合時，源極接觸件134可有效屏蔽閘極電極118周圍的電磁場，以減少電磁干擾(EMI)。

接著，在一些實施例中，在源極接觸件134和汲極接觸件136上形成保護層138，保護層138可例如用以阻擋水氣。在一些實施例中，保護層138可包含任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、氧化鋁、氮化鋁、類似的材料或前述之組合，但本揭露實施例並非以此為限。在一些實施例中，保護層138可透過沉積製程所形成，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、類似的沉積製程或前述之組合，但本揭露實施例並非以此為限。接著，在一些實施例中，對保護層138進行圖案化製程以形成開口138a和開口138b，開口138a和開口138b可分別露出源極接觸件134和汲極接觸件136。

應注意的是，在一些實施例中，半導體裝置100可不包含源極接觸件134、汲極接觸件136及保護層138，可視實際需求而定。

依據本揭露之實施例，在關閉狀態(off state)時，半導體裝置100(例如，高電子遷移率電晶體)可能會產生漏電流，而漏電流在流經界面時可能會被界面捕捉(trap)。由於源極場板122自閘極電極118的第一側118-1延伸至第二側118-2且部分源極場板122與閘極電極118的第二側壁118b對應設置，當半導體裝置100於關閉狀態時可對閘極電極118施加0V或小於0V的電壓，例如施加與開啟狀態(on state)時相反的電壓(例如：-3V~-20V)，使電場產生位移(例如，朝向汲極結構143產生位移)，但本揭露實施例並非以此為限。舉例來說，當半導體裝置100於開啟狀態時對閘極電極118施加+6V的電壓，則於關閉狀態時可對閘極電極118施加-6V的電壓。因此，被界面捕捉(trap)而累積的電荷可能透過源極場板122或汲極結構143而導出，有效改善電荷捕捉的問題，改善半導體裝置100的效能。

類似地，由於源極電極128(或源極接觸件134)自閘極電極118的第一側118-1延伸至第二側118-2且部分源極電極128(或部分源極接觸件134)與閘極電極118的第二側壁118b對應設置，當半導體裝置100於關閉狀態時可對閘極電極118施加0V或小於0V的電壓，例如對閘極電極118施加與開啟狀態時相反的電壓，使電場產生位移(例如，朝向汲極結構143產生位移)。因此，被界面捕捉而累積的電荷可能透過源極電極128(或源極接觸件134)或汲極結構143而導出，有效改善電荷捕捉的問題，改善半導體裝置100的效能。

再者，根據本揭露實施例，如第3圖至第5圖所示，源極場板122、源極電極128或源極接觸件134可自閘極電極118的第一側118-1延伸至第二側118-2，且部分源極場板122、部分源極電極128或部分源極接觸件134可與閘極電極118的第二側壁118b對應設置，能有效屏蔽電場對閘極電極118所造成的影響，即可有效減少電磁干擾(EMI)。

綜合上述，在本揭露實施例之半導體裝置中，源極場板、源極電極或源極接觸件可分別具有延伸部，此些延伸部可延伸於閘極電極與汲極結構之間，可有效屏蔽電場減少電磁干擾(EMI)，並改善電荷捕捉的問題，進而改善半導體裝置的效能。

前述內文概述了許多實施例的特徵部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露實施例的發明精神與範圍。在不背離本揭露實施例的發明精神與範圍之前提下，可對本揭露實施例進行各種改變、置換或修改，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本揭露已以數個較佳實施例揭露如上，然其並非用以限定本揭露，且並非所有優點都已於此詳加說明。

本揭露之每一請求項可為個別的實施例，且本揭露之範圍包括本揭露之每一請求項及每一實施例彼此之結合。

100~半導體裝置 101~半導體層 102~基底 102T~頂表面 104~緩衝層 106~通道層 108~阻障層 110~隔離結構 112~化合物半導體層 114~介電層 116~介電層 118~閘極電極 118a~第一側壁 118b~第二側壁 118-1~第一側 118-2~第二側 118N~法線方向 118T~最頂面 120~介電層 120a~通孔 120b~通孔 122~源極場板 122a~第一本體部 122b~第一延伸部 122B~最底面 122T~最頂面 124~導電層 126~介電層 128~源極電極 128a~第二本體部 128b~第二延伸部 128B~最底面 128T~最頂面 130~汲極電極 132~介電層 134~源極接觸件 134a~第三本體部 134b~第三延伸部 134B~最底面 136~汲極接觸件 138~保護層 138a、138b~開口 141~源極結構 143~汲極結構

以下將配合所附圖式詳述本揭露實施例。應注意的是，各種特徵部件並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本揭露實施例的技術特徵。 第1圖至第5圖是根據一些實施例繪示在製造半導體裝置的各個階段之剖面示意圖。

： 100~半導體裝置 101~半導體層 102~基底 102T~頂表面 104~緩衝層 106~通道層 108~阻障層 110~隔離結構 112~化合物半導體層 114~介電層 116~介電層 118~閘極電極 118a~第一側壁 118b~第二側壁 118T~最頂面 120~介電層 122~源極場板 122B~最底面 122T~最頂面 124~導電層 126~介電層 128~源極電極 128B~最底面 128T~最頂面 130~汲極電極 132~介電層 134~源極接觸件 134a~第三本體部 134b~第三延伸部 134B~最底面 136~汲極接觸件 138~保護層 138a、138b~開口 141~源極結構 143~汲極結構

Claims (18)

1. 一種半導體裝置，包括：一半導體層；一閘極電極，設置於該半導體層上，且該閘極電極具有一第一側壁與一第二側壁，該第一側壁與該第二側壁分別位於該閘極電極的一第一側與一第二側；一第一介電層，設置於該半導體層與該閘極電極上；一源極場板，設置於該半導體層與該第一介電層上，該源極場板自該閘極電極的該第一側延伸至該第二側，且部分該源極場板與該第二側壁對應設置；一第二介電層，設置於該源極場板上；一源極電極，設置於該第二介電層上且與該源極場板電性連接，其中該源極電極與該第二側壁對應設置的部分的最底面低於該閘極電極的最頂面；一第三介電層，設置於該源極電極上；以及一汲極結構，設置於該閘極電極的該第二側。
2. 如申請專利範圍第1項所述之半導體裝置，其中該源極場板與該第二側壁對應設置的部分的最底面低於該閘極電極的最頂面。
3. 如申請專利範圍第1項所述之半導體裝置，其中該源極電極自該閘極電極的該第一側延伸至該第二側，且部分該源極電極與該第二側壁對應設置。
4. 如申請專利範圍第3項所述之半導體裝置，其中該源 極電極與該第二側壁對應設置的部分的最底面低於該源極場板的最頂面。
5. 如申請專利範圍第1項所述之半導體裝置，更包括：一源極接觸件，設置於該第三介電層上且與該源極電極電性連接。
6. 如申請專利範圍第5項所述之半導體裝置，其中該源極接觸件自該閘極電極的該第一側延伸至該第二側，且部分該源極接觸件與該第二側壁對應設置。
7. 如申請專利範圍第6項所述之半導體裝置，其中該源極接觸件與該第二側壁對應設置的部分的最底面低於該源極電極的最頂面。
8. 如申請專利範圍第5項所述之半導體裝置，其中該源極場板、該源極電極、該源極接觸件的材料包含鋁、銅、鐵、鎳鐵合金、鈹銅合金或前述之組合。
9. 一種半導體裝置，包括：一半導體層；一閘極電極，設置於該半導體層上，且該閘極電極具有一第一側壁與一第二側壁，該第一側壁與該第二側壁分別位於該閘極電極的一第一側與一第二側；一第一介電層，設置於該半導體層與該閘極電極上；一源極場板，具有一第一本體部與一第一延伸部，該第一本體部設置於該閘極電極的該第一側，該第一延伸部設置於該第一介電層上並連接於該第一本體部，該第一延伸部自該閘極電極的頂部延伸至該第二側，且部分該第一延伸部與該第二側壁對應設置； 一第二介電層，設置於該源極場板上；一源極電極，設置於該第二介電層上且與該源極場板電性連接，其中該源極電極具有一第二本體部與一第二延伸部，該第二延伸部的最底面低於該閘極電極的最頂面；一第三介電層，設置於該源極電極上；以及一汲極結構，設置於該閘極電極的該第二側。
10. 如申請專利範圍第9項所述之半導體裝置，其中該第一延伸部的最底面低於該閘極電極的最頂面。
11. 如申請專利範圍第9項所述之半導體裝置，該第二本體部設置於該第一本體部上，該第二延伸部連接於該第二本體部並自該閘極電極的頂部延伸至該第二側，且部分該第二延伸部與該第二側壁對應設置。
12. 如申請專利範圍第11項所述之半導體裝置，其中該第二延伸部的最底面低於該第一延伸部的最頂面。
13. 如申請專利範圍第11項所述之半導體裝置，更包括：一源極接觸件，設置於該第三介電層上且與該源極電極電性連接。
14. 如申請專利範圍第13項所述之半導體裝置，其中該源極接觸件具有一第三本體部與一第三延伸部，該第三本體部設置於該第二本體部上，該第三延伸部連接於該第三本體部並自該閘極電極的頂部延伸至該第二側，且部分該第三延伸部與該第二側壁對應設置。
15. 如申請專利範圍第14項所述之半導體裝置，其中該第三延伸部的最底面低於該第二延伸部的最頂面。
16. 如申請專利範圍第13項所述之半導體裝置，其中該源極場板、該源極電極、該源極接觸件的材料包含鋁、銅、鐵、鎳鐵合金、鈹銅合金或前述之組合。
17. 一種如申請專利範圍第1~16項中任一項所述之半導體裝置的操作方法，包括：當該半導體裝置於關閉狀態時，對該閘極電極施加0V或小於0V的電壓。
18. 如申請專利範圍第17項所述之半導體裝置的操作方法，其中當該半導體裝置於關閉狀態時，對該閘極電極施加與該半導體裝置於開啟狀態時相反的電壓。

Images