TW201926701A

TW201926701A - 橫向擴散金屬氧化物半導體場效電晶體

Info

Publication number: TW201926701A
Application number: TW106140264A
Authority: TW
Inventors: 林文新; 胡鈺豪; 林鑫成; 吳政璁
Original assignee: 世界先進積體電路股份有限公司
Priority date: 2017-11-21
Filing date: 2017-11-21
Publication date: 2019-07-01
Also published as: TWI667791B

Abstract

本發明實施例提供一種橫向擴散金屬氧化物半導體場效電晶體包括：本體區，位於基板中，具有第一導電類型；飄移區，位於基板中，具有與第一導電類型相反之第二導電類型；源極區，位於本體區中，具有第二導電類型；汲極區，位於飄移區中，具有第二導電類型；隔離區，位於源極區與汲極區之間的飄移區中；閘極，位於本體區與飄移區之上；源極場板，電性連接源極區；汲極場板，電性連接汲極區；及第一閘極板，電性連接閘極，其中第一閘極板對應設置於閘極之上方，且第一閘極板與閘極在上視圖中之形狀大抵相同。

Description

橫向擴散金屬氧化物半導體場效電晶體

本發明實施例係有關於一種半導體技術，特別是有關於一種橫向擴散金屬氧化物半導體場效電晶體。

高壓半導體元件適用於高電壓與高功率的積體電路領域。傳統高壓半導體元件包括橫向擴散金氧半場效電晶體(lateral diffused metal oxide semiconductor，LDMOS)。高壓半導體元件的優點在於易相容於其他製程，符合成本效益，因此廣泛應用於電源供應器、電力管理、顯示器驅動IC元件、通訊、車用電子、工業控制等領域中。

傳統上，在多晶矽上形成金屬矽化層(poly silicide)以降低閘極的阻值，此方式可滿足一般高壓半導體元件電路應用。然而，當高壓半導體元件作為開關(switch)時，操作頻率快，且需要大的電流，因此必須增加元件的閘極寬度。如此一來，容易造成閘極電阻上升、元件導通不均勻的問題。若閘極電阻過大，可能導致開關之關閉時間太長，產生切換耗損(switching loss)。

若使用多個閘極接點，有助於降低閘極電阻，並使元件導通較均勻。然而，多個閘極接點需要額外的金屬繞線(metal routing)面積，會增加高壓半導體元件的尺寸。此外，亦僅能於元件周圍提供額外的閘極接點，而無法於元件內部提供額外的閘極接點，元件導通均勻效果因此受限。

綜上所述，雖然現有的橫向擴散金屬氧化物半導體場效電晶體大致符合需求，但並非各方面皆令人滿意，特別是橫向擴散金屬氧化物半導體場效電晶體之閘極電阻仍需進一步改善。

本發明實施例提供一種橫向擴散金屬氧化物半導體場效電晶體，包括：本體區，位於基板中，本體區具有第一導電類型；飄移區，位於基板中，飄移區具有與第一導電類型相反之第二導電類型；源極區，位於本體區中，源極區具有第二導電類型；汲極區，位於飄移區中，汲極區具有第二導電類型；隔離區，位於源極區與汲極區之間的飄移區中；閘極，位於本體區與飄移區之上；源極場板，電性連接源極區；汲極場板，電性連接汲極區；及第一閘極板，電性連接閘極，其中第一閘極板對應設置於閘極之上方，且第一閘極板與閘極在上視圖中之形狀大抵相同。

為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉數個實施例，並配合所附圖式，作詳細說明如下。

100、200、300‧‧‧高電洞移動率電晶體

102‧‧‧基板

104‧‧‧本體區

106‧‧‧飄移區

108‧‧‧源極區

110‧‧‧汲極區

112‧‧‧基極區

114‧‧‧隔離區

116‧‧‧閘極

118、318‧‧‧源極場板

120、320‧‧‧汲極場板

122、222‧‧‧接點

124、224‧‧‧第一閘極板

126‧‧‧層間介電層

322‧‧‧導孔

324‧‧‧第二閘極板

326‧‧‧金屬間介電層

Lg‧‧‧閘極長度

Lm‧‧‧閘極板長度

Wg‧‧‧閘極寬度

AA’‧‧‧線段

Rm1、Rm2‧‧‧閘極板電阻

Rg‧‧‧閘極電阻

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。

第1圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之剖面示意圖。

第2A圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之上視圖。

第2B圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之局部上視圖。

第3圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之電路圖。

第4圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之上視圖。

第5圖係根據另一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之剖面示意圖。

第6圖係根據另一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之電路圖。

以下公開許多不同的實施方法或是例子來實行本發明實施例之不同特徵，以下描述具體的元件及其排列的實施例以闡述本發明實施例。當然這些實施例僅用以例示，且不該以此限定本發明實施例的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本發明實施例，不代表所討論的不同實施例及/或結構之間有特定的關係。

此外，其中可能用到與空間相關用詞，例如「在...下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

本發明實施例提供一種橫向擴散金屬氧化物半導體(lateral diffused metal oxide semiconductor，LDMOS)場效電晶體，分割源極場板以形成閘極板，使其與閘極在上視圖中形狀大抵相同，並與閘極電性連接。此時閘極與閘極板並聯，可降低閘極電阻，使元件均勻導通，並且不需增加額外的金屬層面積。

根據一些實施例，第1圖繪示出本發明一些實施例之橫向擴散金屬氧化物半導體場效電晶體之剖面圖。如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100包括一基板102。此基板102可為半導體基板，其可包括元素半導體，例如矽(Si)、鍺(Ge)等；化合物半導體，例如氮化鎵(GaN)、碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)等；合金半導體，例如矽鍺合金(SiGe)、磷砷鎵合金(GaAsP)、砷鋁銦合金(AlInAs)、砷鋁鎵合金(AlGaAs)、砷銦鎵合金(GaInAs)、磷銦鎵合金(GaInP)、磷砷銦鎵合金(GaInAsP)、或上述材料之組合。此外，基板102也可以是絕緣層上覆半導體(semiconductor on insulator)。在一些實施例中，基板102具有第一導電類型。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100包括本體區104及飄移區106，設置於鄰近基板102的上表面。在一些實施例中，本體區104及飄移區106透過圖案化罩幕對基板102進行離子佈植所形成。在一些實施例中，本體區104具有第一導電類型，而飄移區106具有與第一導電類型相反的第二導電類型。舉例來說，當第一導電類型為P型時，第二導電類型為N型。在其他實施例中，當第一導電類型為N型時，第二導電類型為P型。在一些實施例中，P型摻質可包括硼、鎵、鋁、銦、三氟化硼離子(BF₃ ⁺)、或前述之組合，N型摻質可包括磷、砷、氮、銻、或前述之組合。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100更包括源極區108、汲極區110、及基極區112。源極區108與基極區112設置於鄰近基板102上表面的本體區104中，且源極區108鄰接(adjoin)基極區112。汲極區110設置於鄰近基板102上表面的飄移區106中。在一些實施例中，源極區108、汲極區110、及基極區112透過圖案化罩幕對基板102進行離子佈植所形成。在一些實施例中，基極區112具有第一導電類型，其摻雜濃度高於本體區104之第一導電類型摻雜濃度，而源極區108及汲極區110均具有第二導電類型，其摻雜濃度均高於飄移區106之第二導電類型摻雜濃度。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100更包括形成於基板102上的複數個隔離區114，其中至少一個隔離區114位於源極區108與汲極區110之間的飄移區106上。在一些實施例中，隔離區114可為場氧化物(field oxide)。在一些實施例中，隔離區114可為局部矽氧化層(local oxidation of silicon，LOCOS)。在另一些實施例中，隔離區114可為淺溝槽隔離(shallow trench isolation，STI)結構。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100更包括閘極116，位於本體區104及飄移區106上，且延伸覆蓋一部分隔離區114。在一些實施例中，閘極116可包括閘極介電層，及位於閘極介電層上方的閘極電極層(未繪示)。閘極介電層可包括氧化矽(silicon oxide)、氮化矽(silicon nitride)、或氮氧化矽(silicon oxynitride)，閘極介電層可使用合適的氧化製程(例如乾氧化製程或濕氧化製程)、沉積製程(例如化學氣相沉積(chemical vapor deposition)製程)、其他合適的製程、或上述之組合成長。在一些實施例中，閘極介電層可使用熱氧化製程，在含氧或含氮(例如含NO或N₂O)的環境下熱成長，在形成閘極電極層前形成閘極介電層。

在一些實施例中，在閘極介電層上形成閘極電極層。閘極電極層可包括多晶矽、金屬(例如鎢、鈦、鋁、銅、鉬、鎳、鉑、其相似物、或以上之組合)、金屬合金、金屬氮化物(例如氮化鎢、氮化鉬、氮化鈦、氮化鉭、其相似物、或以上之組合)、金屬矽化物(例如矽化鎢、矽化鈦、矽化鈷、矽化鎳、矽化鉑、矽化鉺、其相似物、或以上之組合)、金屬氧化物(氧化釕、氧化銦錫、其相似物、或以上之組合)、其他適用的材料、或上述之組合。閘極電極層可使用化學氣相沉積製程(chemical vapor deposition，CVD)(例如低壓氣相沉積製程(low pressure chemical vapor deposition，LPCVD)或電漿輔助化學氣相沉積製程(plasma enhanced chemical vapor deposition，PECVD))、物理氣相沉積製程(physical vapor deposition，PVD)(例如電阻加熱蒸鍍法、電子束蒸鍍法、或濺鍍法)、電鍍法、原子層沉積製程(atomic layer deposition，ALD)、其他合適的製程、或上述之組合於基板102上形成電極材料，再以微影與蝕刻製程將之圖案化形成閘極電極。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100更包括覆蓋於基板102上的層間介電層(interlayer dielectric，ILD)126。層間介電層126可包括一或多種單層或多層介電材料，例如氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(tetraethoxysilane，TEOS)、磷矽玻璃(phosphosilicate glass，PSG)、硼磷矽酸鹽玻璃borophosphosilicate glass，BPSG)、低介電常數介電材料、及/或其他適用的介電材料。低介電常數介電材料可包括但不限於氟化石英玻璃(fluorinated silica glass，FSG)、氫倍半矽氧烷 (hydrogen silsesquioxane，HSQ)、摻雜碳的氧化矽、非晶質氟化碳(fluorinated carbon)、聚對二甲苯(parylene)、苯並環丁烯(bis-benzocyclobutenes，BCB)、或聚醯亞胺(polyimide)。層間介電層126可使用化學氣相沉積(chemical vapor deposition，CVD)(例如高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition，HDPCVD)、大氣壓化學氣相沉積(atmospheric pressure chemical vapor deposition，APCVD)、低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)、或電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD))、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、旋轉塗佈(spin-on coating)、其他適合技術、或上述之組合形成。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100更包括內連結構。內連結構包括設置於層間介電層126上的源極場板118、汲極場板120、及穿過層間介電層126的接點122。在一些實施例中，源極場板118透過接點122與源極區108及基極區112電性連接，汲極場板120透過接點122與汲極區110電性連接。

在一些實施例中，可使用微影製程(例如覆蓋光阻、軟烤(soft baking)、曝光、曝光後烘烤、顯影、其他合適的技術、或上述之組合)及蝕刻製程(例如濕蝕刻製程、乾蝕刻製程、其他合適的技術、或上述之組合)、其他合適的技術、或上述之組合在層間介電層126中形成開口(圖未示)。接著，在開口中填充導電材料，以形成接點122。在一些實施例中，接點122之導電材料包括金屬材料(例如鎢、鋁、或銅)、金屬合金、多晶矽、其他合適的材料、或上述之組合。接點122可使用物理氣相沉積製程(physical vapor deposition，PVD)(例如蒸鍍法或濺鍍法)、電鍍法、原子層沉積製程(atomic layer deposition，ALD)、其他合適的製程、或上述之組合沉積導電材料，並選擇性地進行化學機械研磨(chemical mechanical polishing，CMP)或回蝕以去除多餘的導電材料形成接點122。

在一些實施例中，填充接點122的導電材料之前，可於開口的側壁及底部形成阻障層(barrier layer)(圖未示)，以防止接點122的導電材料擴散至層間介電層126。阻障層的材料可為氮化鈦(TiN)、鈦(Ti)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)、其他合適的材料、或上述之組合。阻障層可使用物理氣相沉積製程(例如蒸鍍法或濺鍍法)、原子層沉積製程、電鍍法、其他合適的製程、或上述之組合沉積阻障層材料。

在一些實施例中，源極場板118及汲極場板120形成於層間介電層126之上。在一些實施例中，源極場板118及汲極場板120可包括Cu、W、Ag、Ag、Sn、Ni、Co、Cr、Ti、Pb、Au、Bi、Sb、Zn、Zr、Mg、In、Te、Ga、其他合適的金屬材料、上述的合金、或上述之組合。在一些實施例中，源極場板118及汲極場板120可包括TiN/AlCu/TiN的堆疊結構。在一些實施例中，在層間介電層126上以物理氣相沉積製程(例如蒸鍍法或濺鍍法)、電鍍法、原子層沉積製程、其他適合的製程、或上述之組合形成毯覆(blanket)金屬層(未繪示)。接著，以圖案化製程圖案化毯覆金屬層以形成第一金屬層。在一些實施例中，圖案化製程包括微影製程(例如覆蓋光阻、軟烤(soft baking)、曝光、曝光後烘烤、顯影、其他合適的技術、或上述之組合)、蝕刻製程(例如濕蝕刻製程、乾蝕刻製程、其他合適的技術、或上述之組合)、其他合適的技術、或上述之組合。

在一些實施例中，接點122與源極場板118及汲極場板120可分開形成，在另一些實施例中，接點122與源極場板118及汲極場板120可使用雙鑲嵌(dual damascene)製程一起形成。

根據一些實施例，如第1圖所繪示，橫向擴散金屬氧化物半導體場效電晶體100更包括第一閘極板124，經由接點122與閘極116電性連接。在一些實施例中，第一閘極板124與源極場板118位於同一階金屬化(metallization)層中，例如第一金屬層中。在一些實施例中，第一閘極板124由分割源極場板118而形成。由於第一閘極板124與源極場板118位於同一階金屬化層，可於相同沉積及圖案化製程步驟中同時形成第一閘極板124與源極場板118，以節省製程時間及成本。

第2A圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體100之上視圖。第1圖即為第2A圖中線段AA’的剖面圖。為清楚表示，在第2A圖中繪示出位於源極場板118及第一閘極板124之下的接點122。如第2A圖所示，閘極長度Lg係指閘極116沿線段AA’方向之長度，第一閘極板124之長度Lm係指第一閘極板124沿線段AA’方向之長度。

第2B圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體之局部上視圖。為清楚表示，於第2B圖中僅繪示出閘極116。如第2A圖及第2B圖所示，閘極寬度Wg係指閘極116沿垂直於線段AA’方向繞線之總長度。

根據一些實施例，如第2A圖所示，第一閘極板124除了閘極116繞線之轉折處，大抵沿閘極116上方對應設置，因此第一閘極板124與閘極116在上視圖中的形狀大抵相同。閘極寬度Wg的大小影響閘極電阻的大小，寬度Wg越大，閘極電阻越大。由於第一閘極板124與閘極116兩者等電位，第一閘極板124與閘極116沿閘極116寬度Wg方向以並聯方式電性連接。

第3圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體100之電路圖。如第3圖所示，Rm1為第一閘極板124之電阻，Rg為閘極116之電阻，兩者以並聯方式電性連接。

如第1圖所示的實施例中，相較於閘極116單獨存在之情形，藉由並聯第一閘極板124，可進一步降低閘極電阻，且由第一閘極板124與閘極116當中較小的電阻為主要影響閘極電阻的因素。由於第一閘極板124係沿閘極116設置，不會增加額外的金屬繞線面積便可達到降低閘極電阻的效果，此外，亦可使元件沿閘極寬度Wg方向均勻導通。

如第2A圖所示，在一些實施例中，第一閘極板124之長度Lm小於閘極116之長度Lg，在另一些實施例中，第一閘極板124之長度Lm大於或等於閘極116之長度Lg。第一閘極板124之長度Lm與閘極116之長度Lg的長短影響第一閘極板124與閘極116的個別電阻，其長度越長，則電阻越小。可視製程以及所需閘極電阻的大小個別調整第一閘極板124之長度Lm與閘極116之長度Lg，以獲得閘極電阻之最佳條件。

在一些實施例中，橫向擴散金屬氧化物半導體100之操作頻率介於1MHz至100MHz之間。若元件操作頻率太大，則容易發生元件導通不均勻的情形，若元件操作頻率太小，則無法有效提升使用效能。

根據一些實施例，如第2A圖所示，閘極116之寬度Wg介於5000μm至20000μm之間。若閘極116的寬度Wg太小，則無法於高壓製程中產生夠大的電流，若閘極116的寬度Wg太大，則閘極電阻變大，且元件沿閘極116方向導通易不均勻。

根據一些實施例，橫向擴散金屬氧化物半導體100的上視圖形狀可延伸為多指形(multi-finger)，但在其他實施例中，也可為橢圓形、或圓形等幾何形狀。在給定面積中，上視圖形狀若為多指形，可提供更大的閘極長度，以增強電流。可理解的是，橫向擴散金屬氧化物半導體100的上視圖形狀亦可依製程需求，為其他幾何圖形。

如第1圖所示的實施例中，第一閘極板124在上視圖中與閘極116形狀大抵相同。將第一閘極板124電性並聯至閘極116，可在不增加金屬繞線面積的情形下，降低閘極電阻，並使元件均勻導通。

第4圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體200之上視圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例不同之處在於，如第4圖所示，第一閘極板224完全沿閘極216上方對應設置，因此，第一閘極板224與閘極216在上視圖中的形狀完全相同。與第2A圖的實施例相較之下，由於閘極216與第一閘極板224並聯的部分增加，可更進一步降低兩者電性並聯的閘極電阻，並使元件沿閘極寬度Wg方向導通均勻。

如第4圖所示的實施例中，相較於閘極板與閘極大抵相同之情形，第一閘極板224與閘極216在上視圖中的形狀完全相同，將第一閘極板224電性並聯至閘極216，可在不增加金屬繞線面積的情形下，更進一步降低閘極電阻，並使元件均勻導通。

第5圖係根據另一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體300之剖面示意圖。其中與前述實施例相同或相似的製程或元件將沿用相同的元件符號，其詳細內容將不再贅述。與前述實施例不同之處在於，如第5圖所示，橫向擴散金屬氧化物半導體場效電晶體300更包括覆蓋於層間介電層126上的金屬間介電層(inter-metal dielectric，IMD)326、源極場板118上的源極場板318、汲極場板120上的汲極場板320、及設置於第一閘極板124之上的第二閘極板324。用以形成源極場板318、汲極場板320、及第二閘極板324的製程與材料可類似或等同於前述之用以形成源極場板118、汲極場板120、及第一閘極板124，此處不重述。

在一些實施例中，金屬間介電層326的介電材料包括氧化物、旋塗式玻璃(spin-on glass，SOG)、低介電常數介電材料例如氟化石英玻璃(fluorinated silica glass，FSG)及氫倍半矽氧烷(hydrogen silsesquioxane，HSQ)。金屬間介電層326可使用高選擇比製程(high aspect ratio process，HARP)及/或化學氣相沉積製程(chemical vapor deposition，CVD)(例如高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDPCVD)、電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)、低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)、大氣化學氣相沉積(atmospheric pressure chemical vapor deposition，APCVD))在層間介電層126上形成介電材料。接著，可對金屬間介電層326進行化學機械研磨(chemical mechanical polishing，CMP)製程以平坦化金屬間介電層326。

第二閘極板324經由穿過金屬間介電層326之導孔322與第一閘極板124電性連接。在一些實施例中，由於第二閘極板324沿閘極116及第一閘極板124設置，第二閘極板324在上視圖中的形狀與閘極116大抵相同(未繪示)。由於閘極116、第一閘極板124、及第二閘極板324三者等電位，第二閘極板324與閘極116及第一閘極板124沿閘極116寬度Wg方向以並聯方式電性連接。

第6圖係根據一些實施例繪示出橫向擴散金屬氧化物半導體場效電晶體300之電路圖。如第6圖所示，Rm1為第一閘極板124之電阻，Rm2為第二閘極板324之電阻，Rg為閘極116之電阻，三者以並聯方式電性連接。

如第5圖所示的實施例中，相較於閘極116僅並聯第一閘極板124之情形，藉由再並聯在上視圖中與閘極116的形狀大抵相同的第二閘極板324，可在不增加金屬繞線面積的情形下，更進一步降低閘極電阻並使元件均勻導通。

值得注意的是，在第5圖中，閘極116上方設置有兩層閘極板，包括第一閘極板124及第二閘極板324。然而本發明並不以此為限，閘極116上方可設置二層以上之閘極板，視製程需求而定。

綜上所述，本發明實施例提供一種橫向擴散金屬氧化物半導體(lateral diffused metal oxide semiconductor，LDMOS)場效電晶體，分割源極場板以於閘極上方形成一或多層閘極板，使其與閘極在上視圖中形狀大抵相同，並利用接點/導孔使其與閘極電性並聯連接。如此一來，在不需增加額外的金屬繞線面積的情形下，降低閘極電阻，並使元件均勻導通，可縮短開關之關閉時間，減少切換耗損(switching loss)。

上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本發明實施例之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本發明實施例為基礎，設計或修改其他製程及結構，以達到與本發明實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本發明實施例之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本發明實施例的精神及範圍。

Claims

一種橫向擴散金屬氧化物半導體(lateral diffused metal oxide semiconductor，LDMOS)場效電晶體，包括：一本體區(body region)，位於一基板中，該本體區具有一第一導電類型；一飄移區(drift region)，位於該基板中，該飄移區具有與該第一導電類型相反之一第二導電類型；一源極區，位於該本體區中，該源極區具有該第二導電類型；一汲極區，位於該飄移區中，該汲極區具有該第二導電類型；一隔離區，位於該源極區與該汲極區之間的該飄移區中；一閘極，位於該本體區與該飄移區之上；一源極場板(field plate)，電性連接該源極區；一汲極場板，電性連接該汲極區；及一第一閘極板，電性連接該閘極；其中該第一閘極板對應設置於該閘極之上方，且該第一閘極板與該閘極在上視圖中之一形狀大抵相同。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，更包括：一基極區，位於該本體區中且鄰近該源極區，該基極區具有該第一導電類型；其中該基極區電性連接該源極場板。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該第一閘極板與該閘極以並聯電性連接。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該第一閘極板與該閘極在上視圖中形狀完全相同。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該源極場板與該第一閘極板由相同一金屬層圖案化而成。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該第一閘極板之長度小於該閘極之長度。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該第一閘極板之長度大於或等於該閘極之長度。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該形狀為多指形(multi-finger)、橢圓形、或圓形。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該閘極之寬度介於5000μm至20000μm之間。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該橫向擴散金屬氧化物半導體之一操作頻率介於1MHz至100MHz之間。
如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體場效電晶體，更包括：一第二閘極板，電性連接該第一閘極板；其中該第二閘極板位於該第一閘極板上方的一金屬層中。
如申請專利範圍第11項所述之橫向擴散金屬氧化物半導體場效電晶體，其中該第二閘極板對應設置於該閘極之上方，且該第二閘極板與該閘極在上視圖中之一形狀大抵相同。