CN110797406A - 横向扩散金属氧化物半导体器件及其制造方法 - Google Patents

横向扩散金属氧化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN110797406A
CN110797406A CN201810862395.4A CN201810862395A CN110797406A CN 110797406 A CN110797406 A CN 110797406A CN 201810862395 A CN201810862395 A CN 201810862395A CN 110797406 A CN110797406 A CN 110797406A
Authority
CN
China
Prior art keywords
layer
gate
region
grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810862395.4A
Other languages
English (en)
Inventor
高桦
孙贵鹏
罗泽煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
CSMC Technologies Corp
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201810862395.4A priority Critical patent/CN110797406A/zh
Priority to PCT/CN2019/098528 priority patent/WO2020024967A1/zh
Publication of CN110797406A publication Critical patent/CN110797406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。所述横向扩散金属氧化物半导体器件包括：衬底；漂移区，设置在所述衬底中；栅极结构，设置在所述衬底上，包括栅极介电层和栅极介电层上的栅极层；漏极区，设置在所述栅极结构的一侧的衬底中，与所述漂移区相接触；源极区，设置在所述栅极结构的另一侧的衬底中；及类栅结构，设置在所述漂移区上方、所述栅极结构与所述漏极区之间，所述类栅结构的材质与所述栅极层相同，所述类栅结构与所述栅极层之间绝缘。本发明通过在栅极层与漏极区之间的漂移区上方设置与栅极层之间绝缘的类栅结构，能够改善器件的HCI特性。

Description

横向扩散金属氧化物半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种横向扩散金属氧化物半导体器件，还涉及一种横向扩散金属氧化物半导体器件的制造方法。
背景技术
横向扩散金属氧化物半导体(LDMOS)器件由于工作在较高的电压下，易形成较高的沟道横向电场和氧化层纵向电场，使得载流子在输送过程中发生碰撞电离，产生额外的电子空穴对。部分热载流子进入栅氧化层，使得器件的阈值电压上升，饱和电流和载流子迁移率下降，称为热载流子注入(HCI)效应。
因此，在保证器件其他参数(例如击穿电压、导通电阻等)的条件下，HCI效应通常越小越好。
发明内容
基于此，有必要提供一种能够改善HCI特性的横向扩散金属氧化物半导体器件。
一种横向扩散金属氧化物半导体器件，包括：衬底；漂移区，设置在所述衬底中；栅极结构，设置在所述衬底上，包括栅极介电层和栅极介电层上的栅极层；漏极区，设置在所述栅极结构的一侧的衬底中，与所述漂移区相接触；源极区，设置在所述栅极结构的另一侧的衬底中；及类栅结构，设置在所述漂移区上方、所述栅极结构与所述漏极区之间，所述类栅结构的材质与所述栅极层相同，所述类栅结构与所述栅极层之间绝缘。
在其中一个实施例中，还包括：金属硅化物阻挡层，覆盖所述类栅结构、覆盖所述漂移区位于所述类栅结构和漏极区之间的表面；金属硅化物，形成于未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面。
在其中一个实施例中，还包括：绝缘层，设置在所述栅极层、金属硅化物阻挡层、漏极区及源极区上；金属场板，设置在所述绝缘层上；第一接触孔，与所述金属场板接触以将所述金属场板引出。
在其中一个实施例中，所述金属硅化物阻挡层包括氧化物层和氧化物层上的氧化物刻蚀阻挡层，所述横向扩散金属氧化物半导体器件还包括甲接触孔，所述甲接触孔的底部位于所述氧化物刻蚀阻挡层内。
上述横向扩散金属氧化物半导体器件，通过在栅极层与漏极区之间的漂移区上方设置与栅极层之间绝缘的类栅结构，能够改善器件的HCI特性。
还有必要提供一种横向扩散金属氧化物半导体器件的制造方法。
一种横向扩散金属氧化物半导体器件的制造方法，包括：获取衬底，所述衬底中形成有漂移区；在所述衬底上形成栅极介电层；在所述栅极介电层上形成栅极材质；使用第一光刻版光刻并对所述栅极材质进行刻蚀，形成栅极层和与所述栅极层分离的类栅结构，所述类栅结构设置在所述漂移区上方，所述第一光刻版包括栅极层图案和类栅结构图案；形成漏极区和源极区，所述漏极区形成于所述栅极层的一侧的衬底中，且与所述漂移区相接触，所述源极区形成于所述栅极层的另一侧的衬底中，所述类栅结构位于所述栅极层和漏极区之间。
在其中一个实施例中，所述形成漏极区和源极区的步骤之后，还包括以下步骤：形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖所述类栅结构，还覆盖所述漂移区位于所述类栅结构和漏极区之间的表面；在未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面形成金属硅化物。
在其中一个实施例中，还包括以下步骤：在所述栅极层、金属硅化物阻挡层、漏极区及源极区上形成绝缘层；在所述绝缘层上形成金属场板。
在其中一个实施例中，还包括形成与所述金属场板接触的第一接触孔，将所述金属场板引出的步骤。
在其中一个实施例中，所述金属硅化物阻挡层包括氧化物层和氧化物层上的氧化物刻蚀阻挡层，所述在未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面形成金属硅化物的步骤之后，还包括形成甲接触孔的步骤，所述甲接触孔的底部位于所述氧化物刻蚀阻挡层内。
在其中一个实施例中，所述在所述栅极介电层上形成栅极材质的步骤，是淀积多晶硅。
上述横向扩散金属氧化物半导体器件的制造方法，通过合理设计第一光刻版的图案，在栅极层与漏极区之间的漂移区上方设置与栅极层分离的类栅结构，能够改善器件的HCI特性。该方法既不需要增加光刻版，也不会对在线工艺有严苛的要求。而且只需要通过调整第一光刻版的图案，从而相应改变类栅结构大小、数量、间距等特性，就能够对器件的特性进行微调，从而更合理地调整器件的HCI特性，来满足器件可靠性的要求。
附图说明
图1是一实施例中横向扩散金属氧化物半导体器件的结构示意图；
图2是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图；
图3a至图3h是一实施例中横向扩散金属氧化物半导体器件在制造过程中的剖面示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图1是一实施例中横向扩散金属氧化物半导体器件的结构示意图，包括衬底10、漂移区20、栅极结构、漏极区40、源极区50及类栅结构66。其中，漂移区20设置在衬底中。栅极结构设置在衬底10上，栅极结构包括栅极介电层62和栅极介电层62上的栅极层64。漏极区40设置在栅极结构的一侧的衬底10中(图1中为设置在栅极结构右侧的衬底10中)，与漂移区20相接触；在一个实施例中为设置在漂移区20中。源极区50设置在栅极结构的另一侧的衬底10中(图1中为设置在栅极结构左侧的衬底10中)。类栅结构66设置在漂移区20上方、栅极结构与漏极区40之间。类栅结构66的材质与栅极层64相同，在图1所示实施例中，栅极层64为多晶硅栅，类栅结构66的材质为多晶硅。在图1所示的实施例中，类栅结构66的数量为2，在其他实施例中可以根据器件的具体情况和电参数需求设置不同数量的类栅结构66，例如1个、3个、4个等。类栅结构66与栅极层64之间绝缘，具体可以通过在类栅结构66与栅极层64之间填充绝缘介质来实现，对于类栅结构66为多个的实施例，可以在相邻的类栅结构66之间也填充绝缘介质。类栅结构66结构可以作为场板使用，其形状不限，一般可以根据工艺的实现难度来选择容易制作的形状。
上述横向扩散金属氧化物半导体器件，通过在栅极层64与漏极区40之间的漂移区20上方，设置与栅极层64之间绝缘的类栅结构66，能够改善器件的HCI特性。同时，该结构相应的能够在一定程度上优化器件表面电场强度，同时也对降低器件的导通电阻有一定的帮助。
在一个实施例中，衬底10为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在图1所示的实施例中，衬底10的构成材料选用单晶硅。
在一个实施例中，衬底10具有第二导电类型，漂移区20具有第一导电类型，漏极区40和源极区50具有第一导电类型。在一个实施例中，第一导电类型是N型，第二导电类型是P型；在另一个实施例中，第一导电类型是P型，第二导电类型是N型。
衬底10可以为P型半导体衬底或者N型半导体衬底，例如N型高压器件则可选择使用P型半导体衬底，而P型高压器件则可选择使用N型半导体衬底。在图1所示的实施例中，衬底10为P型半导体衬底。
根据具体的LDMOS器件的类型，漂移区20具有不同的导电类型。例如，若LDMOS器件为N型LDMOS器件，则漂移区20为N型漂移区；若LDMOS器件为P型LDMOS器件，则漂移区20为P型漂移区。在图1所示的实施例中，漂移区20为N型漂移区。一般来说，漂移区20的掺杂浓度较低，其低于漏极区40和源极区50的掺杂浓度。
在一个实施例中，栅极介电层62可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层62可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。
在一个实施例中，栅极层64为多晶硅材料，在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层64的材料。
在一个实施例中，类栅结构66和栅极层64之间的最小距离(即类栅结构66到栅极层64最近的直线距离)介于0.15微米到0.2微米之间。
在本实施例中，漏极区40和源极区50为N型掺杂离子重掺杂的漏极和源极。
在图1所示的实施例中，LDMOS器件还包括金属硅化物阻挡(Silicide AreaBlock,SAB)层72。金属硅化物阻挡层72覆盖类栅结构66，还覆盖漂移区20位于类栅结构66和漏极区40之间的表面。漏极区40的表面形成有金属硅化物42，栅极层64的表面形成有金属硅化物65，源极区表面50的表面形成有金属硅化物52。设置金属硅化物可以降低接触电阻。自对准金属硅化物(salicide)是一种相当简单方便的接触金属化程序，但是在半导体器件的制作过程中，有一些区域需要salicide过程，而有些区域需要非自对准金属硅化物(non-salicide)过程，对于需要non-salicide过程的器件，就要利用上述salicide的特性，用不会与金属反应的材料把需要non-salicide的区域覆盖起来。这种用于覆盖non-salicide器件的材料就称为自对准硅化物区域阻挡膜(SAB)。
在一个实施例中，金属硅化物(包括金属硅化物42、金属硅化物52、金属硅化物65)的材质可以为CoSix、NiSix、PtSix或这些化合物的组合。
在一个实施例中，金属硅化物阻挡层72包括氧化物层，例如氧化硅。进一步地，金属硅化物阻挡层72还可以为多层结构，例如包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层。在一个实施例中，氮化物层是氮化硅。在一个实施例中，氮氧化物层是氮氧化硅。
在图1所示的实施例中，LDMOS器件还包括绝缘层74和金属场板80。绝缘层74设置在栅极层64、金属硅化物阻挡层72、漏极区40及源极区50上，金属场板80设置在绝缘层74上。绝缘层74的厚度可根据器件的特性进行调整，比如减薄绝缘层74的厚度可增强漂移区的耗尽，增加厚度则可减弱漂移区的耗尽。在一个实施例中，绝缘层74的材质为氧化硅。绝缘层74上设置金属场板80的结构，能够改善器件表面电场，增强器件漂移区的耗尽，从而提高器件耐压(BV)。可以理解的，在其他实施例中，也可以采用本领域习知的其他场板结构，或者与本领域习知的其他场板结构配合来改善器件表面电场，例如电极场板结构(比如多晶硅电极场板结构)。
在一个实施例中，采用一种宽度较大的接触孔(在本说明书中命名为甲接触孔)结构，来替代在绝缘层74上设置金属场板80的结构。在该实施例中，金属硅化物阻挡层72包括氧化物层和氧化物层上的氧化物刻蚀阻挡层，设置氧化物刻蚀阻挡层可以保证该甲接触孔刻蚀时，孔的底部停留在氧化物刻蚀阻挡层中(这样就不会刻蚀到氧化物层中)，那么就可以通过调整该氧化物层的厚度来准确调节漂移区电场的耗尽，进而改善器件特性。在一个实施例中，该氧化物层的材质为氧化硅，氧化物刻蚀阻挡层的材质为氮化物，例如氮化硅。在一个实施例中，金属硅化物阻挡层72包括自下而上依次层叠的氧化硅层、氮化硅层和氮氧化硅层。也就是说，类栅结构66适用于各种场板结构(例如前述的绝缘层74+金属场板80，电极场板结构、甲接触孔结构等)。
在图1所示的实施例中，LDMOS器件还包括第一接触孔92。第一接触孔92与金属场板80接触，以将金属场板80引出。在一个实施例中，第一接触孔92将金属场板80引出后接地。
在图1所示的实施例中，LDMOS器件还包括第二接触孔94。第二接触孔94电连接栅极层64，进一步地，第二接触孔94电连接金属硅化物65，以实现和栅极层64的电连接，将栅极引出。在图1所示的实施例中，LDMOS器件还包括第三接触孔96和第四接触孔98。第三接触孔96电连接漏极区40，进一步地，第三接触孔96电连接金属硅化物42，以实现和漏极区40的电连接。第四接触孔98电连接源极区50，进一步地，第四接触孔98电连接金属硅化物52，以实现和源极区50的电连接。
第一接触孔92、第二接触孔94、第三接触孔96、第四接触孔98及甲接触孔中填充有导电材料，其中，所述导电材料可以为本领域技术人员熟知的任何适合的导电材料，包括但不限于金属材料；其中，所述金属材料可以包括Ag、Au、Cu、Pd、Pt、Cr、Mo、Ti、Ta、W和Al中的一种或几种。
在一个实施例中，第一接触孔92、第二接触孔94、第三接触孔96、第四接触孔98及甲接触孔可以填充相同的导电材料，例如均填充钨金属等，也可以填充不同的导电材料。
可以理解的，在设置甲接触孔的实施例中，就不需要再设置绝缘层74和金属场板80，因此也就不需要设置第一接触孔92。
在图1所示的实施例中，LDMOS器件还包括体区30。体区30位于栅极层64远离漂移区20的一侧，并与漂移区20间隔。源极区50形成在体区30中。体区30具有和漂移区20相反的导电类型，即体区30具有第二导电类型。在图1所示实施例中，体区30为P形体区。
在一个实施例中，可以在体区30中设置与体区30导电类型相同的体区引出区(未1中未示)。例如，体区30为P型，则体区引出区则也可以为P型，且其杂质掺杂浓度大于体区的杂质掺杂浓度，例如体区引出区为P型杂质重掺杂。
在图1所示的实施例中，LDMOS器件还包括侧墙76。侧墙76设置在栅极结构远离类栅结构66的一侧，还设置在类栅结构66远离栅极结构的一侧(对于类栅结构66的实施例，是设置在最外的一个类栅结构66的外侧)。侧墙76可以为氧化硅、氮化硅、氮氧化硅中的一种或者它们组合构成。
在一个实施例中，在至少部分金属硅化物阻挡层72的表面上设置有甲接触孔。其中，所述甲接触孔可以部分位于栅极层64上方的金属硅化物阻挡层72的表面上，部分位于侧墙76上方的金属硅化物阻挡层72的表面上以及部分位于侧墙76和漏极区40之间的衬底10表面上的金属硅化物阻挡层72的表面上；或者，所述甲接触孔还可以仅位于侧墙76和漏极区40之间的衬底10表面上的金属硅化物阻挡层72的表面上；又或者，所述甲接触孔还可以部分位于所述侧墙76上方的金属硅化物阻挡层72的表面上以及部分位于侧墙76和所述漏极区40之间的衬底10表面上的金属硅化物阻挡层72的表面上。
在一个实施例中，源极的第四接触孔98和所述甲接触孔电连接在一起并接地，进而可以增强对漂移区的耗尽，进而提升器件的击穿电压。
第四接触孔98和甲接触孔可以通过电连接相同的金属层或者金属互连结构的方式实现两者之间的电连接，或者其他适合的方式电连接在一起。
在一个示例中，为了增强漂移区的耗尽，甲接触孔的宽度大于第一接触孔92、第二接触孔94、第三接触孔96及第四接触孔98的宽度，该宽度是指接触孔在源极区50和漏极区40连线及其延长线方向上的直径。
在图1所示的实施例中，漏极区40不设置浅沟槽隔离(STI)结构，相对于设置STI结构来改善多晶硅处的HCI的技术，可以大大降低器件的导通电阻。
本申请还提供一种横向扩散金属氧化物半导体器件的制造方法，图2是一实施例中横向扩散金属氧化物半导体器件的制造方法的流程图，包括下列步骤：
S210，获取衬底。
衬底中形成有漂移区。参见图3a，在一个实施例中，衬底10为半导体衬底，其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在图1所示的实施例中，衬底10的构成材料选用单晶硅。
在一个实施例中，衬底10具有第二导电类型，漂移区20具有第一导电类型，漏极区40和源极区50具有第一导电类型。在一个实施例中，第一导电类型是N型，第二导电类型是P型；在另一个实施例中，第一导电类型是P型，第二导电类型是N型。
衬底10可以为P型半导体衬底或者N型半导体衬底，例如N型高压器件则可选择使用P型半导体衬底，而P型高压器件则可选择使用N型半导体衬底。在图1所示的实施例中，衬底10为P型半导体衬底。
根据具体的LDMOS器件的类型，漂移区20具有不同的导电类型。例如，若LDMOS器件为N型LDMOS器件，则漂移区20为N型漂移区；若LDMOS器件为P型LDMOS器件，则漂移区20为P型漂移区。在图1所示的实施例中，漂移区20为N型漂移区。一般来说，漂移区20的掺杂浓度较低，其低于漏极区40和源极区50的掺杂浓度。
可以使用合适的方法形成漂移区20，例如掺杂工艺。掺杂一般是通过离子注入的方法实现。例如，若制备N型高压器件，则对衬底10中预定形成漂移区20的区域进行N型离子掺杂，以在衬底内形成N型漂移区；若制备P型高压器件，则对衬底10进行P型离子掺杂，形成P型漂移区。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。
S220，在衬底上形成栅极介电层。
参见图3b，在一个实施例中，栅极介电层62可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层62可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。
栅极介电层62可以用本领域习知的工艺形成，例如热氧化工艺。
S230，在栅极介电层上形成栅极材质。
在一个实施例中，栅极材质为多晶硅材料，在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极材质。
在一个实施例中，栅极材质的形成方法可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等方法。栅极材质的厚度可以根据器件的尺寸使用适合的厚度，在此不做具体限制。
在一个实施例中，LDMOS器件的制造过程中可以有两次栅极材质的淀积工艺，步骤S230可以为其中的任一次淀积工艺。
S240，使用第一光刻版光刻并对栅极材质进行刻蚀，形成栅极层和类栅结构。
第一光刻版包括栅极层图案和类栅结构图案，通过光刻将栅极材质上的光刻胶定义出栅极层图案和类栅结构图案作为刻蚀阻挡层，然后刻蚀栅极材质形成栅极层64和类栅结构66。参见图3c，形成的类栅结构66位于漂移区20上方，且与栅极层64相分离。
参见图3c，在一个实施例中，还可在形成类栅结构66之前，于衬底10中形成体区30。体区30位于栅极层64远离漂移区20的一侧，并与漂移区20间隔。体区30具有和漂移区20相反的导电类型，在图3c所示实施例中，体区30为P形体区。可以使用例如离子注入的方法形成体区30，例如，在步骤S230之后、S240之前进行体区光刻及刻蚀，去除预定形成体区位置的栅极材质，然后通过离子注入向衬底10内预定形成体区的区域注入P型掺杂杂质例如硼，注入之后可以通过热扩散形成体区30。
S250，形成漏极区和源极区。
漏极区40设置在栅极层64的一侧的衬底10中(图3d中为设置在栅极层64右侧的衬底10中)，与漂移区20相接触；在一个实施例中为设置在漂移区20中。源极区50设置在栅极层64的另一侧的衬底10中(图3d中为设置在栅极层64左侧的衬底10中)。在一个实施例中，漏极区40和源极区50具有第一导电类型。例如，漏极区40和源极区50为N型，其还可以为N型掺杂离子重掺杂的源极和漏极。
在一个实施例中，形成源极和漏极的方法包括对半导体衬底中预定形成源极和漏极的区域执行源漏离子注入，在栅极层64两侧的衬底10中分别形成漏极区40和源极区50。可以通过利用光刻工艺首先形成暴露出预定形成漏极区40和源极区50的图案化的光刻胶层，再以该图案化的光刻胶层为掩膜，进行源漏离子注入，最后利用例如灰化的方法去除图案化的光刻胶层。
随后，还可以进行退火工艺，示例性地，退火可以使用本领域技术人员熟知的任何的退火处理方法，包括但不限于快速热退火、炉管退火、峰值退火、激光退火等，例如，进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。此外，亦可视产品需求及功能性考量，另于源极/漏极区域与各栅极之间分别形成轻掺杂漏极(LDD)。
上述横向扩散金属氧化物半导体器件的制造方法，通过合理设计第一光刻版的图案，在栅极层64与漏极区40之间的漂移区20上方，设置与栅极层64分离的类栅结构66，能够改善器件的HCI特性。该方法既不需要增加光刻版，也不会对在线工艺有严苛的要求。而且只需要通过调整第一光刻版的图案，从而相应改变类栅结构66的大小、数量、间距等特性，就能够对器件的特性进行微调，从而更合理地调整器件的HCI特性，来满足器件可靠性的要求。
在一个实施例中，步骤S240之后还包括形成侧墙76的步骤。侧墙76设置在栅极结构远离类栅结构66的一侧，还设置在类栅结构66远离栅极结构的一侧(对于类栅结构66的实施例，是设置在最外的一个类栅结构66的外侧)。侧墙76可以为氧化硅、氮化硅、氮氧化硅中的一种或者它们组合构成。在一个实施例中，侧墙76是淀积后通过刻蚀形成。
在一个实施例中，步骤S250之后还包括S260：形成金属硅化物阻挡层。参见图3e，金属硅化物阻挡层72覆盖类栅结构66，还覆盖漂移区20位于类栅结构66和漏极区40之间的表面。
在一个实施例中，所述金属硅化物阻挡层72包括自下而上依次层叠的氧化物层、氮化物层和氮氧化物层，所述氧化物层例如包括氧化硅、所述氮化物层例如包括氮化硅、所述氮氧化物层包括氮氧化硅。所述金属硅化物阻挡层72还可以包括其他适合的材料，例如金属硅化物阻挡层72还可以包括氧化硅层、氮化硅层、氮氧化硅层和掺碳的氮化硅层等中的至少一种。
在一个实施例中，形成金属硅化物阻挡层72的方法如下：
首先沉积形成金属硅化物阻挡材料层，以覆盖栅极层64、侧墙76、源极区50和漏极区40。为了简化工艺，沉积的金属硅化物阻挡材料层可以覆盖整个衬底10的表面，可通过例如化学气相沉积、物理气相沉积或原子层沉积的方法沉积形成金属硅化物阻挡材料层。
接着，如图3e所示，图案化金属硅化物阻挡材料层，以形成金属硅化物阻挡层72。具体地，可首先在所述金属硅化物阻挡材料层上形成图案化的掩膜层，例如图案化的光刻胶层，该图案化的掩膜层定义预定形成的金属硅化物阻挡层72，然后以图案化的掩膜层为掩膜，蚀刻所述金属硅化物阻挡材料层，以形成所述金属硅化物阻挡层72，该蚀刻工艺可以使用干法蚀刻或者湿法蚀刻等方法实现对金属硅化物阻挡材料层的蚀刻，最后去除图案化的掩膜层。
在图3e所示的实施例中，最终形成的金属硅化物阻挡层72露出了部分栅极层64顶面、漏极区40表面以及源极区50表面等，以便于后续形成金属硅化物。
可以理解的，在一个实施例中，金属硅化物阻挡层72也填入类栅结构66与栅极层64之间的空隙中(对于类栅结构66为多个的情况，金属硅化物阻挡层72还填入相邻的类栅结构66之间的空隙中)，我们需要栅极层64和类栅结构66之间绝缘，所以填入绝缘的金属硅化物阻挡层72是可以的。在其他实施例中，类栅结构66与栅极层64之间的空隙也可以填入其他绝缘材质。栅极层64和类栅结构66形成中空结构虽然也能保持绝缘，但工艺上不好实现。
步骤S260之后还包括S270：在未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面形成金属硅化物。
为了降低接触电阻，在源极区50的部分表面、漏极区40的部分表面及栅极层64的部分表面上形成金属硅化物层，其中，金属硅化物层可以包括CoSix、NiSix及PtSix或其组合的材料。
在一个实施例中，形成金属硅化物层的方法包括以下步骤：首先，如图3f所示，沉积金属或其他金属替代物，其可包含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料，形成金属层81。接着加热衬底，造成金属层81与其下的硅层发生硅化作用，形成金属硅化物42、金属硅化物52、金属硅化物65，接着使用可侵蚀金属层81、但不致侵蚀金属硅化物的蚀刻剂，以将未反应的金属层除去，如图3g所示。
在一个实施例中，步骤S270之后还包括步骤S280：在栅极层、金属硅化物阻挡层、漏极区及源极区上形成绝缘层。
参见图3h，在一个实施例中，绝缘层74的材质为氧化硅。可以根据器件的特性来调整绝缘层74的厚度，比如减薄绝缘层74的厚度可增强漂移区的耗尽，增加厚度则可减弱漂移区的耗尽。
在一个实施例中，步骤S280之后还包括步骤S290：在绝缘层上形成金属场板。在绝缘层74上淀积一层金属，再利用光刻和刻蚀工艺将作为金属场板80的金属保留下来。
在一个实施例中，金属硅化物阻挡层72包括氧化物层和氧化物层上的氧化物刻蚀阻挡层。步骤S270之后还包括形成甲接触孔的步骤，所述甲接触孔的底部位于所述氧化物刻蚀阻挡层内。设置氧化物刻蚀阻挡层可以保证该甲接触孔刻蚀时，孔的底部停留在氧化物刻蚀阻挡层中。
在一个实施例中，步骤S290之后还包括形成接触孔的步骤。接触孔可以包括第一接触孔92、第二接触孔94、第三接触孔96及第四接触孔98，或者包括第二接触孔94、第三接触孔96、第四接触孔98及甲接触孔。
第一接触孔92与金属场板80接触，以将金属场板80引出。在一个实施例中，第一接触孔92将金属场板80引出后接地。
第二接触孔94电连接栅极层64，进一步地，第二接触孔94电连接金属硅化物65，以实现和栅极层64的电连接，将栅极引出。第三接触孔96电连接漏极区40，进一步地，第三接触孔96电连接金属硅化物42，以实现和漏极区40的电连接。第四接触孔98电连接源极区50，进一步地，第四接触孔98电连接金属硅化物52，以实现和源极区50的电连接。
第一接触孔92、第二接触孔94、第三接触孔96及第四接触孔98中填充有导电材料，其中，所述导电材料可以为本领域技术人员熟知的任何适合的导电材料，包括但不限于金属材料；其中，所述金属材料可以包括Ag、Au、Cu、Pd、Pt、Cr、Mo、Ti、Ta、W和Al中的一种或几种。
在一个实施例中，第一接触孔92、第二接触孔94、第三接触孔96及第四接触孔98可以填充相同的导电材料，例如均填充钨金属等，也可以填充不同的导电材料。
在一个实施例中，在步骤S290之后、形成接触孔的步骤之前，还包括形成层间介质(ILD)的步骤。随后，层间介质覆盖绝缘层74和金属场板80。
所述层间介质可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介质也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。
在一个实施例中，还可以通过平坦化的方法(例如化学机械研磨CMP)对沉积的层间介质进行平坦化，以使层间介质具有平坦的表面。
在一个实施例中，形成接触孔的方法包括以下步骤：
首先，在层间介质的表面上形成图案化的掩膜层(例如图案化的光刻胶层)，该图案化的掩膜层定义预定形成的第一接触孔92、第二接触孔94、第三接触孔96及第四接触孔98的图案以及位置等。
接着，以图案化的掩膜层为掩膜，蚀刻层间介质，以分别形成第一接触孔、第二接触孔、第三接触孔及第四接触孔。随后去除图案化的掩膜层，可以使用本领域技术人员习知的方法。
最后，使用导电材料填充第一接触孔、第二接触孔、第三接触孔及第四接触孔，以形成最终的第一接触孔92、第二接触孔94、第三接触孔96及第四接触孔98，如图1所示。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：
衬底；
漂移区，设置在所述衬底中；
栅极结构，设置在所述衬底上，包括栅极介电层和栅极介电层上的栅极层；
漏极区，设置在所述栅极结构的一侧的衬底中，与所述漂移区相接触；
源极区，设置在所述栅极结构的另一侧的衬底中；及
类栅结构，设置在所述漂移区上方、所述栅极结构与所述漏极区之间，所述类栅结构的材质与所述栅极层相同，所述类栅结构与所述栅极层之间绝缘。
2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
金属硅化物阻挡层，覆盖所述类栅结构、覆盖所述漂移区位于所述类栅结构和漏极区之间的表面；及
金属硅化物，形成于未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面。
3.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
绝缘层，设置在所述栅极层、金属硅化物阻挡层、漏极区及源极区上；
金属场板，设置在所述绝缘层上；及
第一接触孔，与所述金属场板接触以将所述金属场板引出。
4.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，
所述金属硅化物阻挡层包括氧化物层和氧化物层上的氧化物刻蚀阻挡层，所述横向扩散金属氧化物半导体器件还包括甲接触孔，所述甲接触孔的底部位于所述氧化物刻蚀阻挡层内。
5.一种横向扩散金属氧化物半导体器件的制造方法，包括：
获取衬底，所述衬底中形成有漂移区；
在所述衬底上形成栅极介电层；
在所述栅极介电层上形成栅极材质；
使用第一光刻版光刻并对所述栅极材质进行刻蚀，形成栅极层和与所述栅极层分离的类栅结构，所述类栅结构设置在所述漂移区上方，所述第一光刻版包括栅极层图案和类栅结构图案；及
形成漏极区和源极区，所述漏极区形成于所述栅极层的一侧的衬底中，且与所述漂移区相接触，所述源极区形成于所述栅极层的另一侧的衬底中，所述类栅结构位于所述栅极层和漏极区之间。
6.根据权利要求5所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述形成漏极区和源极区的步骤之后，还包括以下步骤：
形成金属硅化物阻挡层，所述金属硅化物阻挡层覆盖所述类栅结构，还覆盖所述漂移区位于所述类栅结构和漏极区之间的表面；及
在未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面形成金属硅化物。
7.根据权利要求6所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，还包括以下步骤：
在所述栅极层、金属硅化物阻挡层、漏极区及源极区上形成绝缘层；及
在所述绝缘层上形成金属场板。
8.根据权利要求7所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，还包括形成与所述金属场板接触的第一接触孔，将所述金属场板引出的步骤。
9.根据权利要求6所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述金属硅化物阻挡层包括氧化物层和氧化物层上的氧化物刻蚀阻挡层，所述在未被金属硅化物阻挡层覆盖的漏极区表面、栅极层表面及源极区表面形成金属硅化物的步骤之后，还包括形成甲接触孔的步骤，所述甲接触孔的底部位于所述氧化物刻蚀阻挡层内。
10.根据权利要求5所述的横向扩散金属氧化物半导体器件的制造方法，其特征在于，所述在所述栅极介电层上形成栅极材质的步骤，是淀积多晶硅。
CN201810862395.4A 2018-08-01 2018-08-01 横向扩散金属氧化物半导体器件及其制造方法 Pending CN110797406A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810862395.4A CN110797406A (zh) 2018-08-01 2018-08-01 横向扩散金属氧化物半导体器件及其制造方法
PCT/CN2019/098528 WO2020024967A1 (zh) 2018-08-01 2019-07-31 横向扩散金属氧化物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810862395.4A CN110797406A (zh) 2018-08-01 2018-08-01 横向扩散金属氧化物半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110797406A true CN110797406A (zh) 2020-02-14

Family

ID=69231444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810862395.4A Pending CN110797406A (zh) 2018-08-01 2018-08-01 横向扩散金属氧化物半导体器件及其制造方法

Country Status (2)

Country Link
CN (1) CN110797406A (zh)
WO (1) WO2020024967A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517338A (zh) * 2020-04-10 2021-10-19 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113540217A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN115084232A (zh) * 2022-07-21 2022-09-20 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路
WO2023035628A1 (zh) * 2021-09-09 2023-03-16 无锡华润上华科技有限公司 浮置接触孔的形成方法及半导体器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271210B (zh) * 2020-10-22 2023-04-21 吉林华微电子股份有限公司 半导体功率及其制作方法
CN117613072A (zh) * 2024-01-19 2024-02-27 粤芯半导体技术股份有限公司 半导体器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301403A1 (en) * 2009-05-29 2010-12-02 Won Gi Min Semiconductor device with multiple gates and doped regions and method of forming
US20120319182A1 (en) * 2011-06-15 2012-12-20 Fujitsu Semiconductor Limited Semiconductor device production method and semiconductor device
CN103137697A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN103178097A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 用于高电压晶体管器件的伪栅极
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
US20140239391A1 (en) * 2011-03-11 2014-08-28 GLOBALFOUNDRIES Singapore Pte.Ltd. Ldmos with improved breakdown voltage
CN104900524A (zh) * 2014-03-06 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件及其制备方法
US20170148911A1 (en) * 2014-11-25 2017-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
CN107123678A (zh) * 2016-02-25 2017-09-01 台湾积体电路制造股份有限公司 Ldmos晶体管
CN107452785A (zh) * 2016-06-01 2017-12-08 台湾积体电路制造股份有限公司 高压晶体管装置
CN108155237A (zh) * 2016-12-05 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100301403A1 (en) * 2009-05-29 2010-12-02 Won Gi Min Semiconductor device with multiple gates and doped regions and method of forming
US20140239391A1 (en) * 2011-03-11 2014-08-28 GLOBALFOUNDRIES Singapore Pte.Ltd. Ldmos with improved breakdown voltage
US20120319182A1 (en) * 2011-06-15 2012-12-20 Fujitsu Semiconductor Limited Semiconductor device production method and semiconductor device
CN103137697A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 功率mosfet及其形成方法
CN103178097A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 用于高电压晶体管器件的伪栅极
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
CN104900524A (zh) * 2014-03-06 2015-09-09 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件及其制备方法
US20170148911A1 (en) * 2014-11-25 2017-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
CN107123678A (zh) * 2016-02-25 2017-09-01 台湾积体电路制造股份有限公司 Ldmos晶体管
CN107452785A (zh) * 2016-06-01 2017-12-08 台湾积体电路制造股份有限公司 高压晶体管装置
CN108155237A (zh) * 2016-12-05 2018-06-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄伟 等: "《射频\微波功率新型器件导论》", 31 July 2013 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517338A (zh) * 2020-04-10 2021-10-19 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113517338B (zh) * 2020-04-10 2023-09-15 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113540217A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113540217B (zh) * 2020-04-13 2023-10-24 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
WO2023035628A1 (zh) * 2021-09-09 2023-03-16 无锡华润上华科技有限公司 浮置接触孔的形成方法及半导体器件
CN115084232A (zh) * 2022-07-21 2022-09-20 北京芯可鉴科技有限公司 异质结横向双扩散场效应晶体管、制作方法、芯片及电路

Also Published As

Publication number Publication date
WO2020024967A1 (zh) 2020-02-06

Similar Documents

Publication Publication Date Title
US9893190B2 (en) Fin FET and method of fabricating same
US10566422B2 (en) Power semiconductor device and method for manufacturing the same
US11158737B2 (en) LDMOS component, manufacturing method therefor, and electronic device
CN110797406A (zh) 横向扩散金属氧化物半导体器件及其制造方法
US6093628A (en) Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US8236640B2 (en) Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
US20160211348A1 (en) Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same
US20110073957A1 (en) Metal gate transistor with resistor
CN111092123A (zh) 横向双扩散晶体管及其制造方法
US20210367064A1 (en) Ldmos device and method for making the same
KR20190087786A (ko) 반도체 소자 및 그 제조 방법
WO2018040864A1 (zh) 半导体器件及其制造方法
WO2020098514A1 (zh) 横向扩散金属氧化物半导体器件及其制造方法
US8987820B1 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
US20220157972A1 (en) Fin-based laterally-diffused metal-oxide semiconductor field effect transistor
US20020132413A1 (en) Method of fabricating a MOS transistor
CN114078947A (zh) 沟槽金氧半晶体管器件及其制造方法
CN109427586B (zh) 一种半导体器件及其制造方法
US20230282742A1 (en) Integrated circuit structure
CN110838491B (zh) 半导体结构及其制造方法
US20240234522A1 (en) Semiconductor device and method of manufacturing the same
US9634099B2 (en) Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
CN116169026A (zh) 横向扩散金属氧化物半导体器件及其制备方法
CN103594511B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200214

RJ01 Rejection of invention patent application after publication