JPH03270227A - 微細パターンの形成方法 - Google Patents

微細パターンの形成方法

Info

Publication number
JPH03270227A
JPH03270227A JP2071370A JP7137090A JPH03270227A JP H03270227 A JPH03270227 A JP H03270227A JP 2071370 A JP2071370 A JP 2071370A JP 7137090 A JP7137090 A JP 7137090A JP H03270227 A JPH03270227 A JP H03270227A
Authority
JP
Japan
Prior art keywords
pattern
film
resist
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2071370A
Other languages
English (en)
Inventor
Kazuya Kamon
和也 加門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2071370A priority Critical patent/JPH03270227A/ja
Publication of JPH03270227A publication Critical patent/JPH03270227A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、一般に、微細パターンの形成方法に関する
ものであり、より特定的には、露光装置の解像力によっ
て達成できる最小パターンよりも、より微細なパターン
が得られるように改良された、微細パターンの形成方法
に関する。
[従来の技術] LSIの製造プロセスにおいては、光りソグラフィによ
って、微細パターンが形成されている。
第4A図〜第4E図は、従来の、微細パターンの形成方
法の工程図であり、断面図て表わされている。
第4A図を参照して、シリコン基板1の上にアルミニウ
ム膜2を形成し、続いて、アルミニウム膜2の上にレジ
スト膜3を形成する。
第4B図を参照して、放射線4をレジスト膜3の上に選
択的に照射し、露光部3aを形成する。
その後、第4B図および第4C図を参照して、現像を行
なうと、露光部3aが除去されて、複数個のパターンユ
ニット5aからなるレジストパターン5が形成される。
その後、第4D図を参照して、レジストパターン5をマ
スクにして、アルミニウム膜2のエツチングを行なう。
その後、第4D図および第4E図を参照して、レジスト
パターン5を除去すると、シリコン基板1の上にアルミ
ニウム膜2のパターンが形成される。
従来のパターン形成方法は以上のように構成されていた
ので、レジストパターン5の間隔の最小値は露光装置の
解像力によって決まってしまい、この最小値以下の間隔
を有する微細パターンは形成できなかった。すなわち、
露光装置によって実現できる最小パターンは一般に約0
.5μmであり、それ以下のたとえば0.25μmの微
細パターンを形成することはできなかった。
このような問題点を解決するために、特開昭64−36
63号公報は、第5A図〜第5E図に示す工程を経由す
ることによって、露光装置の解像力によって達成できる
最小パターンよりも、より微細なパターンが得られる方
法を開示している。
第5A図を参照して、シリコン基板1の上に、多結晶シ
リコン6を形成し、さらにこの上にレジストパターン5
を形成する。
第5B図を参照して、レジストパターン5をマスクにし
て、多結晶シリコン6を等方性エツチングする。このと
き、レジストパターン5下に存在する多結晶シリコン6
までオーバエツチングされたような、多結晶シリコンの
パターン6aが形成される。
次に、第5C図を参照して、シリコン基板1の表面に、
LPD (Ltquid  Phase  Depos
 i t i on)法により、5i02膜7を堆積す
る。次に、第5C図および第5D図を参照して、レジス
トパターン5をマスクにして、シリコン基板1の表面か
露出するまで、RIEにより5i02膜7を選択的に除
去し、5j02膜7を多結晶シリコンパターン6aの側
壁に残留させる。
多結晶シリコンパターン6aの側壁に残留した5i02
膜を、以下、残留5i02膜7aという。
第5D図および第5E図を参照して、レジストパターン
5を酸素プラズマを用いてアッシングすることによって
除去すると、複数個の残留SiO2膜7aからなる微細
パターン8が得られる。
[発明が解決しようとする課題] 先行技術は以上のプロセスを開示しているが、この方法
は、実際に行なうと、上述のようには進行しない。すな
わち、第6A図および第6B図を参照して、レジストパ
ターン5をマスクにして、多結晶シリコン6を等方性エ
ツチングすると、多結晶シリコン6がテーパ形状にエツ
チングされ、テーパ形状の窪みを有する多結晶シリコン
バタ−ン6aが得られる。引き続き、第6C図を参照し
て、シリコン基板1の表面全面にLPD法により5i0
2膜7を堆積する。次に、第6D図を参照して、レジス
トパターン5をマスクにしてシリコン基板1の表面が露
出するまでRIEによりSiO2膜7をエツチングし、
5i02膜7を多結晶シリコンパターン6aの窪みの側
壁に残留させる。
窪みの側壁に残留した5i02膜を、以下、残留5i0
2膜7aという。その後、第6D図および第6E図を参
照して、レジストパターン5を酸素プラズマによりアッ
シングすることによって除去する。引き続き、多結晶シ
リコンパターン6aを除去すると、窪みの側壁に形成さ
れていた残留5i02膜7aまで除去される。したがっ
て、第6E図を参照して、第5E図に示すような、残留
5i02膜7aからなるパターン8は得られない。
それゆえに、この発明の目的は、露光装置の解像力によ
って達成できる最小パターンよりも、より大きい空間周
波数を有する微細なパターンが得られるように改良され
た、微細パターンの形成方法を提供することにある。
この発明の他の目的は、表面に凹凸を有する被処理基板
の上に、レジストパターンの少なくとも2倍の空間周波
数を有する微細パターンを形成する方法を提供すること
にある。
[課題を解決するための手段] 上記目的を達成するために、この発明に従う微細パター
ンを形成・する方法は、レジストパターンの少なくとも
2倍の空間周波数を有する微細パターンを形成する方法
にかかるものである。まず、被処理基板の上に間を隔て
て設けられた複数個のパターンユニットからなるレジス
トパターンが形成される。上記レジストパターンを覆う
ように、上記被処理基板の表面全面に、所定の膜厚を有
する膜が形成される。上記膜を異方性エツチングして、
上記パターンユニットの両側壁上にのみ上記膜を残留さ
せる。レジストパターンのみを選択的に除去して、複数
の上記残留膜のパターンユニットからなる微細パターン
を形成する。
この発明の他の局面に従う方法は、表面に凹凸を有する
被処理基板の上に、レジストパターンの少なくとも2倍
の空間周波数を有する微細パターンを形成する方法にか
かるものである。被処理基板の上に、該基板の表面を円
滑にするためのボトムレジスト層が形成される。上記ボ
トムレジスト層の上に中間層が形成される。中間層の上
に、上層レジスト層が形成される。上層レジストをパタ
ニングし、上記中間層の上に、間を隔てて設けられた複
数個のパターンユニットからなる上層レジストパターン
が形成される。上記上層レジストパターンを覆うように
、上記被処理基板の表面全面に所定の膜厚を有する膜が
形成される。上記膜を異方性エツチングして、上記パタ
ーンユニットの両側壁上にのみ上記膜を残留させる。上
記上層レジストパターンのみを選択的に除去して、複数
個の上記残留膜のパターンユニットからなる残留膜パタ
ーンを形成する。上記残留膜パターンをマスクにして、
上記中間層および上記ボトムレジスト層を選択的にエツ
チング除去して、残留膜のパターンユニット、中間層の
パターンユニットおよびボトムレジスト層のパターンユ
ニットが積層されてなる微細パターンを形成する。
[作用コ この発明によれば、レジストパターンを構成するパター
ンユニットの両側壁上にのみ、膜を残留させる。そして
、この状態で、レジストパターンのみを選択的に除去し
て、複数の上記残留膜のパターンユニットからなる微細
パターンを被処理基板の上に形成する。それゆえに、こ
の微細パターンの空間周波数は;レジストパターンの少
なくとも2倍になっている。すなわち、レジストパター
ンの空間周波数が、露光装置の解像力の限界値に近いも
のであったとしても、この方法によると、さらにその2
倍の空間周波数を有する微細パターンが容易に得られる
この発明の他の局面によれば、上述のレジストパターン
を被処理基板の上に形成するに先立ち、該被処理基板の
表面を円滑にするためのボトムレジスト層が形成される
。したがって、被処理基板の表面に凹凸が形成されてい
たとしても、該基板の表面は滑らかになり、該基板の表
面に微細パターンをうまく形成できるようになる。
[実施例コ 以下、この発明の実施例を図について説明する。
第1A図〜第1D図は、この発明の一実施例にかかる、
パターン形成方法の工程図であり、断面図で表わされて
いる。
第1A図を参照して、被処理基板10の上に、間を隔て
て設けられた複数個のパターンユニット11gからなる
レジストパターン11を形成する。
第1B図を参照して、レジストパターン11を覆うよう
に、被処理基板10の表面全面に所定の膜厚を有するシ
リコン酸化膜12を形成する。シリコン酸化膜12の堆
積は、等方性デポジションによって行なわれる。第1B
図および第1C図を参照して、HFガスを用いた異方性
プラズマエツチングによって、シリコン酸化膜12をエ
ツチングすると、パターンユニットllHの両側壁上に
のみシリコン酸化膜が残留する。以下、この残留した膜
をシリコン残留膜13という。
第1C図および第1D図を参照して、レジストパターン
のパターンユニットllaを現像またはアッシングによ
って除去すると、複数のシリコン残留膜13のパターン
ユニットからなる微細パターン14が形成される。
この方法によると、レジストパターン11の2倍の空間
周波数を有する微細パターン14が得られる。レジスト
パターン11のパターンユニット11aの間隔が0.5
μmであったとすると、微細パターン14を構成するシ
リコン残留膜のパターンユニット13の間隔は0,25
μmになる。
なお、上記実施例では、シリコン酸化膜を例示したが、
シリコン酸化膜の代わりにシリコン窒化膜を使用しても
よい。要するに、異方性エツチングが行なえるものなら
ば、いずれの材料も使用できる。
第2A図〜第2F図は、この発明の他の実施例にかかる
パターン形成方法の工程図であり、断面図で表わされて
いる。
第2A図を参照して、被処理基板10は段差1Daを有
している。被処理基板10の上にボトムレジスト層15
を形成する。ボトムレジスト層15は、被処理基板10
の表面を円滑にするためのものである。ボトムレジスト
層15には、MCPR2000H(三菱化成株式会社製
ポジ型レジスト)が好ましく用いられる。ボトムレジス
ト層15の上に中間層16(SOG膜)を形成する。中
間層16の上に、間を隔てて設けられた複数個のパター
ンユニット17aからなる上層レジストパターン17を
形成する。上層レジストパターン17には、MCPR2
000(三菱化戊株式会社製ポジ型レジスト)が好まし
く用いられる。上層レジストのパターン17は、中間層
の上に上層レジスト層を形成し、この上層レジスト層を
パターニングすることによって、形成される。
第2B図を参照して、上層レジストパターン17を覆う
ように、被処理基板10の表面全面に所定の膜厚を有す
るシリコン窒化膜18を形成する。
第2B図および第2C図を参照して、シリコン窒化膜1
8をHFを用いる異方性プラズマエツチングすることに
よって、パターンユニット17aの両側壁上にのみシリ
コン窒化膜を残留させる。
以下、パターンユニッ)17aの両側壁上に残留したシ
リコン窒化膜を、残留シリコン窒化膜19という。
第2C図および第2D図を参照して、上層レジストパタ
ーンのパターンユニット17aを現像またはアッシング
によって除去すると、複数の残留シリコン窒化膜19の
パターンユニットからなる窒化膜パターン20が形成さ
れる。この窒化膜パターン20は、上層レジストパター
ン17の2倍の空間周波数を有する。
次に、第2E図を参照して、窒化膜パターン20をマス
クにして、HFのエツチング液によって、中間層16を
エツチングする。引き続き、第2E図および第2F図を
参照して、窒化膜パターン20をマスクにして、ボトム
レジスト層15を、02プラズマを用いる異方性エツチ
ングによって選択的にエツチングする。これによって、
窒化膜パターン20のパターンユニット19と中間層の
パターンユニット16aおよびボトムレジスト層のパタ
ーンユニット15aが積層されてなる、微細パターン2
1が得られる。
第3A図〜第3G図は、この発明のさらに他の実施例の
工程図である。この実施例によると、レジストパターン
の4倍の空間周波数を有する微細パターンが形成される
第3A図を参照して、被処理基板10の上に、間を隔て
て設けられた複数個のパターンユニット30からなるレ
ジストパターン31が形成される。
第3B図を参照して、レジストパターン31を覆うよう
に、被処理基板10の表面全面に、所定の膜厚を有する
第1の膜(たとえばシリコン酸化膜)32が形成される
第3B図および第3C図を参照して、第1の膜32を異
方性エツチングして、パターンユニット30の両側壁上
にのみ、第1の膜32を残留させる。パターンユニット
30の両側壁上に残留した第1の膜を、以下、第1の残
留膜33という。
第3C図および第3D図を参照して、レジストパターン
のパターンユニット30のみを選択的に除去して、複数
個の第1の残留膜33のパターンユニットからなる第1
の残留膜パターン34を形成する。第1の残留膜パター
ン34の空間周波数は、レジストパターン31の2倍の
空間周波数を有している。
第3E図を参照して、第1の残留膜パターン34を覆う
ように、被処理基板10の表面全面に所定の膜厚を有す
る第2の膜(たとえばシリコン窒化膜)35を形成する
第3E図および第3F図を参照して、第2の膜35を異
方性エツチングして、第1の残留膜33のパターンユニ
ットの両側壁上にのみ、第2の膜を残留させる。第1の
残留膜33のパターンユニットの両側壁上に残留した膜
を、以下、第2の残留膜36という。
第3F図および第3G図を参照して、第1の残留膜パタ
ーン33のパターンユニットのみを選択的に除去して、
複数の第2の残留膜36のパターンユニットからなる微
細パターン37を形成する。
このようにして形成された微細パターン37は、最初の
レジストパターン31の4倍の空間周波数を有する。
以上、本発明を要約すると次のとおりである。
(1) 特許請求の範囲第1項に記載の方法であって、
前記膜は、シリコン酸化膜で形成される。
(2、特許請求の範囲第1項に記載の方法であって、前
記膜はシリコン窒化膜で形成される。
(3) 特許請求の範囲第1項に記載の方法であって、
レジストパターンの、隣接する前記パターンユニットの
間隔は0.5μmである。
(4) レジストパターンの4倍の空間周波数を有する
微細パターンを形成する方法であって、被処理基板の上
に間を隔てて設けられた複数個のパターンユニットから
なるレジストパターンを形成する工程と、 前記レジストパターンを覆うように、前記被処理基板の
表面全面に所定の膜厚を有する第1の膜を形成する工程
と、 前記第1の膜を異方性エツチングして、前記パターンユ
ニットの両側壁上にのみ前記第1の膜を残留させる工程
と、 前記レジストパターンのみを選択的に除去して、複数個
の前記第1の残留膜のバタニンユニットからなる第1の
残留膜パターンを形成する工程と、前記第1の残留膜パ
ターンを覆うように、前記被処理基板の表面全面に所定
の膜厚を有する第2の膜を形成する工程と、 前記第2の膜を異方性エツチングして、前記第1の残留
膜のパターンユニットの両側壁上にのみ前記第2の膜を
残留させる工程と、 前記第1の残留膜パターンのみを選択的に除去して、複
数の前記第2の残留膜のパターンユニットからなる微細
パターンを形成する工程と、を備える。
(5) 上記(4)に記載の方法であって、前記レジス
トパターンの、隣接する前記パターンユニットの間隔は
0.5μmである。
(6) 上記(4)に記載の方法であって、前記第1の
膜はシリコン酸化膜で形成され、前記第2の膜はシリコ
ン窒化膜で形成きれる。
[発明の効果コ 以上説明したとおり、この発明によれば、レジストパタ
ーンを構成するパターンユニットの両側壁上にのみ、膜
を残存させる。そして、この状態で、レジストパターン
のみを選択的に除去して、複数の上記残留膜のパターン
ユニットからなる微細パターンを形成する。それゆえに
、この微細パターンの空間周波数はレジストパターンの
空間周波数の少なくとも2倍になっている。すなわち、
レジストパターンの空間周波数が露光装置の解像力の限
界値に近いものであったとしても、この方法によると、
さらにその2倍の空間周波数を有する微細パターンが容
易に得られる。
この発明の他の局面によれば、上述のレジストパターン
を被処理基板の上に形成するに先立ち、該被処理基板の
表面を円滑にするためのボトムレジスト層が形成される
。したがって、被処理基板の表面に凹凸が形成されてい
たとしても、該基板の表面は滑らかになり、該基板の表
面に微細パターンをうまく形成できるようになる。
【図面の簡単な説明】
第1A図〜第1D図は、この発明の一実施例にかかる、
微細パターンの形成方法の工程図であり、断面図で表わ
されている。 第2A図〜第2F図は、この発明の他の実施例にかかる
、微細パターンの形成方法の工程図であり、断面図で表
わされている。 第3A図〜第3G図は、この発明のさらに他の実施例に
かかる、微細パターンの形成方法の工程図であり、断面
図で表わされている。 第4A図〜第4E図は、微細パターンの形成方法の従来
の工程図であり、断面図で表わされている。 第5A図〜第5E図は、より微細なパターンが得られる
ように改良された、従来の方法の工程図であり、断面図
で表わされている。 第6A図〜第6E図は、第5A図〜第5E図に示す方法
の問題点を説明するための概念図であり、断面図で表わ
されている。 図において、10は被処理基板、11はレジストパター
ン、12はシリコン酸化膜、13はシリコン残留膜、1
4は微細パターンである。 なお、各図中、同一符号は同一または相当部分を示す。 第2E図

Claims (2)

    【特許請求の範囲】
  1. (1)レジストパターンの少なくとも2倍の空間周波数
    を有する微細パターンを形成する方法であって、 被処理基板の上に間を隔てて設けられた複数個のパター
    ンユニットからなるレジストパターンを形成する工程と
    、 前記レジストパターンを覆うように、前記被処理基板の
    表面全面に所定の膜厚を有する膜を形成する工程と、 前記膜を異方性エッチングして、前記パターンユニット
    の両側壁上にのみ前記膜を残留させる工程と、 前記レジストパターンのみを選択的に除去して、複数の
    前記残留膜のパターンユニットからなる微細パターンを
    形成する工程と、 を備えた、微細パターンの形成方法。
  2. (2)表面に凹凸を有する被処理基板の上に、レジスト
    パターンの少なくとも2倍の空間周波数を有する微細パ
    ターンを形成する方法であって、被処理基板の上に、該
    基板の表面を円滑にするためのボトムレジスト層を形成
    する工程と、前記ボトムレジスト層の上に中間層を形成
    する工程と、 前記中間層の上に上層レジスト層を形成する工程と、 前記上層レジスト層をパターニングし、前記中間層の上
    に、間を隔てて設けられた複数個のパターンユニットか
    らなる上層レジストパターンを形成する工程と、 前記上層レジストパターンを覆うように、前記被処理基
    板の表面全面に所定の膜厚を有する膜を形成する工程と
    、 前記膜を異方性エッチングして、前記パターンユニット
    の両側壁上にのみ前記膜を残留させる工程と、 前記上層レジストパターンのみを選択的に除去して、複
    数個の前記残留膜のパターンユニットからなる残留膜パ
    ターンを形成する工程と、 前記残留膜パターンをマスクにして、前記中間層および
    前記ボトムレジスト層を選択的にエッチング除去して、
    前記残留膜のパターンユニット、前記中間層のパターン
    ユニットおよび前記ボトムレジスト層のパターンユニッ
    トが積層されてなる微細パターンを形成する工程と、 を備えた微細パターンの形成方法。
JP2071370A 1990-03-20 1990-03-20 微細パターンの形成方法 Pending JPH03270227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2071370A JPH03270227A (ja) 1990-03-20 1990-03-20 微細パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2071370A JPH03270227A (ja) 1990-03-20 1990-03-20 微細パターンの形成方法

Publications (1)

Publication Number Publication Date
JPH03270227A true JPH03270227A (ja) 1991-12-02

Family

ID=13458548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2071370A Pending JPH03270227A (ja) 1990-03-20 1990-03-20 微細パターンの形成方法

Country Status (1)

Country Link
JP (1) JPH03270227A (ja)

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003465A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
KR100412140B1 (ko) * 2001-12-28 2003-12-31 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100816754B1 (ko) * 2006-10-10 2008-03-25 삼성전자주식회사 반도체 장치의 패턴 형성 방법
JP2008166693A (ja) * 2006-12-28 2008-07-17 Hynix Semiconductor Inc 半導体素子のパターン形成方法
WO2009054413A1 (ja) * 2007-10-25 2009-04-30 Nissan Chemical Industries, Ltd. 半導体装置の作製方法
JP2009124134A (ja) * 2007-10-26 2009-06-04 Applied Materials Inc フォトレジストテンプレートマスクを用いて頻度を倍にする方法
JP2009135462A (ja) * 2007-11-30 2009-06-18 Taiwan Semiconductor Manufacturing Co Ltd リソグラフィによるダブルパターンニング方法
JP2009218556A (ja) * 2008-03-12 2009-09-24 Taiwan Semiconductor Manufacturing Co Ltd リソグラフィパターンの形成方法
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
JP2010511306A (ja) * 2006-11-29 2010-04-08 マイクロン テクノロジー, インク. 半導体デバイスのクリティカルディメンジョンを縮小する方法、及び、部分的に作製される縮小クリティカルディメンジョンを有する半導体デバイス
JP2010085977A (ja) * 2008-09-03 2010-04-15 Shin-Etsu Chemical Co Ltd パターン形成方法
JP2010530139A (ja) * 2007-06-15 2010-09-02 アプライド マテリアルズ インコーポレイテッド パターンローディング用途向けの低温sacvdプロセス
JP2010212415A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd 基板処理方法
JP2010534924A (ja) * 2007-06-15 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板ギャップ内に犠牲酸化物ライナを形成する酸素sacvd
US7885114B2 (en) 2007-12-17 2011-02-08 Samsung Electronics Co., Ltd. NAND flash memory devices having wiring with integrally-formed contact pads and dummy lines and methods of manufacturing the same
US8158332B2 (en) 2009-01-20 2012-04-17 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JP2012511255A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
JP2012164895A (ja) * 2011-02-08 2012-08-30 Tokyo Electron Ltd マスクパターンの形成方法
US8329385B2 (en) 2008-06-10 2012-12-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JP2015090908A (ja) * 2013-11-06 2015-05-11 大日本印刷株式会社 パターン形成方法
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
WO2017163816A1 (ja) 2016-03-24 2017-09-28 富士フイルム株式会社 感活性光線性又は感放射線性組成物、感活性光線性又は感放射線性組成物の製造方法、パターン形成方法、及び電子デバイスの製造方法
WO2017163922A1 (ja) 2016-03-24 2017-09-28 富士フイルム株式会社 感活性光線性又は感放射線性組成物、感活性光線性又は感放射線性組成物の精製方法、パターン形成方法、及び電子デバイスの製造方法
WO2018061944A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法及び電子デバイスの製造方法
WO2018180070A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2018193954A1 (ja) 2017-04-21 2018-10-25 富士フイルム株式会社 Euv光用感光性組成物、パターン形成方法、電子デバイスの製造方法
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
WO2019123842A1 (ja) 2017-12-22 2019-06-27 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、レジスト膜付きマスクブランクス、フォトマスクの製造方法、電子デバイスの製造方法
WO2019167725A1 (ja) 2018-02-28 2019-09-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法、樹脂
WO2019188595A1 (ja) 2018-03-26 2019-10-03 富士フイルム株式会社 感光性樹脂組成物及びその製造方法、レジスト膜、パターン形成方法、並びに、電子デバイスの製造方法
WO2019187881A1 (ja) 2018-03-30 2019-10-03 富士フイルム株式会社 Euv光用ネガ型感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2019203140A1 (ja) 2018-04-20 2019-10-24 富士フイルム株式会社 Euv光用感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2020049963A1 (ja) 2018-09-07 2020-03-12 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020105505A1 (ja) 2018-11-22 2020-05-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020158417A1 (ja) 2019-01-28 2020-08-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020158366A1 (ja) 2019-01-28 2020-08-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020158313A1 (ja) 2019-01-28 2020-08-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020203073A1 (ja) 2019-03-29 2020-10-08 富士フイルム株式会社 Euv光用感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2020255964A1 (ja) 2019-06-21 2020-12-24 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020261885A1 (ja) 2019-06-28 2020-12-30 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法
WO2020261752A1 (ja) 2019-06-28 2020-12-30 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物の製造方法、パターン形成方法、電子デバイスの製造方法
WO2021039391A1 (ja) 2019-08-29 2021-03-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び、電子デバイスの製造方法
WO2021039429A1 (ja) 2019-08-29 2021-03-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び、電子デバイスの製造方法
WO2021131655A1 (ja) 2019-12-27 2021-07-01 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び電子デバイスの製造方法
WO2021199841A1 (ja) 2020-03-30 2021-10-07 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法
WO2021199940A1 (ja) 2020-03-31 2021-10-07 富士フイルム株式会社 レジスト組成物の製造方法、パターン形成方法
WO2021241086A1 (ja) 2020-05-29 2021-12-02 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法、化合物、化合物の製造方法
WO2022158338A1 (ja) 2021-01-22 2022-07-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、電子デバイスの製造方法、化合物、及び樹脂
WO2022158326A1 (ja) 2021-01-22 2022-07-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び電子デバイスの製造方法
US11467487B2 (en) * 2019-01-03 2022-10-11 Boe Technology Group Co., Ltd. Method for manufacturing template
JP2022172744A (ja) * 2021-05-07 2022-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003465A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
KR100412140B1 (ko) * 2001-12-28 2003-12-31 주식회사 하이닉스반도체 반도체소자의 제조방법
US9761457B2 (en) 2006-07-10 2017-09-12 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US11335563B2 (en) 2006-07-10 2022-05-17 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10607844B2 (en) 2006-07-10 2020-03-31 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US10096483B2 (en) 2006-07-10 2018-10-09 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
KR100816754B1 (ko) * 2006-10-10 2008-03-25 삼성전자주식회사 반도체 장치의 패턴 형성 방법
JP2010511306A (ja) * 2006-11-29 2010-04-08 マイクロン テクノロジー, インク. 半導体デバイスのクリティカルディメンジョンを縮小する方法、及び、部分的に作製される縮小クリティカルディメンジョンを有する半導体デバイス
US8836083B2 (en) 2006-11-29 2014-09-16 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices
JP2008166693A (ja) * 2006-12-28 2008-07-17 Hynix Semiconductor Inc 半導体素子のパターン形成方法
JP2010530139A (ja) * 2007-06-15 2010-09-02 アプライド マテリアルズ インコーポレイテッド パターンローディング用途向けの低温sacvdプロセス
JP2010534924A (ja) * 2007-06-15 2010-11-11 アプライド マテリアルズ インコーポレイテッド 基板ギャップ内に犠牲酸化物ライナを形成する酸素sacvd
WO2009054413A1 (ja) * 2007-10-25 2009-04-30 Nissan Chemical Industries, Ltd. 半導体装置の作製方法
JP2009124134A (ja) * 2007-10-26 2009-06-04 Applied Materials Inc フォトレジストテンプレートマスクを用いて頻度を倍にする方法
TWI493598B (zh) * 2007-10-26 2015-07-21 Applied Materials Inc 利用光阻模板遮罩的倍頻方法
JP2009135462A (ja) * 2007-11-30 2009-06-18 Taiwan Semiconductor Manufacturing Co Ltd リソグラフィによるダブルパターンニング方法
US7935477B2 (en) 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
US7885114B2 (en) 2007-12-17 2011-02-08 Samsung Electronics Co., Ltd. NAND flash memory devices having wiring with integrally-formed contact pads and dummy lines and methods of manufacturing the same
US8902660B2 (en) 2007-12-17 2014-12-02 Samsung Electronics Co., Ltd. Semiconductor devices having wiring with contact pads and dummy lines
US8213231B2 (en) 2007-12-17 2012-07-03 Samsung Electronics Co., Ltd. NAND flash memory devices having wiring with integrally-formed contact pads and dummy lines and methods of manufacturing the same
US8339859B2 (en) 2007-12-17 2012-12-25 Samsung Electronics Co., Ltd. Nonvolatile memory devices that utilize dummy word line segments to inhibit dishing during fabrication
US8673782B2 (en) 2007-12-17 2014-03-18 Samsung Electronics Co., Ltd. Methods of manufacturing NAND flash memory devices
US8901746B2 (en) 2007-12-17 2014-12-02 Samsung Electronics Co., Ltd. Methods of manufacturing NAND flash memory devices
JP2009218556A (ja) * 2008-03-12 2009-09-24 Taiwan Semiconductor Manufacturing Co Ltd リソグラフィパターンの形成方法
US8048616B2 (en) 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8097398B2 (en) 2008-06-04 2012-01-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
US8329385B2 (en) 2008-06-10 2012-12-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP5484325B2 (ja) * 2008-06-13 2014-05-07 東京エレクトロン株式会社 半導体装置の製造方法
JP2010085977A (ja) * 2008-09-03 2010-04-15 Shin-Etsu Chemical Co Ltd パターン形成方法
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates
JP2012511255A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー, インク. 基板作製方法
US8158332B2 (en) 2009-01-20 2012-04-17 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JP2010212415A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd 基板処理方法
JP2012164895A (ja) * 2011-02-08 2012-08-30 Tokyo Electron Ltd マスクパターンの形成方法
JP2015090908A (ja) * 2013-11-06 2015-05-11 大日本印刷株式会社 パターン形成方法
WO2017163922A1 (ja) 2016-03-24 2017-09-28 富士フイルム株式会社 感活性光線性又は感放射線性組成物、感活性光線性又は感放射線性組成物の精製方法、パターン形成方法、及び電子デバイスの製造方法
WO2017163816A1 (ja) 2016-03-24 2017-09-28 富士フイルム株式会社 感活性光線性又は感放射線性組成物、感活性光線性又は感放射線性組成物の製造方法、パターン形成方法、及び電子デバイスの製造方法
WO2018061944A1 (ja) 2016-09-29 2018-04-05 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法及び電子デバイスの製造方法
WO2018180070A1 (ja) 2017-03-31 2018-10-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2018193954A1 (ja) 2017-04-21 2018-10-25 富士フイルム株式会社 Euv光用感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2019123842A1 (ja) 2017-12-22 2019-06-27 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、レジスト膜付きマスクブランクス、フォトマスクの製造方法、電子デバイスの製造方法
WO2019167725A1 (ja) 2018-02-28 2019-09-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法、樹脂
WO2019188595A1 (ja) 2018-03-26 2019-10-03 富士フイルム株式会社 感光性樹脂組成物及びその製造方法、レジスト膜、パターン形成方法、並びに、電子デバイスの製造方法
WO2019187881A1 (ja) 2018-03-30 2019-10-03 富士フイルム株式会社 Euv光用ネガ型感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2019203140A1 (ja) 2018-04-20 2019-10-24 富士フイルム株式会社 Euv光用感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2020049963A1 (ja) 2018-09-07 2020-03-12 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020105505A1 (ja) 2018-11-22 2020-05-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
US11467487B2 (en) * 2019-01-03 2022-10-11 Boe Technology Group Co., Ltd. Method for manufacturing template
WO2020158417A1 (ja) 2019-01-28 2020-08-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020158366A1 (ja) 2019-01-28 2020-08-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020158313A1 (ja) 2019-01-28 2020-08-06 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020203073A1 (ja) 2019-03-29 2020-10-08 富士フイルム株式会社 Euv光用感光性組成物、パターン形成方法、電子デバイスの製造方法
WO2020255964A1 (ja) 2019-06-21 2020-12-24 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、レジスト膜、パターン形成方法、電子デバイスの製造方法
WO2020261752A1 (ja) 2019-06-28 2020-12-30 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物の製造方法、パターン形成方法、電子デバイスの製造方法
WO2020261885A1 (ja) 2019-06-28 2020-12-30 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法
WO2021039429A1 (ja) 2019-08-29 2021-03-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び、電子デバイスの製造方法
WO2021039391A1 (ja) 2019-08-29 2021-03-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び、電子デバイスの製造方法
WO2021131655A1 (ja) 2019-12-27 2021-07-01 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び電子デバイスの製造方法
WO2021199841A1 (ja) 2020-03-30 2021-10-07 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法
WO2021199940A1 (ja) 2020-03-31 2021-10-07 富士フイルム株式会社 レジスト組成物の製造方法、パターン形成方法
WO2021241086A1 (ja) 2020-05-29 2021-12-02 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、パターン形成方法、レジスト膜、電子デバイスの製造方法、化合物、化合物の製造方法
WO2022158338A1 (ja) 2021-01-22 2022-07-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、電子デバイスの製造方法、化合物、及び樹脂
WO2022158326A1 (ja) 2021-01-22 2022-07-28 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び電子デバイスの製造方法
JP2022172744A (ja) * 2021-05-07 2022-11-17 東京エレクトロン株式会社 基板処理方法および基板処理装置

Similar Documents

Publication Publication Date Title
JPH03270227A (ja) 微細パターンの形成方法
US10020196B2 (en) Methods of forming etch masks for sub-resolution substrate patterning
TWI625764B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
TWI505324B (zh) 形成高密度圖案的方法
JP2005183977A (ja) 金属構造物の製造方法
JP2765561B2 (ja) 微細空中配線の作製方法
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
US9348230B2 (en) Method of manufacturing semiconductor device
KR100953053B1 (ko) 반도체 소자의 미세 패턴 형성 방법
CN112768351B (zh) 一种图形形成方法
JPH03257825A (ja) 半導体装置の製造方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JPH01119028A (ja) 半導体装置の製造方法
JPH0373526A (ja) パターン形成方法
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
JPH02189922A (ja) 半導体装置の製造方法
JPH11288924A (ja) 半導体装置の製造方法
JPH0496225A (ja) 半導体装置の製造方法
JPH0621043A (ja) 半導体装置の製造方法
JPH05267253A (ja) 半導体装置の製造方法
JPH03201530A (ja) 微細孔の形成方法
JPH07273218A (ja) 半導体装置の製造方法
JPH04352427A (ja) 配線形成方法
JPH0518457B2 (ja)
JP2000277524A (ja) 高アスペクト比パターンの形成方法