JP2010085977A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2010085977A JP2010085977A JP2009166373A JP2009166373A JP2010085977A JP 2010085977 A JP2010085977 A JP 2010085977A JP 2009166373 A JP2009166373 A JP 2009166373A JP 2009166373 A JP2009166373 A JP 2009166373A JP 2010085977 A JP2010085977 A JP 2010085977A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- photoresist
- spacer
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials For Photolithography (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】 少なくとも、基板上にフォトレジスト膜を成膜し、該フォトレジスト膜を高エネルギー線で露光し、現像液を用いて現像し、フォトレジストパターンを形成した後、該フォトレジストパターンの側壁にスペーサーを形成する方法により基板上にパターンを形成するパターン形成方法において、少なくとも、前記フォトレジストパターンは、膜強度としてのハードネスが0.4GPa以上またはヤングモジュラスが9.2GPa以上のものを形成し、該フォトレジストパターンの側壁に、前記スペーサーとして珪素酸化膜を形成することによって基板にパターンを形成することを特徴とするパターン形成方法。
【選択図】図1
Description
ラインパターン両側の側壁に膜を付けてこれによってピッチを半分にする方法が提案されている(非特許文献4)。この側壁スペーサー法としては、レジスト下層のハードマスクとその側壁に付けた膜と膜の間のスペースに埋めこんだ膜とをエッチングパターンとして用いるスペーサースペース法と、レジスト下層のハードマスク側壁に付けた膜をエッチングパターンとして用いるスペーサーライン法が提案されている(非特許文献5)。どちらの方法に於いてもレジスト下のハードマスクの側壁に付けた膜をエッチングマスクとして用いている。レジストラインがターゲット寸法からずれるとスペーサースペース法ではエッチングマスクとして用いるラインCDがまちまちになるし、スペーサーライン法ではライン位置のばらつきにつながる。どちらの方法に於いても側壁スペーサーの膜厚制御と現像後のレジストパターンの寸法制御の両方の高精度化が必要である。側壁スペーサー法はいずれの方法を用いても1回の露光でピッチを半分に出来るが、ラインの端点はドーナツ状になり、最も端のラインが不必要だったりすることがあるため、これを消去するための露光が必要であり、少なくとも2回の露光が必要である。しかしながら、この場合の2回目の露光に於いてピッチを半分にするための非常に高精度なアライメントは必要ない。
基板21上に被加工層22、ハードマスク23を形成し、その上にレジスト膜を形成した後フォトレジストパターン24を得る(図2−1)。ハードマスク23にドライエッチングでフォトレジストパターン24を転写し(図2−2)、得られたハードマスクパターン23’上に珪素酸化膜25をCVD法で形成する(図2−3)。ドライエッチングでハードマスクパターン23’上部とスペース部分27の珪素酸化膜を取りスペーサー26を形成し(図2−4)、スペース部分27にスペーサースペース28を埋め込み、ハードマスクパターン23’上部とスペーサー26上部のスペーサースペースを取り(図2−5)、スペーサー26を除去して(図2−6)、被加工層22’を得る(図2−7)。このように、ハードマスクパターン23’の側壁に付いたスペーサー26がパターン反転されて被加工層22に転写され、被加工層22’を得る。
側壁スペーサー法のスペーサーラインプロセスを図3に示し、工程を以下に示す。
基板31上に被加工層32、ハードマスク33を形成し、その上にフォトレジスト膜を形成した後フォトレジストパターン34を得る(図3−1)。ハードマスク33にドライエッチングでレジストパターン34を転写し、ハードマスクパターン33’を得る(図3−2)。ハードマスクパターン33’上に珪素酸化膜35をCVD法で形成する(図3−3)。ドライエッチングでハードマスクパターン33’上部とスペース部分37の珪素酸化膜を取りスペーサー36を形成する(図3−4)。ハードマスクパターン33’を除去してスペーサーライン38を残し(図3−5)、これをマスクにして被加工層32を加工し、被加工層32’を得る(図3−6)。
ハードマスクとしては、SiO2、SiN、SiON、p−Si、TiN、カーボン膜などが用いられ、CVD法またはスピンコートで形成される。ハードマスクとフォトレジスト膜との間には有機反射防止膜を敷いてもよいし、反射防止膜機能を有するSOG膜とカーボン膜からなるトライレイヤーを形成していても良い。側壁スペーサー法では、スペーサーとしては、ハードマスクとその下の基板を加工するために、ハードマスクとは異なる材質が用いられる。
前述のように、フォトレジストパターンの側壁にスペーサーとして珪素酸化膜系の膜を形成し、このスペーサーを元に下地を加工する側壁スペーサー法において、レジストパターンに直接酸化膜を形成したときにレジストパターンの変形が生じ、レジストパターン寸法が縮小したり、LWRが増大したりする問題が発生した。本発明者は、この原因は、珪素酸化膜の応力がヤングモジュラスが20GPa以上とかなり硬い膜であり、この硬い珪素酸化膜が柔らかなフォトレジストパターンに付着したことによってフォトレジストパターンの変形が生じたものと考えられ、このラインの変形が一様に起こらず、局所的に起こるために、LWRが増大することによるものであることを見出した。
ヒドロキシナフチル基、ヒドロキシアセナフチル基を有する繰り返し単位としては、下記一般式(a1)、(a2)に示すことができる。
ここで、炭素数1〜6のアルキレン基としては、メチレン基、エチレン基、n−プロピレン基、イソプロピレン基、n−ブチレン基、イソブチレン基、sec−ブチレン基、n−ペンチレン基、イソペンチレン基、シクロペンチレン基、n−ヘキシレン基、シクロヘキシレン基が挙げられる。
ラクトン及びエーテル基を有する繰り返し単位の中でも、下記一般式(b1)又は(b2)で示される7−オキサノルボルナン環を有する繰り返し単位は酸と熱によって架橋反応が起こり、これによって膜の機械強度を向上させる効果があるために好ましく用いることが出来る。
有機溶媒の具体例としては、特開2008−111103号公報(0144)〜(0145)、塩基性化合物としては(0146)〜(0164)、界面活性剤は(0165)〜(0166)段落、溶解制御剤としては特開2008−122932号公報(0155)〜(0178)段落、アセチレンアルコール類は(0179)〜(0182)段落に記載されている。
高圧水銀灯からは、254、264、291、297、302、313、365、405、436、546、577nmの輝線が発せられるが、365nmより長波長の光はフォトレジストに添加させられている酸発生剤の分解を起こすことが少ないので、320nmより短波長の照射が効果的である。320nmより長波長の光はフィルターやミラーを装着することによってカットすることもできるし、320nm以上の光のカットを行わなくても良い。メタルハライドランプは高圧水銀灯のような輝度の高いスペクトルではなく、ブロードで連続的な波長の紫外線が発せられるが、高圧水銀灯のように長波長側をカットしてもしなくても良い。高圧水銀灯やメタルハライドランプは安価であり、光強度も強く、多波長の光を発するので低在波の発生がないためにパターンの膜方向に対してまんべんなく酸の発生と硬化を行うことができるメリットがある。
フォトレジスト膜材料に添加されるベースポリマーとして、以下に示す各々のモノマーを組み合わせてテトラヒドロフラン溶媒下で共重合反応を行い、メタノールに晶出し、更にヘキサンで洗浄を繰り返した後に単離、乾燥して、以下に示す組成のベースポリマー(ポリマー1〜9及び比較ポリマー1、2)を得た。得られた各ベースポリマーの組成は1H−NMR、分子量及び分散度はゲルパーミエーションクロマトグラフにより確認した。
ポジ型レジスト材料の調製
上記で合成したベースポリマー(ポリマー1〜9及び比較ポリマー1、2)を用いて、下記表1に示す組成で溶解させた溶液を0.2μmサイズのフィルターで濾過してレジスト溶液を調製した。
表1中の各レジスト膜材料に添加される酸発生剤、塩基性化合物、及び有機溶剤の組成は次の通りである。
酸発生剤:PAG1、PAG2、TAG(下記式参照)
CyH(シクロヘキサノン)
表1に示す実施例1〜15、比較例1、2の組成のレジスト膜材料をヘキサメチルジシラザン(HMDS)ベーパープライム処理したSiウェハー上に塗布し、110℃で60秒間ベークし、膜厚250nmの膜厚に調整した。
実施例9はArFエキシマレーザーを100mJ/cm2照射し、200℃で60秒間ベークした。実施例10、11は200℃で60秒間ベークした。実施例13はKrFエキシマレーザーを100mJ/cm2照射し、200℃で60秒間ベークした。実施例14は100Wの高圧水銀灯を10秒照射し、200℃で60秒間ベークした。実施例15は100Wのメタルハライドランプを10秒照射し、200℃で60秒間ベークした。
MTSシステム 株式会社製ナノインデンター SA2を用いて測定した。
表1中に示される実施例1〜15、比較例1、2で調製したレジスト膜材料を基板上にスピンコーティングし、ホットプレートを用いて110℃で60秒間ベークし、レジスト膜の厚みを120nmにした。
これをArFエキシマレーザースキャナー(株式会社 ニコン製、NSR−S307E,NA0.85、σ0.93/0.69、20度ダイポール照明、6%ハーフトーン位相シフトマスク)を用いて露光し、露光後、直ちに100℃で60秒間ベークし、2.38質量%のテトラメチルアンモニウムヒドロキシドの水溶液で30秒間現像を行って、寸法が50nmでピッチが130nmのポジ型のパターンを得た。実施例9で調整したレジスト膜で形成されたフォトレジストパターンはArFエキシマレーザーを100mJ/cm2照射し、200℃で60秒間ベークした。実施例10、11で調整したレジスト膜で形成されたフォトレジストパターンは200℃で60秒間ベークした。実施例13で調整したレジスト膜で形成されたフォトレジストパターンはKrFエキシマレーザーを100mJ/cm2照射し、200℃で60秒間ベークした。実施例14で調整したレジスト膜で形成されたフォトレジストパターンは100Wの高圧水銀灯を10秒照射し、200℃で60秒間ベークした。実施例15で調整したレジスト膜で形成されたフォトレジストパターンは100Wのメタルハライドランプを10秒照射し、200℃で60秒間ベークした。
21…基板、 22…被加工層、 22’…加工後の被加工層 23…ハードマスク、 23’…ハードマスクパターン、 24…フォトレジストパターン、 25…珪素酸化膜、 26…スペーサー、 27…スペース部分 28…スペーサースペース
31…基板、 32…被加工層、 32’…加工後の被加工層 33…ハードマスク、 33’…ハードマスクパターン、 34…フォトレジストパターン、 35…珪素酸化膜、 36…スペーサー、 37…スペース部分、 38…スペーサーライン。
Claims (9)
- 少なくとも、基板上にフォトレジスト膜を成膜し、該フォトレジスト膜を高エネルギー線で露光し、現像液を用いて現像し、フォトレジストパターンを形成した後、該フォトレジストパターンの側壁にスペーサーを形成する方法により基板上にパターンを形成するパターン形成方法において、少なくとも、前記フォトレジストパターンは、膜強度としてのハードネスが0.4GPa以上またはヤングモジュラスが9.2GPa以上のものを形成し、該フォトレジストパターンの側壁に、前記スペーサーとして珪素酸化膜を形成することによって基板にパターンを形成することを特徴とするパターン形成方法。
- 前記珪素酸化膜が、CVD法またはALD法により形成されることを特徴とする請求項1に記載のパターン形成方法。
- 前記ハードネスは、ナノインデンター法によって測定されたものとすることを特徴とする請求項1または請求項2に記載のパターン形成方法。
- 前記フォトレジスト膜を成膜するためのフォトレジスト膜材料として、化学増幅ポジ型レジスト材料を用いることを特徴とする請求項1乃至請求項3のいずれか一項に記載のパターン形成方法。
- 前記フォトレジスト膜材料に含まれるベースポリマーが、ヒドロキシ基、ヒドロキシナフチル基、ヒドロキシアセナフチル基、カルボキシ基、2,2,2−トリフルオロ−1−ヒドロキシエチル基から選ばれる1以上の密着性基を有することを特徴とする請求項4に記載のパターン形成方法。
- 前記フォトレジストパターンが、現像後の光照射または加熱処理によって硬化されたものであって、該フォトレジストパターンの側壁に前記スペーサーが形成されることを特徴とする請求項1乃至請求項5のいずれか一項に記載のパターン形成方法。
- 前記フォトレジストパターンの側壁に形成されるスペーサーは、前記フォトレジストパターン上に形成した珪素酸化膜のうち、前記フォトレジストパターンのスペース部分の珪素酸化膜と、該フォトレジストパターン上部の珪素酸化膜を除去することで形成し、該フォトレジストパターンの側壁のスペーサーをマスクにして下層の被加工基板を加工することを特徴とする請求項1乃至請求項6のいずれか一項に記載のパターン形成方法。
- 前記被加工基板上に前記フォトレジスト膜を形成する前に、CVD法あるいはスピンコート法により炭素含有率が75重量%以上のカーボン膜を形成し、該カーボン膜は、前記フォトレジストパターンの側壁のスペーサーをマスクとしてドライエッチングにより加工され、加工された該カーボン膜をマスクにして前記被加工基板を加工することを特徴とする請求項7に記載のパターン形成方法。
- 前記カーボン膜と前記フォトレジスト膜との間に炭化水素材料からなる反射防止膜を形成することを特徴とする請求項8記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009166373A JP5336283B2 (ja) | 2008-09-03 | 2009-07-15 | パターン形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226201 | 2008-09-03 | ||
JP2008226201 | 2008-09-03 | ||
JP2009166373A JP5336283B2 (ja) | 2008-09-03 | 2009-07-15 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010085977A true JP2010085977A (ja) | 2010-04-15 |
JP5336283B2 JP5336283B2 (ja) | 2013-11-06 |
Family
ID=41725983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009166373A Active JP5336283B2 (ja) | 2008-09-03 | 2009-07-15 | パターン形成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8617800B2 (ja) |
JP (1) | JP5336283B2 (ja) |
KR (1) | KR101583086B1 (ja) |
TW (1) | TWI430035B (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013164509A (ja) * | 2012-02-10 | 2013-08-22 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
JP2013235885A (ja) * | 2012-05-07 | 2013-11-21 | Dainippon Printing Co Ltd | ナノインプリントリソグラフィ用テンプレートの製造方法 |
WO2014024633A1 (en) * | 2012-08-08 | 2014-02-13 | Fujifilm Corporation | Pattern forming method, and, method for producing electronic device and electronic device, each using the same |
JP2014211541A (ja) * | 2013-04-18 | 2014-11-13 | Jsr株式会社 | 微細パターンの形成方法 |
US9218969B2 (en) | 2010-12-03 | 2015-12-22 | Samsung Electronics Co., Ltd. | Method for reducing intermixing between films of a patterning process, patterning process, and device manufactured by the patterning process |
JP2016522979A (ja) * | 2013-03-14 | 2016-08-04 | 東京エレクトロン株式会社 | 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化 |
JP2016213438A (ja) * | 2015-04-30 | 2016-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
JP2017034284A (ja) * | 2012-02-03 | 2017-02-09 | 大日本印刷株式会社 | ナノインプリント用テンプレートの製造方法 |
US9715172B2 (en) | 2013-10-20 | 2017-07-25 | Tokyo Electron Limited | Use of topography to direct assembly of block copolymers in grapho-epitaxial applications |
US9793137B2 (en) | 2013-10-20 | 2017-10-17 | Tokyo Electron Limited | Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines |
US9947597B2 (en) | 2016-03-31 | 2018-04-17 | Tokyo Electron Limited | Defectivity metrology during DSA patterning |
JP2018084644A (ja) * | 2016-11-22 | 2018-05-31 | 東京エレクトロン株式会社 | パターン形成方法 |
KR20180083885A (ko) * | 2015-11-24 | 2018-07-23 | 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 | 가시 스펙트럼 내의 파장들에 대한 유전체 메타표면들을 제조하기 위한 원자 층 퇴적 공정 |
US10490402B2 (en) | 2013-09-04 | 2019-11-26 | Tokyo Electron Limited | UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly |
JP2020111727A (ja) * | 2019-01-09 | 2020-07-27 | 信越化学工業株式会社 | 熱硬化性ケイ素含有化合物、ケイ素含有膜形成用組成物及びパターン形成方法 |
CN111834204A (zh) * | 2020-08-28 | 2020-10-27 | 上海华力微电子有限公司 | 半导体结构的制备方法 |
US11579456B2 (en) | 2017-08-31 | 2023-02-14 | Metalenz, Inc. | Transmissive metasurface lens integration |
US11927769B2 (en) | 2022-03-31 | 2024-03-12 | Metalenz, Inc. | Polarization sorting metasurface microlens array device |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI595691B (zh) * | 2010-07-28 | 2017-08-11 | 應用材料股份有限公司 | 用於磁性媒材圖案化之阻劑強化 |
JP5682290B2 (ja) * | 2010-12-20 | 2015-03-11 | 東京エレクトロン株式会社 | 炭素含有薄膜のスリミング方法及び酸化装置 |
US8722320B2 (en) * | 2011-07-27 | 2014-05-13 | Micron Technology, Inc. | Lithography method and device |
CN103050382B (zh) * | 2011-10-17 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN104011834B (zh) * | 2011-12-29 | 2016-08-24 | 英特尔公司 | 间隔体辅助的间距分隔光刻法 |
US9005877B2 (en) | 2012-05-15 | 2015-04-14 | Tokyo Electron Limited | Method of forming patterns using block copolymers and articles thereof |
US8697316B2 (en) * | 2012-06-11 | 2014-04-15 | Nanya Technology Corp. | Hard mask spacer structure and fabrication method thereof |
US8987142B2 (en) * | 2013-01-09 | 2015-03-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-patterning method and device formed by the method |
US20140273534A1 (en) | 2013-03-14 | 2014-09-18 | Tokyo Electron Limited | Integration of absorption based heating bake methods into a photolithography track system |
US8975009B2 (en) | 2013-03-14 | 2015-03-10 | Tokyo Electron Limited | Track processing to remove organic films in directed self-assembly chemo-epitaxy applications |
US8980538B2 (en) | 2013-03-14 | 2015-03-17 | Tokyo Electron Limited | Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents |
US9209014B2 (en) | 2013-03-15 | 2015-12-08 | Tokyo Electron Limited | Multi-step bake apparatus and method for directed self-assembly lithography control |
US9466325B2 (en) * | 2013-07-10 | 2016-10-11 | Seagate Technology Llc | Patterned growth guiding mechanism |
CN104465386A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
JP2015115599A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社東芝 | パターン形成方法 |
US9349952B1 (en) * | 2014-12-08 | 2016-05-24 | Sony Corporation | Methods for fabricating a memory device with an enlarged space between neighboring bottom electrodes |
KR102323456B1 (ko) * | 2014-12-26 | 2021-11-10 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조 방법 |
US9786503B2 (en) * | 2015-04-08 | 2017-10-10 | Tokyo Electron Limited | Method for increasing pattern density in self-aligned patterning schemes without using hard masks |
WO2019060570A1 (en) * | 2017-09-22 | 2019-03-28 | Tokyo Electron Limited | METHODS OF COATING PHOTORESIN USING HIGH DENSITY EXPOSURE |
US10727045B2 (en) * | 2017-09-29 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device |
EP4050416A1 (en) * | 2021-02-25 | 2022-08-31 | ASML Netherlands B.V. | Lithographic method |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270227A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
JPH0677180A (ja) * | 1992-08-24 | 1994-03-18 | Fujitsu Ltd | 細線状エッチングマスクの製造方法 |
JP2008028037A (ja) * | 2006-07-19 | 2008-02-07 | Nec Electronics Corp | 半導体装置の製造方法 |
WO2008067228A1 (en) * | 2006-11-29 | 2008-06-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions |
JP2008170952A (ja) * | 2007-01-05 | 2008-07-24 | Hynix Semiconductor Inc | 感光剤組成物及びこれを利用したパターン形成方法 |
WO2008149989A1 (ja) * | 2007-06-08 | 2008-12-11 | Tokyo Electron Limited | パターニング方法 |
JP2009099938A (ja) * | 2007-09-28 | 2009-05-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体 |
JP2009124134A (ja) * | 2007-10-26 | 2009-06-04 | Applied Materials Inc | フォトレジストテンプレートマスクを用いて頻度を倍にする方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3504247B2 (ja) | 2000-12-15 | 2004-03-08 | 株式会社東芝 | 半導体装置の製造方法 |
US6576562B2 (en) | 2000-12-15 | 2003-06-10 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device using mask pattern having high etching resistance |
JP3981825B2 (ja) | 2002-12-24 | 2007-09-26 | 信越化学工業株式会社 | パターン形成方法及び下層膜形成材料 |
JP4355943B2 (ja) | 2003-10-03 | 2009-11-04 | 信越化学工業株式会社 | フォトレジスト下層膜形成材料及びパターン形成方法 |
US7303855B2 (en) | 2003-10-03 | 2007-12-04 | Shin-Etsu Chemical Co., Ltd. | Photoresist undercoat-forming material and patterning process |
JP2005197561A (ja) | 2004-01-09 | 2005-07-21 | Hitachi Kokusai Electric Inc | 基板処理装置 |
JP2006293329A (ja) | 2005-03-14 | 2006-10-26 | Fuji Photo Film Co Ltd | 反射防止フィルム及びその製造方法、並びにそのような反射防止フィルムを用いた偏光板、及びそのような反射防止フィルム又は偏光板を用いた画像表示装置。 |
JP4659678B2 (ja) | 2005-12-27 | 2011-03-30 | 信越化学工業株式会社 | フォトレジスト下層膜形成材料及びパターン形成方法 |
JP2007218943A (ja) | 2006-02-14 | 2007-08-30 | Shin Etsu Chem Co Ltd | 基板及びパターン形成方法 |
JP5223168B2 (ja) | 2006-03-20 | 2013-06-26 | 信越化学工業株式会社 | 化学増幅ポジ型レジスト材料並びにこれを用いたパターン形成方法 |
JP5398966B2 (ja) | 2006-07-24 | 2014-01-29 | 信越化学工業株式会社 | 高分子化合物及びポジ型レジスト材料並びにこれを用いたパターン形成方法 |
KR100788371B1 (ko) * | 2006-08-02 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 제조 방법 |
KR101116963B1 (ko) | 2006-10-04 | 2012-03-14 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 고분자 화합물, 레지스트 재료, 및 패턴 형성 방법 |
JP4858714B2 (ja) | 2006-10-04 | 2012-01-18 | 信越化学工業株式会社 | 高分子化合物、レジスト材料、及びパターン形成方法 |
US7771914B2 (en) | 2006-10-17 | 2010-08-10 | Shin-Etsu Chemical Co., Ltd. | Resist composition and patterning process |
JP4849267B2 (ja) | 2006-10-17 | 2012-01-11 | 信越化学工業株式会社 | レジスト材料及びこれを用いたパターン形成方法 |
US7799503B2 (en) * | 2007-05-17 | 2010-09-21 | International Business Machines Corporation | Composite structures to prevent pattern collapse |
US8980756B2 (en) * | 2007-07-30 | 2015-03-17 | Micron Technology, Inc. | Methods for device fabrication using pitch reduction |
US8029971B2 (en) * | 2008-03-13 | 2011-10-04 | International Business Machines Corporation | Photopatternable dielectric materials for BEOL applications and methods for use |
-
2009
- 2009-07-15 JP JP2009166373A patent/JP5336283B2/ja active Active
- 2009-07-27 US US12/458,884 patent/US8617800B2/en active Active
- 2009-09-02 KR KR1020090082261A patent/KR101583086B1/ko active IP Right Grant
- 2009-09-02 TW TW098129533A patent/TWI430035B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03270227A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
JPH0677180A (ja) * | 1992-08-24 | 1994-03-18 | Fujitsu Ltd | 細線状エッチングマスクの製造方法 |
JP2008028037A (ja) * | 2006-07-19 | 2008-02-07 | Nec Electronics Corp | 半導体装置の製造方法 |
WO2008067228A1 (en) * | 2006-11-29 | 2008-06-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices and partially fabricated semiconductor devices having reduced critical dimensions |
JP2008170952A (ja) * | 2007-01-05 | 2008-07-24 | Hynix Semiconductor Inc | 感光剤組成物及びこれを利用したパターン形成方法 |
WO2008149989A1 (ja) * | 2007-06-08 | 2008-12-11 | Tokyo Electron Limited | パターニング方法 |
JP2009099938A (ja) * | 2007-09-28 | 2009-05-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体 |
JP2009124134A (ja) * | 2007-10-26 | 2009-06-04 | Applied Materials Inc | フォトレジストテンプレートマスクを用いて頻度を倍にする方法 |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9218969B2 (en) | 2010-12-03 | 2015-12-22 | Samsung Electronics Co., Ltd. | Method for reducing intermixing between films of a patterning process, patterning process, and device manufactured by the patterning process |
JP2017034284A (ja) * | 2012-02-03 | 2017-02-09 | 大日本印刷株式会社 | ナノインプリント用テンプレートの製造方法 |
US9459535B2 (en) | 2012-02-10 | 2016-10-04 | Tokyo Ohka Kogyo Co., Ltd. | Method of forming pattern |
JP2013164509A (ja) * | 2012-02-10 | 2013-08-22 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法 |
JP2013235885A (ja) * | 2012-05-07 | 2013-11-21 | Dainippon Printing Co Ltd | ナノインプリントリソグラフィ用テンプレートの製造方法 |
US10126651B2 (en) | 2012-08-08 | 2018-11-13 | Fujifilm Corporation | Pattern forming method, and, method for producing electronic device and electronic device, each using the same |
WO2014024633A1 (en) * | 2012-08-08 | 2014-02-13 | Fujifilm Corporation | Pattern forming method, and, method for producing electronic device and electronic device, each using the same |
JP2014035421A (ja) * | 2012-08-08 | 2014-02-24 | Fujifilm Corp | パターン形成方法、並びに、これを用いた電子デバイスの製造方法、及び、電子デバイス |
JP2016522979A (ja) * | 2013-03-14 | 2016-08-04 | 東京エレクトロン株式会社 | 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化 |
JP2014211541A (ja) * | 2013-04-18 | 2014-11-13 | Jsr株式会社 | 微細パターンの形成方法 |
US11538684B2 (en) | 2013-09-04 | 2022-12-27 | Tokyo Electron Limited | UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly |
US10490402B2 (en) | 2013-09-04 | 2019-11-26 | Tokyo Electron Limited | UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly |
US9793137B2 (en) | 2013-10-20 | 2017-10-17 | Tokyo Electron Limited | Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines |
US9715172B2 (en) | 2013-10-20 | 2017-07-25 | Tokyo Electron Limited | Use of topography to direct assembly of block copolymers in grapho-epitaxial applications |
JP2016213438A (ja) * | 2015-04-30 | 2016-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
KR20180083885A (ko) * | 2015-11-24 | 2018-07-23 | 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 | 가시 스펙트럼 내의 파장들에 대한 유전체 메타표면들을 제조하기 위한 원자 층 퇴적 공정 |
JP2018536204A (ja) * | 2015-11-24 | 2018-12-06 | プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ | 可視スペクトルの波長のための誘電体メタサーフェス(metasurface)を製造するための原子層堆積プロセス |
KR102643957B1 (ko) * | 2015-11-24 | 2024-03-07 | 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 | 가시 스펙트럼 내의 파장들에 대한 유전체 메타표면들을 제조하기 위한 원자 층 퇴적 공정 |
US11815668B2 (en) | 2015-11-24 | 2023-11-14 | President And Fellows Of Harvard College | Atomic layer deposition process for fabricating dielectric metasurfaces for wavelengths in the visible spectrum |
US11366296B2 (en) | 2015-11-24 | 2022-06-21 | President And Fellows Of Harvard College | Atomic layer deposition process for fabricating dielectric metasurfaces for wavelengths in the visible spectrum |
US9947597B2 (en) | 2016-03-31 | 2018-04-17 | Tokyo Electron Limited | Defectivity metrology during DSA patterning |
JP2018084644A (ja) * | 2016-11-22 | 2018-05-31 | 東京エレクトロン株式会社 | パターン形成方法 |
US11579456B2 (en) | 2017-08-31 | 2023-02-14 | Metalenz, Inc. | Transmissive metasurface lens integration |
JP7360927B2 (ja) | 2019-01-09 | 2023-10-13 | 信越化学工業株式会社 | 熱硬化性ケイ素含有化合物、ケイ素含有膜形成用組成物及びパターン形成方法 |
JP2020111727A (ja) * | 2019-01-09 | 2020-07-27 | 信越化学工業株式会社 | 熱硬化性ケイ素含有化合物、ケイ素含有膜形成用組成物及びパターン形成方法 |
CN111834204B (zh) * | 2020-08-28 | 2023-02-10 | 上海华力微电子有限公司 | 半导体结构的制备方法 |
CN111834204A (zh) * | 2020-08-28 | 2020-10-27 | 上海华力微电子有限公司 | 半导体结构的制备方法 |
US11927769B2 (en) | 2022-03-31 | 2024-03-12 | Metalenz, Inc. | Polarization sorting metasurface microlens array device |
Also Published As
Publication number | Publication date |
---|---|
US8617800B2 (en) | 2013-12-31 |
JP5336283B2 (ja) | 2013-11-06 |
US20100055621A1 (en) | 2010-03-04 |
KR101583086B1 (ko) | 2016-01-07 |
TWI430035B (zh) | 2014-03-11 |
TW201017338A (en) | 2010-05-01 |
KR20100027995A (ko) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5336283B2 (ja) | パターン形成方法 | |
JP4826840B2 (ja) | パターン形成方法 | |
JP5516195B2 (ja) | パターン形成方法及びレジスト材料 | |
JP4826846B2 (ja) | パターン形成方法 | |
JP5218227B2 (ja) | パターン形成方法 | |
JP5115752B2 (ja) | パターン形成方法 | |
JP5776580B2 (ja) | ポジ型レジスト材料及びこれを用いたパターン形成方法 | |
JP4839470B2 (ja) | トップコートを用いて深紫外線フォトレジストに像を形成する方法およびそのための材料 | |
JP4826841B2 (ja) | パターン形成方法 | |
JP5206974B2 (ja) | パターン形成方法 | |
JP2010066597A (ja) | パターン形成方法 | |
US20100173247A1 (en) | Substrate planarization with imprint materials and processes | |
TWI470358B (zh) | 正型光阻組成物及圖案形成方法 | |
JP5780246B2 (ja) | パターン形成方法 | |
JP2006501495A5 (ja) | ||
JP5124818B2 (ja) | パターン形成方法 | |
JP4869977B2 (ja) | 下層膜用組成物及び多層レジストパターン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5336283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |