JP2009124134A - フォトレジストテンプレートマスクを用いて頻度を倍にする方法 - Google Patents
フォトレジストテンプレートマスクを用いて頻度を倍にする方法 Download PDFInfo
- Publication number
- JP2009124134A JP2009124134A JP2008274120A JP2008274120A JP2009124134A JP 2009124134 A JP2009124134 A JP 2009124134A JP 2008274120 A JP2008274120 A JP 2008274120A JP 2008274120 A JP2008274120 A JP 2008274120A JP 2009124134 A JP2009124134 A JP 2009124134A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- layer
- spacer
- photoresist
- photoresist template
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims abstract description 217
- 238000000034 method Methods 0.000 title claims abstract description 116
- 125000006850 spacer group Chemical group 0.000 claims abstract description 174
- 239000000463 material Substances 0.000 claims abstract description 103
- 230000008569 process Effects 0.000 claims abstract description 89
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 49
- 238000005530 etching Methods 0.000 claims description 43
- 238000000059 patterning Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009833 condensation Methods 0.000 claims description 14
- 230000005494 condensation Effects 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000005092 sublimation method Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 125000004432 carbon atom Chemical group C* 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000859 sublimation Methods 0.000 claims description 4
- 230000008022 sublimation Effects 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 19
- 238000001459 lithography Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000000758 substrate Substances 0.000 description 12
- 238000009966 trimming Methods 0.000 description 11
- 238000011161 development Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 230000000717 retained effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WGXGKXTZIQFQFO-CMDGGOBGSA-N ethenyl (e)-3-phenylprop-2-enoate Chemical compound C=COC(=O)\C=C\C1=CC=CC=C1 WGXGKXTZIQFQFO-CMDGGOBGSA-N 0.000 description 1
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3146—Carbon layers, e.g. diamond-like layers
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】フォトレジストテンプレートマスクを用いて、リソグラフィープロセスの頻度を倍にする方法が記載されている。
【解決手段】フォトレジスト層が上に形成されたデバイス層がまず提供される。フォトレジスト層がパターン化されて、フォトレジストテンプレートマスクが形成される。スペーサ形成材料層が、フォトレジストテンプレートマスク上に堆積する。スペーサ形成材料層がエッチングされて、スペーサマスクが形成され、フォトレジストテンプレートマスクが露出する。フォトレジストテンプレートマスクを除去し、スペーサマスクの画像が、最終的にデバイス層に転写される。
【選択図】図２
【解決手段】フォトレジスト層が上に形成されたデバイス層がまず提供される。フォトレジスト層がパターン化されて、フォトレジストテンプレートマスクが形成される。スペーサ形成材料層が、フォトレジストテンプレートマスク上に堆積する。スペーサ形成材料層がエッチングされて、スペーサマスクが形成され、フォトレジストテンプレートマスクが露出する。フォトレジストテンプレートマスクを除去し、スペーサマスクの画像が、最終的にデバイス層に転写される。
【選択図】図２
Description
本出願は、２００７年１０月２６日に出願された米国特許仮出願第６０／９８３，０５８号の利益を主張し、この出願は引用により本明細書に一体化される。
１）発明の分野
本発明は、半導体処理の分野に属する。
２）関連技術の説明
過去数十年にわたって、集積回路のフィーチャーの縮小が、成長し続ける半導体業界を支える駆動力となってきた。フィーチャーが縮小されればされるほど、半導体チップの限られた有効面積での機能単位の密度を増大することができる。例えば、トランジスタのサイズを縮小すると、数多くの論理及びメモリデバイスをマイクロプロセッサに組み込むことができ、より複雑な製品の製造につながる。
本発明は、半導体処理の分野に属する。
２）関連技術の説明
過去数十年にわたって、集積回路のフィーチャーの縮小が、成長し続ける半導体業界を支える駆動力となってきた。フィーチャーが縮小されればされるほど、半導体チップの限られた有効面積での機能単位の密度を増大することができる。例えば、トランジスタのサイズを縮小すると、数多くの論理及びメモリデバイスをマイクロプロセッサに組み込むことができ、より複雑な製品の製造につながる。
しかしながら、問題なく縮小はできていない。マイクロ電子回路の基本構築ブロックの寸法が減じ、特定の領域における基本構築ブロックが非常に多くなるにつれて、これらの構築ブロックをパターン化するのに用いるリソグラフィープロセスに対する制限が多大なものとなってくる。特に、半導体スタックにパターン化されたフィーチャーの最小寸法（限界寸法）と、かかるフィーチャー間の間隔にはトレードオフがある。図１Ａ〜Ｃは、先行技術による従来の半導体リソグラフィープロセスを示す断面図である。
図１Ａを参照すると、フォトレジスト層１０４が半導体スタック１０２上に提供されている。マスク又はレチクル１０６が、フォトレジスト層１０４上に配置されている。リソグラフィープロセスには、フォトレジスト層１０４を、図１Ａの矢印により示されるように、特定の波長の光（ｈｖ）に露光することが含まれる。図１Ｂを参照すると、フォトレジスト層１０４は、後に現像されて、半導体スタック１０２上にパターン化されたフォトレジスト層１０８となっている。即ち、露光されたフォトレジスト層１０４の部分が除去されている。パターン化されたフォトレジスト層１０８の各フィーチャーの幅は、幅「ｘ」で示されている。各フィーチャー間の間隔は、間隔「ｙ」で示されている。典型的に、特定のリソグラフィープロセスに、フィーチャー間の間隔に等しい、即ち、図１Ｂに示すようにｘ＝ｙの限界寸法を有するフィーチャーとなるという制限がある。
図１Ｃを参照すると、フィーチャーの限界寸法（即ち、幅「ｘ」）が減じて、半導体スタック１０２上にパターン化されたフォトレジスト層１１０が形成される。限界寸法は、図１Ａに図示するリソグラフィー工程中、フォトレジスト層１０４を過露光したり、図１Ｂからパターン化されたフォトレジスト層１０８を後にトリミングすることにより収縮できる。しかしながら、限界寸法のこの減少は、図１Ｃの間隔「ｙ」に示されるように、フィーチャー間の間隔の増加を犠牲にして成り立っている。即ち、パターン化フォトレジスト層１１０からの各フィーチャーの最小達成可能寸法と、各フィーチャー間の間隔の間にトレードオフがある。
ここには、半導体リソグラフィープロセスの頻度を倍にする方法が記載されている。
半導体リソグラフィープロセスの頻度を倍にする方法が記載されている。以下の説明において、製造条件や材料レジーム等の数多くの具体的な詳細が規定されている。本発明を詳細に理解するためのものである。当業者であれば、本発明は、これらの具体的な詳細なしでも実施できることは明白であろう。他の例では、周知の構成、例えば、集積回路設計レイアウトやフォトレジスト現像プロセス等は、本発明を不必要に不明瞭にしないために、詳細には説明しない。更に、図面に示す様々な実施形態は、例示であり、必ずしも縮尺は合っていないものと考えられる。
ここに開示されているのは、フォトレジストテンプレートマスクを用いて、リソグラフィープロセスの頻度を倍にする方法である。層状構造が提供されており、層状構造にはフォトレジスト層が形成されている。一実施形態において、フォトレジスト層をパターン化して、フォトレジストテンプレートマスクを形成し、層状構造の一部を露出する。次に、スペーサ形成材料層を、フォトレジストテンプレートマスク上及び層状構造の露出部分上に堆積する。一実施形態において、スペーサ形成材料層をエッチングして、スペーサマスクを形成し、フォトレジストテンプレートマスクを露出する。フォトレジストテンプレートマスクは、次に除去してもよい。具体的な実施形態において、スペーサマスクの層は、最終的に、層状構造に転写される。
フォトレジストテンプレートマスクを頻度倍増スキームで用いると、かかる統合スキームで必要なプロセス構成の数が最少になる。例えば、本発明の一実施形態によれば、フォトレジストテンプレートマスクは、スペーサマスクの形成の基礎として用いられる。このように、まず、フォトレジスト層をパターン化してから、パターン化されたフォトレジスト層をマスク層に転写して、テンプレートマスクを形成する代わりに、パターン化されたフォトレジスト層自体を、テンプレートマスクとして直接用いる。一実施形態において、フォトレジストテンプレートマスクのフィーチャーの頻度が、後にスペーサマスクを製造することにより倍になる。例えば、本発明の実施形態によれば、フォトレジストテンプレートマスクの側壁近傍に形成されたスペーサラインを有するスペーサマスクが製造される。即ち、フォトレジストテンプレートマスクの各ラインについて、スペーサマスクの２つのスペーサラインが生成される。各ラインについて実質的に同じ限界寸法（即ち、同じフィーチャー幅）を与えるが、特定の領域におけるラインの密度が倍のスペーサマスクは、このように、フォトレジストテンプレートマスクの除去の際に製造される。例えば、一実施形態において、フォトレジストテンプレートマスクのピッチは、４となるように選択して、ピッチが２のスペーサマスクを最終的に与える。
フォトレジストテンプレートマスクを直接用いると、フォトレジスト層とは異なる層に、テンプレートマスクを製造する必要性を排除できるものの、フォトレジストテンプレートマスクを様々なプロセス条件に晒す時は、注意を要する。例えば、本発明の実施形態によれば、フォトレジストテンプレートマスクは、高温プロセス工程に感度がある、即ち、高温プロセス工程に晒されると劣化する。このように、スペーサ形成材料層（スペーサマスクを形成するのに最終的に用いられる材料）をフォトレジストテンプレートマスクに堆積する時、低温堆積技術を用いるのが望ましい。一実施形態において、低温凝縮プロセスを用いて、スペーサ形成材料層を、フォトレジストテンプレートマスク上に堆積する。本発明の他の実施形態によれば、フォトレジストテンプレートマスクが、アモルファスカーボンハードマスク層上に直接形成される。フォトレジストテンプレートマスクは、アモルファスカーボンハードマスク層のエッチング特性と同様のエッチング特性を有するため、フォトレジストテンプレートマスクを、エッチングプロセスにより除去するのは実際的ではない。しかしながら、一実施形態において、フォトレジストテンプレートマスクの熱特性は、アモルファスカーボンハードマスク層の熱特性とは実質的に異なる。熱特性のこの差を利用して、フォトレジストテンプレートマスクを、アモルファスカーボンハードマスク層から選択的に除去してよい。具体的な実施形態において、フォトレジストテンプレートマスクは、昇華プロセスにより、アモルファスカーボンハードマスクハードマスク層に対して高選択性で除去される。
半導体リソグラフィープロセスの頻度は、フォトレジストテンプレートマスクを用いることにより倍にできる。図２は、本発明の実施形態による、頻度倍増製造プロセスにおける一連の操作を示すフローチャート２００である。図３Ａ〜Ｇは、本発明の実施形態による層状構造に適用された図２のフローチャート２００の一連の操作を示す断面図である。
フローチャート２００の操作２０２及び対応の図３Ａを参照すると、フォトレジスト層３０２が上に形成された構造３００が提供される。本発明の一実施形態によれば、構造３００の少なくとも一部は、フォトレジストテンプレートマスクを組み込むプロセスを用いることにより、最終的にパターン化される。一実施形態において、図３Ａに示す通り、構造３００は層状構造である。デバイス層は、フォトレジストテンプレートマスクを直接形成することにより、パターン化されてもよい。或いは、デバイス層上にあるハードマスク構造をまずパターン化し、後に、パターンを、ハードマスク構造からデバイス層へ転写してもよい。このように、具体的な実施形態において、構造３００は、図３Ａに示す通り、第１のハードマスク層３０４、第２のハードマスク層３０６及びデバイス層３０８を含む。特定の実施形態において、第１のハードマスク層３０４及び第２のハードマスク層３０６は、パターン化プロセス後に除去され、デバイス層３０８はパターン化され、最終的に保持される。
フォトレジスト層３０２は、リソグラフィープロセスに用いるのに好適な材料で構成すればよい。即ち、フォトレジスト層３０２は、最終的に光源に露光された後、現像される。一実施形態において、光源に露光されるフォトレジスト層３０２の部分が、フォトレジスト層３０２現像の際に除去される。即ち、フォトレジスト層３０２は、正のフォトレジスト材料から構成されている。具体的な実施形態において、フォトレジスト層３０２は、２４８ｎｍのレジスト、１９３ｎｍのレジスト、１５７ｎｍのレジスト、超紫外線（ＥＵＶ）レジスト及びジアゾナフトキノン感光剤とのフェノール樹脂マトリックスからなる群より選択される正のフォトレジスト材料から構成されている。他の実施形態において、光源に露光されるフォトレジスト層３０２の部分は、フォトレジスト層３０２現像の際に保持される。即ち、フォトレジスト層３０２は、負のフォトレジスト材料から構成されている。具体的な実施形態において、フォトレジスト層３０２は、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートからなる群より選択される負のフォトレジスト材料から構成されている。フォトレジスト層３０２の厚さは、後に形成されたスペーサマスクが形成されたスペーサマスクラインが壊れないよう十分に薄く、スペーサマスクラインの限界寸法コントロールができるよう十分に厚い。一実施形態において、フォトレジスト層３０２の厚さは、後に形成されたスペーサマスクのターゲットとするライン幅の４．０６〜５．６２５倍の範囲である。
第１のハードマスク層３０４は、フォトレジストテンプレートマスクに基づいてスペーサマスクを形成するのに用いるエッチングプロセスに耐えるのに好適な、即ち、フォトレジストテンプレートマスクに基づいたスペーサマスクの形成中、第２のハードマスク層３０６を保護するのに好適な材料で構成されていればよい。本発明の実施形態によれば、後に形成されたスペーサマスクは、酸化ケイ素で構成されており、第１のハードマスク層３０４は、窒化ケイ素、アモルファスシリコン及び多結晶シリコンからなる群より選択される材料で構成されている。第１のハードマスク層３０４の厚さは、ピンホールを排除するのに十分に厚い。ピンホールは、スペーサマスクを形成するのに用いるエッチングプロセスにとって、第２のハードマスク層３０６を露出するため望ましくない。一実施形態において、第１のハードマスク層３０４の厚さは、１５〜４０ナノメートルの範囲である。
第２のハードマスク層３０６は、スペーサマスクの転写画像に基づいて、パターン化マスクを形成するのに好適な材料で構成されていればよい。本発明の実施形態によれば、第２のハードマスク層３０６は、フォトレジスト層３０２のエッチング特性と同様のエッチング特性を有している。このように、一実施形態において、第２のハードマスク層３０６は、図３Ｂ及び３Ｅに関して後述する通り、フォトレジスト層３０２トリミング又は除去プロセス中、第１のハードマスク層３０４により保護される。例えば、具体的な実施形態において、フォトレジスト層３０２及び第２のハードマスク層３０６は、実質的に炭素原子から構成されている。一実施形態において、第２のハードマスク層３０６は、炭化水素前駆体分子を用いて、化学蒸着プロセスから形成されたｓｐ３（ダイヤモンドライク）−、ｓｐ２（グラファイト）−及びｓｐ１（熱分解）−ハイブリダイズドカーボン原子の混合物から実質的になる。かかるフィルムは、アモルファスカーボンフィルムとして業界では公知である。その一例は、アプライドマテリアルズ製アドバンスドパターン化フィルム（商標名）（ＡＰＦ（商標名））である。本発明の実施形態において、第２のハードマスク層３０６は、アモルファスカーボンフィルムであり、フォトレジスト層３０２の熱特性とは異なる熱特性を有している。一実施形態において、熱特性のこの差を利用して、フォトレジスト層３０２を、アモルファスカーボンフィルムから構成された第２のハードマスク層３０６から選択的に除去する。第２のハードマスク層３０６の厚さは、後に形成されるパターン化マスクに用いるのに、実際的なアスペクト比を与えるのに好適な厚さである。特定の実施形態において、第２のハードマスク層３０６の厚さは、後に形成されるパターン化マスクの各ラインのターゲットとする幅の３．１２５〜６．８７５倍の範囲である。
デバイス層３０８は、デバイス製造又は倍頻度マスクを必要とする他の構造製造（例えば、半導体構造、ＭＥＭＳ構造及び金属線構造）に望ましい層であればよい。例えば、本発明の実施形態によれば、デバイス層３０８は、明確に定義された半導体構造のアレイへと好適にパターン化できる厚さを有する材料で構成されている。一実施形態において、デバイス層３０８は、ＩＶ族系材料又はＩＩＩ−Ｖ材料で構成されている。更に、デバイス層３０８は、明確に定義された半導体構造のアレイへと好適にパターン化できるモルホロジーを有する。一実施形態において、デバイス層３０８のモルホロジーは、アモルファス、単結晶及び多結晶からなる群より選択される。一実施形態において、デバイス層３０８は、電荷担体ドーパント不純物原子を含む。具体的な実施形態において、デバイス層３０８は、５０〜１０００ナノメートルの範囲の厚さを有する。デバイス層３０８は金属から構成されている。一実施形態において、デバイス層３０８は、これらに限られるものではないが、金属窒化物、金属炭化物、金属ケイ化物、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、ルテニウム、パラジウム、白金、コバルト、銅及びニッケルを含む金属種から構成されている。デバイス層３０８は、更に、基板３１０上にあってもよい。基板３１０は、製造プロセスに耐えるのに好適な材料で構成されていればよい。一実施形態において、基板３１０は、可撓性プラスチックシートから構成されている。基板３１０は更に、製造プロセスに耐えるのに好適で、半導体層が好適には上にある材料で構成されていてもよい。一実施形態において、基板３１０は、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウム等のＩＶ族系材料で構成されている。他の実施形態において、基板３１０は、ＩＩＩ−Ｖ材料で構成されている。基板３１０はまた、絶縁層を含んでいてもよい。一実施形態において、絶縁層は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素及び高−ｋ誘電体層からなる群より選択される材料で構成されている。
フローチャート２００の操作２０４及び対応の図３Ｂを参照すると、フォトレジスト層３０２がパターン化されて、フォトレジストテンプレートマスク３１２が形成される。構造３００の一部、及び、特に、第１のハードマスク層３０４の上面の一部を、図３Ｂに示す通り、フォトレジスト層３０２のパターン化の際に露出する。
フォトレジスト層３０２をパターン化して、第１のハードマスク層３０２の所望の部分を露出しながら、フォトレジストテンプレートマスク３１２に良好に定義されたフィーチャーを提供するのに好適な方法により、フォトレジストテンプレートマスク３１２を形成する。本発明の実施形態によれば、フォトレジスト層３０２をパターン化して、２４８ｎｍリソグラフィー／現像、１９３ｎｍリソグラフィー／現像、１５７ｎｍリソグラフィー／現像、超紫外線（ＥＵＶ）リソグラフィー／現像及び直接書き込みリソグラフィー／現像からなる群より選択されるリソグラフィー／現像プロセスにより、フォトレジストテンプレートマスク３１２を形成する。
フォトレジストテンプレートマスク３１２は、スペーサマスク製造プロセスに用いるのに好適な寸法を有していればよい。本発明の実施形態によれば、フォトレジストテンプレートマスク３１２の各フィーチャーの幅「ｘ」を選択する。これは、後に形成される半導体デバイスフィーチャーの所望の限界寸法と実質的に相互に関連している。例えば、一実施形態において、フォトレジストテンプレートマスク３１２の各フィーチャーの幅「ｘ」を選択して、ゲート電極の所望の限界寸法と相互に関連させる。一実施形態において、幅「ｘ」は、１０〜１００ナノメートルの範囲である。ライン「ｙ」間の間隔を選択して、頻度倍増スキームを最適化してもよい。即ち、本発明の実施形態によれば、後に製造されるスペーサマスクは、スペーサマスクのスペーサラインの幅が、フォトレジストテンプレートマスク３１２の各フィーチャーの幅「ｘ」と実質的に同じとなるようにする。更に、後に形成されるスペーサライン間の間隔は、各スペーサ領域の幅と実質的に等しくなるようにする。このように、一実施形態において、頻度は、最終的に倍になるため、フォトレジストテンプレートマスク３１２中の各フィーチャー間の間隔「ｙ」は、図３Ｂに示す通り、値「ｘ」の３倍に略等しい。即ち、フォトレジストテンプレートマスク３１２のピッチは、約４となるように選択し、ピッチが約２のスペーサラインのスペーサマスクを最終的に提供する。
フォトレジストテンプレートマスク３１２のフィーチャーの約３：１の間隔：幅比は、リソグラフィープロセスの露光工程で、正のフォトレジスト層を過露光したり、リソグラフィー／現像プロセスの後、フォトレジスト層３０２をトリミングすることにより達成される。一実施形態において、フォトレジストテンプレートマスク３１２は、１９３ｎｍの正のフォトレジストから構成されており、Ｏ２ガスベースのプラズマエッチング化学を用いることにより、トリミング後現像される。トリミングプロセスはまた、第２のハードマスク層３０６にも影響するため、本発明の実施形態によれば、第１のハードマスク層３０４を存在させて、かかるトリミングプロセス中、第２のハードマスク層３０６を保護する。
フローチャート２００の操作２０６及び図３Ｃを参照すると、スペーサ形成材料層３２０が、フォトレジストテンプレートマスク３１２及び第１のハードマスク層３０４の露出部分上にコンフォーマルに堆積する。スペーサ形成材料層３２０は、フォトレジストテンプレートマスクに基づく頻度倍増スキームに用いるスペーサマスクに最終的になる材料源である。
スペーサ形成材料層３２０は、フォトレジストテンプレートマスク３１２と相溶性があり、後のエッチングプロセスで用いるのに信頼性のあるマスクを形成するのに好適な材料で構成されていればよい。フォトレジストテンプレートマスク３１２を直接用いると、フォトレジスト層とは異なる層に、テンプレートマスクを製造する必要性を排除できるものの、本発明の実施形態によれば、フォトレジストテンプレートマスク３１２を様々なプロセス条件に晒す時は、注意を要する。例えば、一実施形態において、フォトレジストテンプレートマスク３１２は、典型的にスペーサ形成材料層を堆積するのに用いられる高温（例えば、従来の化学蒸着技術で用いられる摂氏１２０度を超える温度）に晒されると劣化する。このように、スペーサ形成材料層３２０を堆積する時、低温堆積技術を用いるのが望ましい。例えば、一実施形態において、スペーサ形成材料層３２０を、フォトレジストテンプレートマスク３１２のガラス転移温度より低い温度で堆積する。本発明の一実施形態によれば、低温凝縮プロセスを用いて、フォトレジストテンプレートマスク３１２上にスペーサ形成材料層３２０を堆積する。凝縮プロセスは、ガス状前駆体からの材料層の堆積が、ガス状前駆体の温度に対して冷たい表面に、得られる材料層が堆積することによりなされるプロセスであればよい。例えば、一実施形態において、フォトレジストテンプレートマスク３１２及び構造３００は、フォトレジストテンプレートマスク３１２上でのスペーサ形成材料層３２０の凝縮中、摂氏０〜１００度の範囲の温度に維持される。具体的な実施形態において、凝縮プロセスは、約６０秒未満の間にわたって、０〜１００度の範囲の温度で実施される。一実施形態において、フォトレジストテンプレートマスク３１２及び構造３００は、フォトレジストテンプレートマスク３１２上でのスペーサ形成材料層３２０の凝縮中、摂氏８０度未満の温度に維持される。具体的な実施形態において、凝縮プロセスは、約９０秒未満の間にわたって、約８０度未満の温度で実施される。特定の実施形態において、スペーサ形成材料層３２０は、凝縮プロセスにより形成された酸化ケイ素から構成されている。他の特定の実施形態において、スペーサ形成材料層３２０は、５〜１５％の範囲の炭素原子の原子濃度を有し、凝縮プロセスにより形成された炭素ドープ酸化ケイ素で構成されている。一実施形態において、スペーサ形成材料層３２０は、炭素原子７％の原子濃度を有する炭素ドープ酸化ケイ素で構成されている。他の実施形態において、高濃度のＯ３を用いることによって、スペーサ形成材料層３２０の極めてコンフォーマルな凝縮堆積がなされる。
スペーサ形成材料層３２０の厚さを選択して、後に形成されるスペーサマスクのフィーチャーの幅を決める。このように、本発明の実施形態によれば、スペーサ形成材料層３２０の厚さは、図３Ｃに図示する通り、フォトレジストテンプレートマスク３１２のフィーチャーの幅と実質的に同じである。頻度倍増スキームについては、スペーサ形成材料層３２０の理想的な厚さは、フォトレジストテンプレートマスク３１２のフィーチャーの幅と同じであるが、初期のターゲットとする幅は、スペーサ形成材料層３２０を後にパターン化するために用いるエッチングプロセスを補うために、僅かに厚くする必要がある。一実施形態において、スペーサ形成材料層３２０の厚さは、フォトレジストテンプレートマスク３１２のフィーチャーの幅の約１．０６倍、即ち、後に形成されるスペーサマスクのラインの所望のフィーチャー幅の１．０６倍である。
フローチャート２００の操作２０８及び対応の図３Ｄを参照すると、スペーサ形成材料層３２０がエッチングされて、スペーサマスク３３０が提供される。スペーサマスク３３０のラインは、フォトレジストテンプレートマスク３１２のフィーチャーの側壁とコンフォーマルである。このように、スペーサマスク３００には、フォトレジストテンプレートマスク３１２の各ラインについて、２つのラインがある。構造３００の一部、特に、第１のハードマスク層３０４の上面の一部は、図３Ｄに示す通り、スペーサ形成材料層３２０をエッチングする際に、再び露出する。
スペーサ形成材料層３２０をエッチングして、良好にコントロールされた寸法を与えるのに好適なプロセスにより、スペーサマスク３３０を提供する。例えば、一実施形態において、スペーサ形成材料層３２０をエッチングして、フォトレジストテンプレートマスク３１２の限界寸法に略等しいスペーサを与えるプロセスによりスペーサマスク３３０を形成する。本発明の実施形態によれば、フォトレジストテンプレートマスク３１２のフィーチャーが露出するまで、即ち、フォトレジストテンプレートマスク３１２の上面を覆う全ての部分が除去されるまで、スペーサ形成材料層３２０をエッチングする。一実施形態において、スペーサマスク３３０のラインが、図３Ｄに示す通り、フォトレジストテンプレートマスク３１２のフィーチャーと実質的に同じ高さになるまで、スペーサ形成材料層３２０をエッチングする。しかしながら、他の実施形態において、スペーサマスク３３０のラインは、フォトレジストテンプレートマスク３１２のフィーチャーの上面よりやや下にリセスがある。これは、スペーサ形成材料層３２０の連続性が、スペーサマスク３３０のラインの上及びその間で途切れないようにするためである。スペーサ形成材料層３２０をエッチングすると、スペーサマスク３３０のスペーサラインは、スペーサ形成材料層３２０の元の厚さの大部分を保持する。特定の実施形態において、スペーサマスク３３０の各ラインの上面の幅は、図３Ｄに示す通り、スペーサマスク３３０と第１のハードマスク層３０４の界面の幅と実質的に同じである。
スペーサマスク３３０を提供するためのスペーサ形成材料層３２０のエッチングを実施して、第１のハードマスク層３０４に対して高エッチング選択性でスペーサマスク３３０を形成して、第２のハードマスク層３０６を保護する。特定の実施形態において、第１のハードマスク層３０４は、窒化ケイ素、アモルファスシリコン及び多結晶シリコンからなる群より選択される材料で構成されており、スペーサ形成材料層３２０は、酸化ケイ素又は炭素ドープ酸化ケイ素で構成され、スペーサ形成材料層３２０をエッチングして、Ｃ４Ｆ８、ＣＨ２Ｆ２及びＣＨＦ３からなる群より選択されるガスによりドライエッチングプロセスを用いて、スペーサマスク３３０を形成する。
フローチャート２００の操作２１０及び対応の図３Ｅを参照すると、フォトレジストテンプレートマスク３１２が除去されて、構造３００上にスペーサマスク３３０のみが残っている。本発明の実施形態によれば、スペーサマスク３００を直接用いて、デバイス層をパターン化する。他の実施形態において、スペーサマスク３３０は、デバイス層をパターン化するのに用いるエッチングプロセスに耐えられずに、スペーサマスク３３０の画像は、まず、ハードマスク層に、それからデバイス層に転写される。一実施形態において、ハードマスク層は、二重ハードマスク層である。具体的な実施形態において、構造３００の一部、特に、フォトレジストテンプレートマスク３１２によりマスクされていた第１のハードマスク層３０４の上面の一部が今度は、図３Ｅに示す通り、露出する。
フォトレジストテンプレートマスク３１２は、フォトレジストテンプレートマスク３１２により覆われていた第１のハードマスク層３０４の部分を完全に露出するのに好適なプロセスにより除去すればよい。本発明の実施形態によって、フォトレジストテンプレートマスク３１２を昇華プロセスにより除去する。昇華プロセスは、エッチングプロセス等の化学変化に対し、物理変化である。フォトレジストテンプレートマスク３１２を除去するのに用いる昇華プロセスは、フォトレジストテンプレートマスク３１２を気相に最終的に変換するプロセスである。このように、昇華という用語は、固体を気相に直接変換するのを説明するのに従来から用いられているが、ここでは、フォトレジストテンプレートマスク３１２の気相除去に最終的に導くプロセスを、昇華プロセスと呼ぶ。このように、本発明によれば、ガス状になるまで、フォトレジストテンプレートマスク３１２を加熱するが、加熱の際、材料は、ガス状になる前に、液相及び気相からなる群より選択される中間相を示す。特定の実施形態において、フォトレジストテンプレートマスク３１２は、摂氏約５５０度の温度まで加熱することにより除去される。他の具体的な実施形態において、フォトレジストテンプレートマスク３１２は、凝縮プロセスにより事前に形成されたスペーサマスク３３０の特性及び寸法を大幅に変更しない十分に低い温度まで、十分に短い間、加熱することにより除去される。更に、フォトレジストテンプレートマスク３１２は、ポリマーで構成されており、以前から固体材料としては定義されていない。それでも、ここでは、昇華という用語は、ポリマーで構成されたフォトレジストテンプレートマスク３１２の気相への変換を説明するのにも用いられる。
本発明の変形実施形態によれば、フォトレジストテンプレートマスク３１２は、第２のハードマスク層３０６もエッチングするプロセスにより除去されるが、第１のハードマスク層３０４によりブロックされている。一実施形態において、フォトレジストテンプレートマスク３１２は、Ｏ２ガスベースのプラズマを用いるエッチング又はアッシングプロセスにより除去される。
フローチャート２００の操作２１２及び対応の図３Ｆを参照すると、スペーサマスク３３０の画像が、第１及び第２のハードマスク層３０４及び３０６に夫々転写されて、構造３００にパターン化マスク３４０が形成される。パターン化マスク３４０は、第１のハードマスク部分３４０Ａ及び第２のハードマスク部分３４０Ｂで構成されている。
スペーサマスク３３０の画像は、転写プロセス中、スペーサマスク３３０のパターン及び寸法を信頼性良く維持するのに好適なプロセスにより、第１及び第２のハードマスク層３０４及び３０６に転写される。一実施形態において、スペーサマスク３３０の画像は、単一工程エッチングプロセスで、第１及び第２のハードマスク層３０４及び３０６に転写される。本発明の他の実施形態によれば、スペーサマスク３３０の画像は、夫々、２つの異なるエッチング工程で、第１のハードマスク層３０４及び第２のハードマスク層に転写される。一実施形態において、第１のハードマスク層３０４は、アモルファス又は多結晶シリコンから実質的に構成されており、ガスＣＨＦ３を用いるドライエッチングによりエッチングされて、第１のハードマスク部分３４０Ａを形成する。他の実施形態において、第１のハードマスク層３０４は、窒化ケイ素で実質的に構成され、Ｃ４Ｆ８、Ｃｌ２及びＨＢｒからなる群より選択されるガスを用いたドライエッチングによりエッチングされて、第１のハードマスク部分３４０Ａを形成する。
本発明の実施形態によれば、スペーサマスク３３０の画像が、第２のエッチング工程において、第１のハードマスク部分３４０Ａから、第２のハードマスク層３０６まで転写される。第２のハードマスク層３０６、及びパターニングマスク３４０の第２のハードマスク３４０Ｂは、デバイス層３０８を後にパターン化するのに用いるエッチングプロセスに実質的に耐える好適な材料で構成されていればよい。一実施形態において、第２のハードマスク層３０６は、アモルファスカーボンから実質的になり、図３Ｆに示す通り、パターニングマスク３４０の各ラインについて、実質的に垂直な断面を維持するエッチングプロセスによりスペーサマスク３３０の画像でパターン化される。特定の実施形態において、第２のハードマスク層３０６は、アモルファスカーボンで構成されており、Ｏ２およびＮ２の組み合わせ、又はＣＨ４、Ｎ２及びＯ２の組み合わせからなる群より選択されるガスを含むプラズマを用いるドライエッチングプロセスにより、パターン化マスク３４０の第２のハードマスク部分３４０Ｂを形成する。スペーサマスク３３０また、図３Ｆに示す通り、除去される。本発明の実施形態によれば、スペーサマスク３３０は、スペーサ形成材料層３２０をエッチングするのに用いるエッチングプロセスと同様のエッチングプロセスにより除去して、図３Ｄに関連して記載した通りに、スペーサマスク３３０を提供する。このように、一実施形態において、スペーサマスク３３０は、Ｃ４Ｆ８、ＣＨ２Ｆ２及びＣＨＦ３からなる群より選択されるガスを用いるエッチングプロセスにより除去される。パターン化マスク３４０の画像は、デバイス層３０８に転写されて、図３Ｇに示す通り、パターン化されたデバイス層３５０を提供する。一実施形態において、パターン化されたデバイス層３５０は、基板３１０の上に配置される。
このように、フォトレジストテンプレートマスクからのラインの頻度を倍にするラインで構成されたパターン化マスク３４０を製造する方法について説明してきた。パターン化マスク３４０を用いて、例えば、集積回路のためのデバイス製造について、デバイス層３０８をパターン化することができる。本発明の実施形態によれば、パターン化マスク３４０は、アモルファスカーボンから実質的になる第２のハードマスク部分３４０Ｂを有する。デバイス層３０８をパターン化するのに用いるエッチングプロセス中、アモルファスカーボン材料は、パッシベートされ、デバイス層３０８の全エッチング中、その画像及び寸法性を保持することができる。従って、スペーサマスク３３０は、デバイス層３０８をパターン化するのに所望の寸法を有しているが、スペーサマスク３３０の材料は、デバイス層３０８への正確な画像転写に耐えるには好適ではなく、即ち、エッチングプロセス中に劣化する恐れがある。従って、本発明の実施形態によれば、図３Ｅ及び３Ｆに関連して記載した通り、スペーサマスク３３０の画像はまず、画像をデバイス層３０８に転写する前に、アモルファスカーボンから実質的になる層へ転写される。
スペーサマスク３３０の画像を、第１及び第２のハードマスク層３０４及び３０６へ転写する前に、まず、スペーサマスク３３０をトリミングして、トリミングされたスペーサマスクを形成するのが望ましい。例えば、図３Ｄに関連して記載した通り、スペーサマスク３３０を形成するのに用いるエッチング工程において、スペーサマスク３３０からのスペーサラインは、フォトレジストテンプレートマスク３１２の近接するライン間を断絶させた。しかしながら、フォトレジストテンプレートマスク３１２からの同じラインに関連するスペーサマスク３３０のスペーサラインは、フォトレジストテンプレートマスク３１２の各ラインの端部周囲で連続したままである。本発明の他の実施形態によれば、スペーサマスク３３０のスペーサライン対間の連続性が、フォトレジストテンプレートマスク３１２のライン端部周囲で絶たれると、後の半導体デバイス製造について設計レイアウトをより柔軟にすることができる。図４は、本発明の実施形態によるスペーサマスクトリミングプロセスにおける工程を示す断面図である。一実施形態において、フォトレジスト４９０の層は、スペーサマスク４３０及びフォトレジストテンプレートマスク４１２の上で堆積及びパターン化される。一実施形態において、スペーサマスク４３０からスペーサライン４８０の端部をエッチングして、フォトレジストテンプレートマスク４１２の除去前に、トリミングされたスペーサマスクを形成する。変形実施形態において、スペーサマスク４３０からスペーサライン４８０の端部をエッチングして、フォトレジストテンプレートマスク４１２の除去後、トリミングされたスペーサマスクを形成する。特定の実施形態において、トリミングプロセスで用いるフォトレジスト層４９０は、後に、フォトレジストテンプレートマスク４１２の除去と同じ時に除去される。
スペーサマスク３３０を形成する際、側壁フォトレジストテンプレートマスク３１２とコンフォーマルなスペーサ形成材料層３２０の部分よりも上に保持されるのが望ましい。このように、本発明の他の実施形態によれば、領域保護部分が、スペーサマスク３３０形成中に保持される。図５は、本発明の実施形態による領域保護プロセスにおける工程を示す断面図である。一実施形態において、フォトレジスト５９０層が、エッチング前に、スペーサ形成材料層５３０上に配置される。スペーサマスク形成に用いるエッチング工程では除去されることになるスペーサ形成材料層５３０の一部は、かかる領域保護プロセスにおいて保持される。このように、スペーサマスクは、領域保護部分を含んでいてもよい。特定の実施形態において、領域保護プロセスに用いるフォトレジスト層５９０は、フォトレジストテンプレートマスク５１２の除去と同じ時に除去される。
半導体リソグラフィープロセスの頻度は、露出したアモルファスカーボン層の存在下、フォトレジストテンプレートマスクを用いることにより倍になる。図２は、本発明の実施形態による頻度倍増製造プロセスにおける一連の操作を表すフローチャート２００である。図６Ａ〜Ｇは、本発明の実施形態により、層状構造として適用された、図２のフローチャート２００の一連の操作を示す断面図である。
フローチャート２００の操作２０２及び対応の図６Ａを参照すると、フォトレジスト層６０２を有する構造６００が提供される。構造６００は、アモルファスカーボンハードマスク層６０６、デバイス層６０８及び基板６１０で構成されている。本発明の実施形態によれば、フォトレジスト層６０２は、図６Ａに示す通り、アモルファスカーボンハードマスク６０６上に直接形成される。フォトレジスト層６０２、デバイス層６０８及び基板６１０は、図３Ａのフォトレジスト層３０２、デバイス層３０８及び基板３１０に関連して夫々記載した材料及び寸法で構成されている。アモルファスカーボンハードマスク層６０６は、図３Ａの第２のハードマスク層３０６に関連して記載したアモルファスカーボンフィルム及び寸法で構成されている。
フローチャート２００の操作２０４及び対応の図６Ｂを参照すると、フォトレジスト層６０２がパターン化されて、フォトレジストテンプレートマスク６１２が形成される。構造６００の一部、特に、アモルファスカーボンハードマスク層６０６の上面の一部が、図６Ｂに示す通り、フォトレジスト層６０２のパターン化の際に露出する。フォトレジスト層６０２をパターン化して、図３Ｂのフォトレジスト層３０２のパターン化に関して記載した技術及び寸法により、フォトレジストテンプレートマスク６１２を形成する。しかしながら、本発明の実施形態によれば、アモルファスカーボンハードマスク層６０６の上面が、フォトレジスト層６０２のパターン化の際に露出して、フォトレジストテンプレートマスク６１２を形成するため、フォトレジスト層６０２の寸法をトリミングするのに用いるＯ２ベースのプラズマによるトリミングプロセスは、アモルファスカーボンハードマスク層６０６に大きく影響しないよう十分に短い時間とする。
フローチャート２００の操作２０６及び図６Ｃを参照すると、スペーサ形成材料層６２０が、フォトレジストテンプレートマスク６１２及びアモルファスカーボンハードマスク層６０６の露出部分上にコンフォーマルに堆積する。スペーサ形成材料層６２０は、フォトレジストテンプレートマスクに基づく頻度倍増スキームに用いるスペーサマスクに最終的になる材料源である。スペーサ形成材料層６２０は、図３Ｃのスペーサ形成材料層３２０に関連して記載した材料及び寸法で構成されている。このように、本発明の実施形態によれば、スペーサ形成材料層６２０は、低温凝縮プロセスにより堆積した材料で構成されている。
フローチャート２００の操作２０８及び対応の図６Ｄを参照すると、スペーサ形成材料層６２０がエッチングされて、スペーサマスク６３０が提供される。スペーサマスク６３０のラインは、フォトレジストテンプレートマスク６１２のフィーチャーの側壁とコンフォーマルである。このように、スペーサマスク６３０には、フォトレジストテンプレートマスク６１２の各ラインについて、２つのラインがある。構造６００の一部、特に、アモルファスカーボンハードマスク層６０６の上面の一部は、図６Ｄに示す通り、スペーサ形成材料層６２０をエッチングする際に、再び露出する。スペーサ形成材料層６２０をエッチングして、スペーサ形成材料層３２０のエッチングに関連して記載したプロセスによりスペーサマスク６３０を提供して、図３Ｄに示すスペーサマスク３３０を得る。しかしながら、本発明の実施形態によれば、スペーサ形成材料層６２０には、アモルファスカーボンハードマスク層６０６に対して実質的に選択性のあるエッチングがなされる。例えば、一実施形態において、スペーサ形成材料層６２０のエッチング中に除去されたアモルファスカーボンハードマスク層６０６の露出部分の厚さは、アモルファスカーボンハードマスク層６０６の合計厚さの０〜５％の範囲である。特定の実施形態において、スペーサ形成材料層６２０は、酸化ケイ素又は炭素ドープ酸化ケイ素で構成され、スペーサ形成材料層６２０のエッチングを完了するほど十分に長いが、アモルファスカーボンハードマスク層６０６には大きな影響を与えないほど十分に短い間にわたって、Ｃ４Ｆ８、ＣＨ２Ｆ２及びＣＨＦ３からなる群より選択されるガスによりドライエッチングプロセスを用いて、スペーサマスク６３０を形成する。
フローチャート２００の操作２１０及び対応の図６Ｅを参照すると、フォトレジストテンプレートマスク６１２を除去して、構造６００上にスペーサマスク６３０のみを残す。構造の６００の一部、特に、フォトレジストテンプレートマスク６１２によりマスクされていたアモルファスカーボンハードマスク層６０６の上面の一部が今度は、図６Ｅに示す通り、露出する。
フォトレジストテンプレートマスク６１２は、アモルファスカーボンハードマスク層６０６に実質的に影響することのない、フォトレジストテンプレートマスク６１２により覆われていたアモルファスハードマスク層６０６の部分を完全に露出するのに好適なプロセスにより除去すればよい。このように、本発明の実施形態によれば、フォトレジストテンプレートマスク６１２は、アモルファスカーボンハードマスク層６０６に対して高選択性のプロセスにより除去される。第２のハードマスク層３０６、そして、アモルファスカーボンハードマスク層６０６に関連して記載したアモルファスカーボンフィルムは、フォトレジストテンプレートマスク６１２のエッチング特性と同様のエッチング特性を有している。このように、フォトレジストテンプレートマスク６１２は、エッチングプロセスにより、アモルファスカーボンハードマスク層６０６に対して選択性をもって除去できない恐れがある。しかしながら、第２のハードマスク層３０６、そしてアモルファスカーボンハードマスク層６０６に関連して記載したアモルファスカーボンフィルムは、典型的に、摂氏１０００度を優に超える融点を有している。従って、一実施形態において、フォトレジストテンプレートマスク６１２及びアモルファスカーボンハードマスク層６０６のエッチング特性は同様であるものの、それらの熱挙動は異なる。具体的な実施形態において、フォトレジストテンプレートマスク６１２は、図３Ｅのフォトレジストテンプレートマスク３１２の除去に関連して記載した昇華プロセスにより、アモルファスカーボンハードマスク層６０６に対する完全な選択性をもって除去される。特定の実施形態において、フォトレジストテンプレートマスク６１２は、摂氏約５５０度の温度まで加熱することにより除去される。
フローチャート２００の操作２１２及び対応の図６Ｆを参照すると、スペーサマスク６３０の画像が、アモルファスカーボンハードマスク層６０６に転写されて、構造６００にパターン化マスク６４０が形成される。スペーサマスク６３０の画像は、図３Ｆのスペーサマスク３３０の画像の第２のハードマスク層３０６への転写に関連して記載したプロセスにより、アモルファスカーボンハードマスク層６０６に転写される。このように、本発明の実施形態によれば、スペーサマスク６３０の画像は、スペーサマスク６３０からアモルファスカーボンハードマスク層６０６に直接転写される。特定の実施形態において、アモルファスカーボンハードマスク層６０６は、Ｏ２およびＮ２の組み合わせ、又はＣＨ４、Ｎ２及びＯ２の組み合わせからなる群より選択されるガスを含むプラズマを用いるドライエッチングプロセスにより、エッチングされて、パターン化マスク６４０を形成する。スペーサマスク６３０は、図６Ｆに示す通り、除去される。パターン化マスク３４０の画像は、デバイス層６０８に転写されて、図６Ｇに示す通り、パターン化されたデバイス層６５０を提供する。一実施形態において、パターン化されたデバイス層６５０は基板６１０上に配置される。
図４に関連して記載した通り、スペーサマスク６３０の画像をアモルファスカーボンハードマスク層６０６に転写する前に、まず、スペーサマスク６３０をトリミングして、トリミングされたスペーサマスクを形成するのが望ましい。このように、本発明の実施形態によれば、フォトレジストの層は、スペーサマスク６３０及びアモルファスカーボンハードマスク層６０６の露出部分上で堆積及びパターン化される。一実施形態において、トリミングプロセスに用いられるフォトレジスト層は、昇華プロセスにより除去される。アモルファスカーボンハードマスク層６０６の露出部分に大きな影響を与えないようにするためである。
図５に関連して記載した通り、スペーサマスク６３０の形成において、領域保護部分を保持するのが望ましい。このように、本発明の実施形態によれば、エッチングの前に、フォトレジストの層は、スペーサ形成材料層６２０上で堆積及びパターン化され、アモルファスカーボンハードマスク層６０６の上面の部分の露出の際にも存在している。一実施形態において、領域保護プロセスに用いるフォトレジスト層は、昇華プロセスにより除去される。アモルファスカーボンハードマスク層６０６の露出部分に大きな影響を与えないようにするためである。
このように、フォトレジストテンプレートマスクを用いるリソグラフィープロセスの頻度を倍にする方法を開示してきた。本発明の実施形態によれば、フォトレジスト層が上に形成された層状構造がまず提供される。フォトレジスト層は、次に、パターン化されて、フォトレジストテンプレートマスクを形成し、層状構造の一部を露出する。一実施形態において、スペーサ形成材料層を、フォトレジストテンプレートマスク及び層状構造の露出部分上に堆積する。スペーサ形成材料層は、後にエッチングされて、スペーサマスクを形成し、フォトレジストテンプレートマスクを露出する。具体的な実施形態において、フォトレジストテンプレートマスクは、最終的に除去され、スペーサマスクの画像は、層状構造に転写される。
Claims (15)
- フィルムをパターン化する方法であって、
フォトレジスト層をデバイス層上に形成する工程と、
前記フォトレジスト層をパターン化して、フォトレジストテンプレートマスクを形成する工程と、
スペーサ形成材料層を、前記フォトレジストテンプレートマスク上に堆積する工程と、
前記スペーサ形成材料層をエッチングして、スペーサマスクを形成し、前記フォトレジストテンプレートマスクを露出する工程と、
前記フォトレジストテンプレートマスクを除去する工程と、
前記スペーサマスクの画像を、前記デバイス層に転写する工程とを含む方法。 - 前記スペーサ形成材料層が凝縮プロセスにより形成され、前記フォトレジストテンプレートマスクが昇華プロセスにより除去される請求項１記載の方法。
- アモルファスカーボンハードマスク層が前記デバイス層上及び前記フォトレジスト層下に配置され、前記スペーサマスクの前記画像は、前記画像が前記デバイス層に転写される前に、前記アモルファスカーボンハードマスクに転写される請求項１記載の方法。
- 上部ハードマスク層が、前記アモルファスカーボンハードマスク層上及び前記フォトレジスト層下に配置され、前記スペーサマスクの前記画像は、前記画像が前記アモルファスカーボンハードマスク層に転写される前に、前記上部ハードマスク層に転写され、前記上部ハードマスク層が、窒化ケイ素、アモルファスシリコン及び多結晶シリコンからなる群より選択される材料を含み、前記フォトレジストテンプレートマスクを除去する工程が、Ｏ２を用いてエッチングする工程を含む請求項３記載の方法。
- 前記スペーサ形成材料層が酸化ケイ素又は炭素ドープ酸化ケイ素を含み、前記スペーサ形成材料層をエッチングして、前記スペーサマスクを形成する工程が、Ｃ４Ｆ８、ＣＨ２Ｆ２及びＣＨＦ３からなる群より選択されるガスによるドライエッチングプロセスを用いる工程を含む請求項１記載の方法。
- フィルムをパターン化する方法であって、
フォトレジスト層をデバイス層上に形成する工程と、
前記フォトレジスト層をパターン化して、フォトレジストテンプレートマスクを形成する工程と、
スペーサ形成材料層を、前記フォトレジストテンプレートマスク上に堆積する工程と、
前記スペーサ形成材料層をエッチングして、スペーサマスクを形成し、前記フォトレジストテンプレートマスクを露出する工程と、
前記デバイス層又は前記スペーサマスクを溶融することなく、昇華により、前記フォトレジストテンプレートマスクを除去するのに十分な温度まで、前記フォトレジストテンプレートマスクを加熱する工程と、
前記スペーサマスクの画像を、前記デバイス層に転写する工程とを含む方法。 - 前記フォトレジストテンプレートマスクを加熱する工程が、摂氏約５５０度の温度まで加熱する工程からなる請求項６記載の方法。
- 前記スペーサ形成材料層が、酸化ケイ素又は炭素ドープ酸化ケイ素を含み、前記スペーサ形成材料層をエッチングして、前記スペーサマスクを形成する工程が、Ｃ４Ｆ８、ＣＨ２Ｆ２及びＣＨＦ３からなる群より選択されるガスによるドライエッチングプロセスを用いる工程を含む請求項６記載の方法。
- フィルムをパターン化する方法であって、
フォトレジスト層をデバイス層上に形成する工程と、
前記フォトレジスト層をパターン化して、フォトレジストテンプレートマスクを形成する工程と、
スペーサ形成材料層を、前記フォトレジストテンプレートマスクで直接凝縮する工程であって、前記フォトレジストテンプレートマスク及び前記デバイス層が、前記スペーサ形成材料層の均一且つコンフォーマルな層を提供するのに十分低い温度に維持される工程と、
前記スペーサ形成材料層をエッチングして、スペーサマスクを形成し、前記フォトレジストテンプレートマスクを露出する工程と、
前記フォトレジストテンプレートマスクを除去する工程と、
前記スペーサマスクの画像を、前記デバイス層に転写する工程とを含む方法。 - 前記フォトレジストテンプレートマスク及び前記デバイス層が、前記スペーサ形成材料層の凝縮中、摂氏０〜１００度の範囲の温度に維持される請求項９記載の方法。
- 前記スペーサ形成材料層が、５〜１５％の範囲の炭素原子の原子濃度を有する炭素ドープ酸化ケイ素を含む請求項９記載の方法。
- 前記スペーサ形成材料層をエッチングして、前記スペーサマスクを形成する工程が、Ｃ４Ｆ８、ＣＨ２Ｆ２及びＣＨＦ３からなる群より選択されるガスによるドライエッチングプロセスを用いる工程を含む請求項１１記載の方法。
- 前記フォトレジストテンプレートマスクを除去する工程が、前記デバイス層又は前記スペーサマスクを溶融することなく、昇華により、前記フォトレジストテンプレートマスクを除去するのに十分な温度まで、前記フォトレジストテンプレートマスクを加熱する工程を含む請求項９記載の方法。
- 前記フォトレジストテンプレートマスクを加熱する工程が、摂氏約５５０度の温度まで加熱する工程からなる請求項１３記載の方法。
- 前記フォトレジストテンプレートマスクを除去する工程が、Ｏ２を用いてエッチングする工程を含む請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US98305807P | 2007-10-26 | 2007-10-26 | |
| US60/983,058 | 2007-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009124134A true JP2009124134A (ja) | 2009-06-04 |
| JP5671202B2 JP5671202B2 (ja) | 2015-02-18 |
Family
ID=40583392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008274120A Expired - Fee Related JP5671202B2 (ja) | 2007-10-26 | 2008-10-24 | フォトレジストテンプレートマスクを用いて頻度を倍にする方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8357618B2 (ja) |
| JP (1) | JP5671202B2 (ja) |
| KR (1) | KR101140534B1 (ja) |
| CN (1) | CN101539721B (ja) |
| TW (1) | TWI493598B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010085977A (ja) * | 2008-09-03 | 2010-04-15 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
| JP2010287890A (ja) * | 2009-06-09 | 2010-12-24 | Asml Netherlands Bv | リソグラフィ方法及びリソグラフィ装置 |
| JP2011071279A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014011191A (ja) * | 2012-06-27 | 2014-01-20 | Tokyo Electron Ltd | エッチング方法 |
| JP2017219617A (ja) * | 2016-06-06 | 2017-12-14 | 東京エレクトロン株式会社 | パターン形成方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7914974B2 (en) * | 2006-08-18 | 2011-03-29 | Brewer Science Inc. | Anti-reflective imaging layer for multiple patterning process |
| EP2245512B1 (en) | 2008-01-29 | 2019-09-11 | Brewer Science, Inc. | On-track process for patterning hardmask by multiple dark field exposures |
| US9640396B2 (en) | 2009-01-07 | 2017-05-02 | Brewer Science Inc. | Spin-on spacer materials for double- and triple-patterning lithography |
| JP2014507795A (ja) | 2010-12-27 | 2014-03-27 | ブルーワー サイエンス アイ エヌ シー． | 高度なパターン形成に必要な小型フィーチャのパターン形成プロセス |
| US8841152B2 (en) * | 2011-05-19 | 2014-09-23 | Massachusetts Institute Of Technology | Method of lift-off patterning thin films in situ employing phase change resists |
| JP5899082B2 (ja) | 2012-08-08 | 2016-04-06 | 富士フイルム株式会社 | パターン形成方法、及び、これを用いた電子デバイスの製造方法 |
| US20150031207A1 (en) * | 2013-07-29 | 2015-01-29 | Applied Materials, Inc. | Forming multiple gate length transistor gates using sidewall spacers |
| US9653319B2 (en) * | 2013-11-08 | 2017-05-16 | Tokyo Electron Limited | Method for using post-processing methods for accelerating EUV lithography |
| WO2015109036A1 (en) * | 2014-01-15 | 2015-07-23 | Kla-Tencor Corporation | Overlay measurement of pitch walk in multiply patterned targets |
| JP5869057B2 (ja) * | 2014-06-30 | 2016-02-24 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| KR101989707B1 (ko) * | 2014-07-08 | 2019-06-14 | 도쿄엘렉트론가부시키가이샤 | 네거티브톤 현상제 겸용 포토레지스트 조성물 및 이용 방법 |
| CN105742286B (zh) * | 2014-12-12 | 2019-07-09 | 华邦电子股份有限公司 | 半导体存储装置及其制造方法 |
| JP6259023B2 (ja) * | 2015-07-20 | 2018-01-10 | ウルトラテック インク | 電極系デバイス用のａｌｄ処理のためのマスキング方法 |
| CN105467682A (zh) | 2016-01-15 | 2016-04-06 | 京东方科技集团股份有限公司 | 膜层结构、其制作方法、显示基板、背光源及显示装置 |
| CN110267757B (zh) * | 2017-04-10 | 2022-04-19 | 惠普发展公司，有限责任合伙企业 | 减少金属层中的应力 |
| CN109390216A (zh) * | 2017-08-03 | 2019-02-26 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| US10727045B2 (en) * | 2017-09-29 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device |
| KR102374206B1 (ko) * | 2017-12-05 | 2022-03-14 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
| KR20210018966A (ko) * | 2018-07-09 | 2021-02-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 라인 배가를 위한 포토레지스트 조성물 |
| US20220126318A1 (en) * | 2020-10-28 | 2022-04-28 | GM Global Technology Operations LLC | Method for selective coating application |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245634A (ja) * | 1986-04-17 | 1987-10-26 | Fujitsu Ltd | ポジ型レジスト膜の除去方法とその装置 |
| JPS6435916A (en) * | 1987-07-31 | 1989-02-07 | Hitachi Ltd | Formation of fine pattern |
| JPH01124219A (ja) * | 1987-10-30 | 1989-05-17 | Internatl Business Mach Corp <Ibm> | パターン付け方法 |
| JPH03270227A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
| JPH0588375A (ja) * | 1991-09-27 | 1993-04-09 | Oki Electric Ind Co Ltd | レジストパタンの形成方法 |
| JPH0677180A (ja) * | 1992-08-24 | 1994-03-18 | Fujitsu Ltd | 細線状エッチングマスクの製造方法 |
| JPH07326562A (ja) * | 1994-06-01 | 1995-12-12 | Ryoden Semiconductor Syst Eng Kk | 微細パターンの形成方法 |
| JP2004186285A (ja) * | 2002-12-02 | 2004-07-02 | Casio Comput Co Ltd | 酸化シリコン膜の形成方法およびその装置 |
| US20060046422A1 (en) * | 2004-08-31 | 2006-03-02 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| JP2006198457A (ja) * | 2005-01-18 | 2006-08-03 | Shinka Jitsugyo Kk | 面形状形成方法及び装置、磁気ヘッドの浮上面形成方法及び装置 |
| WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| JP2792335B2 (ja) * | 1992-05-27 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0982696A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
| US6063688A (en) * | 1997-09-29 | 2000-05-16 | Intel Corporation | Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition |
| US6110837A (en) * | 1999-04-28 | 2000-08-29 | Worldwide Semiconductor Manufacturing Corp. | Method for forming a hard mask of half critical dimension |
| KR100434110B1 (ko) * | 2002-06-04 | 2004-06-04 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US6852454B2 (en) * | 2002-06-18 | 2005-02-08 | Freescale Semiconductor, Inc. | Multi-tiered lithographic template and method of formation and use |
| JP2004292190A (ja) * | 2003-03-25 | 2004-10-21 | Univ Shinshu | 二酸化ケイ素薄膜とその製造法 |
| KR20050072877A (ko) | 2004-01-07 | 2005-07-12 | 엘지전자 주식회사 | 나노 임프린트 리소그래피의 2-스텝 실리콘 옥사이드 에칭공정 |
| KR100566700B1 (ko) * | 2004-01-15 | 2006-04-03 | 삼성전자주식회사 | 반도체 공정에서 포토레지스트 패턴 형성 방법,포토레지스트 패턴 형성용 템플레이트 및 이의 제조 방법. |
| US7064078B2 (en) * | 2004-01-30 | 2006-06-20 | Applied Materials | Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme |
| US7115525B2 (en) * | 2004-09-02 | 2006-10-03 | Micron Technology, Inc. | Method for integrated circuit fabrication using pitch multiplication |
| US7473496B2 (en) * | 2004-11-04 | 2009-01-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for repairing opaque defects in photolithography masks |
| US7560390B2 (en) * | 2005-06-02 | 2009-07-14 | Micron Technology, Inc. | Multiple spacer steps for pitch multiplication |
| US7902074B2 (en) | 2006-04-07 | 2011-03-08 | Micron Technology, Inc. | Simplified pitch doubling process flow |
| US7807575B2 (en) * | 2006-11-29 | 2010-10-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices |
| US7592262B2 (en) * | 2007-03-21 | 2009-09-22 | United Microelectronics Corp. | Method for manufacturing MOS transistors utilizing a hybrid hard mask |
| KR100876805B1 (ko) * | 2007-05-14 | 2009-01-09 | 주식회사 하이닉스반도체 | 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법 |
-
2008
- 2008-10-24 JP JP2008274120A patent/JP5671202B2/ja not_active Expired - Fee Related
- 2008-10-24 TW TW097140965A patent/TWI493598B/zh not_active IP Right Cessation
- 2008-10-24 US US12/257,953 patent/US8357618B2/en not_active Expired - Fee Related
- 2008-10-27 KR KR1020080105268A patent/KR101140534B1/ko not_active IP Right Cessation
- 2008-10-27 CN CN2008101751214A patent/CN101539721B/zh not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245634A (ja) * | 1986-04-17 | 1987-10-26 | Fujitsu Ltd | ポジ型レジスト膜の除去方法とその装置 |
| JPS6435916A (en) * | 1987-07-31 | 1989-02-07 | Hitachi Ltd | Formation of fine pattern |
| JPH01124219A (ja) * | 1987-10-30 | 1989-05-17 | Internatl Business Mach Corp <Ibm> | パターン付け方法 |
| JPH03270227A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
| JPH0588375A (ja) * | 1991-09-27 | 1993-04-09 | Oki Electric Ind Co Ltd | レジストパタンの形成方法 |
| JPH0677180A (ja) * | 1992-08-24 | 1994-03-18 | Fujitsu Ltd | 細線状エッチングマスクの製造方法 |
| JPH07326562A (ja) * | 1994-06-01 | 1995-12-12 | Ryoden Semiconductor Syst Eng Kk | 微細パターンの形成方法 |
| JP2004186285A (ja) * | 2002-12-02 | 2004-07-02 | Casio Comput Co Ltd | 酸化シリコン膜の形成方法およびその装置 |
| US20060046422A1 (en) * | 2004-08-31 | 2006-03-02 | Micron Technology, Inc. | Methods for increasing photo alignment margins |
| JP2006198457A (ja) * | 2005-01-18 | 2006-08-03 | Shinka Jitsugyo Kk | 面形状形成方法及び装置、磁気ヘッドの浮上面形成方法及び装置 |
| WO2006101695A1 (en) * | 2005-03-15 | 2006-09-28 | Micron Technology, Inc. | Pitch reduced patterns relative to photolithography features |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010085977A (ja) * | 2008-09-03 | 2010-04-15 | Shin-Etsu Chemical Co Ltd | パターン形成方法 |
| JP2010287890A (ja) * | 2009-06-09 | 2010-12-24 | Asml Netherlands Bv | リソグラフィ方法及びリソグラフィ装置 |
| US8786833B2 (en) | 2009-06-09 | 2014-07-22 | Asml Netherlands B.V. | Lithographic method and arrangement for manufacturing a spacer |
| TWI485529B (zh) * | 2009-06-09 | 2015-05-21 | Asml Netherlands Bv | 微影方法及配置 |
| JP2011071279A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JP2014011191A (ja) * | 2012-06-27 | 2014-01-20 | Tokyo Electron Ltd | エッチング方法 |
| JP2017219617A (ja) * | 2016-06-06 | 2017-12-14 | 東京エレクトロン株式会社 | パターン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI493598B (zh) | 2015-07-21 |
| TW200935496A (en) | 2009-08-16 |
| CN101539721B (zh) | 2013-05-22 |
| JP5671202B2 (ja) | 2015-02-18 |
| US20090111281A1 (en) | 2009-04-30 |
| CN101539721A (zh) | 2009-09-23 |
| KR20090042748A (ko) | 2009-04-30 |
| KR101140534B1 (ko) | 2012-05-02 |
| US8357618B2 (en) | 2013-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5671202B2 (ja) | フォトレジストテンプレートマスクを用いて頻度を倍にする方法 | |
| JP5385551B2 (ja) | スペーサマスクを用いた頻度の２倍化 | |
| US20090017631A1 (en) | Self-aligned pillar patterning using multiple spacer masks | |
| US7846849B2 (en) | Frequency tripling using spacer mask having interposed regions | |
| KR100780652B1 (ko) | 반도체 소자 제조방법 | |
| US7935464B2 (en) | System and method for self-aligned dual patterning | |
| US7838205B2 (en) | Utilization of electric field with isotropic development in photolithography | |
| US9224742B2 (en) | Method for providing electrical connections to spaced conductive lines | |
| TW201101370A (en) | Selective self-aligned double patterning of regions in an integrated circuit device | |
| US20090305506A1 (en) | Self-aligned dual patterning integration scheme | |
| JP5333978B2 (ja) | パターンを形成する方法 | |
| US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
| KR20160117818A (ko) | 반도체 소자의 제조 방법 | |
| US6989323B2 (en) | Method for forming narrow gate structures on sidewalls of a lithographically defined sacrificial material | |
| TW200534435A (en) | A method for manufacturing high density flash memory and high performance logic on a single die | |
| WO2008015212A1 (en) | Novel hard mask structure for patterning features in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130718 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130816 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130913 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130919 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140805 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140808 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140911 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140917 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5671202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |