JPH04352427A - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JPH04352427A JPH04352427A JP12756691A JP12756691A JPH04352427A JP H04352427 A JPH04352427 A JP H04352427A JP 12756691 A JP12756691 A JP 12756691A JP 12756691 A JP12756691 A JP 12756691A JP H04352427 A JPH04352427 A JP H04352427A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- resist pattern
- material film
- wiring material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- -1 CHF3 Chemical compound 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、配線形成方法に関し、
特に配線の端の角を面取りする工程を具備する配線形成
方法に関する。
特に配線の端の角を面取りする工程を具備する配線形成
方法に関する。
【０００２】
【従来の技術】半導体集積回路が高密度化・大規模化す
るにつれ配線は、微細化され、かつ多層化される傾向に
ある。
るにつれ配線は、微細化され、かつ多層化される傾向に
ある。
【０００３】このような配線の微細化、多層化を進める
上では、下層配線上に形成される層間絶縁膜を平坦化し
、これによって上層配線のステップカバレージを良くす
ることが必要である。
上では、下層配線上に形成される層間絶縁膜を平坦化し
、これによって上層配線のステップカバレージを良くす
ることが必要である。
【０００４】この点に関して、配線の端の角を面取りし
てその上に形成される層間絶縁膜を平坦化する技術があ
る。
てその上に形成される層間絶縁膜を平坦化する技術があ
る。
【０００５】以下この技術の概略を図７乃至図１０を参
照して説明する。
照して説明する。
【０００６】まず図７に示す如く、半導体基板（１）上
に絶縁膜（２）を介して、配線材料膜（３）を例えばス
パッタ法により形成し、この配線材料膜（３）上にレジ
ストパターン（４）を形成する。
に絶縁膜（２）を介して、配線材料膜（３）を例えばス
パッタ法により形成し、この配線材料膜（３）上にレジ
ストパターン（４）を形成する。
【０００７】次に図８に示す如く、配線材料膜（３）を
レジストパターン（４）をマスクとして例えばエッチン
グ液を用いた等方性エッチングにより、その膜厚の途中
までエッチングする。
レジストパターン（４）をマスクとして例えばエッチン
グ液を用いた等方性エッチングにより、その膜厚の途中
までエッチングする。
【０００８】そして図９に示す如く、配線材料膜（３）
を同レジストパターン（４）をマスクとして例えば反応
イオン性イオンエッチング（ＲＩＥ）のような異方性エ
ッチングにより、その膜厚を完全にエッチングする。
を同レジストパターン（４）をマスクとして例えば反応
イオン性イオンエッチング（ＲＩＥ）のような異方性エ
ッチングにより、その膜厚を完全にエッチングする。
【０００９】その後図１０に示す如く、レジストパター
ン（４）を除去して配線（５）を完成する。
ン（４）を除去して配線（５）を完成する。
【００１０】このような配線形成方法によれば、配線（
５）の端の角が面取りされるので、この配線（５）上に
形成される層間絶縁膜が平坦化され、さらにはその上に
形成される上層配線のステップカバレージの向上を図る
ことができる。
５）の端の角が面取りされるので、この配線（５）上に
形成される層間絶縁膜が平坦化され、さらにはその上に
形成される上層配線のステップカバレージの向上を図る
ことができる。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た配線形成方法によれば、エッチング液等を用いた等方
性エッチングにより面取りを行なっているので、エッチ
ング量の制御が難かしく、ウエハー面内でのばらつきあ
るいはロット間のばらつきが大きいという欠点があり、
再現性良く所望の断面形状を得ることができなかった。
た配線形成方法によれば、エッチング液等を用いた等方
性エッチングにより面取りを行なっているので、エッチ
ング量の制御が難かしく、ウエハー面内でのばらつきあ
るいはロット間のばらつきが大きいという欠点があり、
再現性良く所望の断面形状を得ることができなかった。
【００１２】また、等方性エッチングと異方性エッチン
グという２種類のエッチング工程を経なければならない
ので、製造工程が複雑であるという欠点もあった。
グという２種類のエッチング工程を経なければならない
ので、製造工程が複雑であるという欠点もあった。
【００１３】
【課題を解決するための手段】本発明は、上述した点に
鑑みてなされたものであり、配線の端の角を面取りする
工程を具備する配線形成方法において、半導体基板上に
配線材料膜とレジストパターンを順次形成する工程と、
前記配線材料膜を前記レジストパターンをマスクとして
用い異方性エッチングして、その膜厚の途中までエッチ
ングする工程と、前記レジストパターン及び前記配線材
料膜の側面にスペーサ膜を形成する工程と、前記配線材
料膜を前記レジストパターン及び前記スペーサ膜をマス
クとして用い再び異方性エッチングして、その膜厚を完
全にエッチングする工程と、前記レジストパターン及び
スペーサ膜を除去する工程を具備することを特徴として
いる。
鑑みてなされたものであり、配線の端の角を面取りする
工程を具備する配線形成方法において、半導体基板上に
配線材料膜とレジストパターンを順次形成する工程と、
前記配線材料膜を前記レジストパターンをマスクとして
用い異方性エッチングして、その膜厚の途中までエッチ
ングする工程と、前記レジストパターン及び前記配線材
料膜の側面にスペーサ膜を形成する工程と、前記配線材
料膜を前記レジストパターン及び前記スペーサ膜をマス
クとして用い再び異方性エッチングして、その膜厚を完
全にエッチングする工程と、前記レジストパターン及び
スペーサ膜を除去する工程を具備することを特徴として
いる。
【００１４】
【作用】上述した手段によれば、スペーサ膜を利用して
エッチング量の制御性に優れた異方性エッチングによっ
て配線の角の面取りが行なわれるので、再現性良く所望
の断面形状を得ることができるとともに、製造工程の簡
略化を図ることができる。
エッチング量の制御性に優れた異方性エッチングによっ
て配線の角の面取りが行なわれるので、再現性良く所望
の断面形状を得ることができるとともに、製造工程の簡
略化を図ることができる。
【００１５】
【実施例】次に本発明の実施例を図１乃至図６を参照し
て説明する。
て説明する。
【００１６】まず図１に示す如く、半導体基板（１１）
上に設けられた例えばＳｉＯ２膜、ＢＰＳＧ膜のような
絶縁膜（１２）を介して、例えばアルミニウム膜等の配
線材料膜（１３）をスパッタ法等によって、約０．８μ
ｍの膜厚となるように形成し、この配線材料膜（１３）
上にホトリソグラフィーによって所望のレジストパター
ン（１４）を形成する。
上に設けられた例えばＳｉＯ２膜、ＢＰＳＧ膜のような
絶縁膜（１２）を介して、例えばアルミニウム膜等の配
線材料膜（１３）をスパッタ法等によって、約０．８μ
ｍの膜厚となるように形成し、この配線材料膜（１３）
上にホトリソグラフィーによって所望のレジストパター
ン（１４）を形成する。
【００１７】なお、配線材料膜（１３）としては、ポリ
シリコン膜でもよいし、その他の配線材料からなる膜を
用いることもできる。
シリコン膜でもよいし、その他の配線材料からなる膜を
用いることもできる。
【００１８】次に図２に示す如く、この配線材料膜（１
３）をレジストパターン（１４）をマスクとして用いて
、異方性エッチングしその膜厚の途中まで、例えば約０
．２μｍだけエッチングする。
３）をレジストパターン（１４）をマスクとして用いて
、異方性エッチングしその膜厚の途中まで、例えば約０
．２μｍだけエッチングする。
【００１９】そして図３に示す如く、全面にデポジショ
ン法等によってデポ膜（１５）を約０．２μｍの膜厚に
形成する。
ン法等によってデポ膜（１５）を約０．２μｍの膜厚に
形成する。
【００２０】ここでデポ膜（１５）は減圧ＣＶＤ法によ
ってＳｉＯ２，ＳｉＮ等を堆積形成することができる。
ってＳｉＯ２，ＳｉＮ等を堆積形成することができる。
【００２１】しかし、配線材料膜（１３）がアルミニウ
ム膜のような酸化されやすい膜の場合には、空気にさら
すとその表面にＡｌ２Ｏ３のような酸化物が形成されそ
の後のエッチングにおいて残渣の発生などの問題が生ず
るおそれがある。
ム膜のような酸化されやすい膜の場合には、空気にさら
すとその表面にＡｌ２Ｏ３のような酸化物が形成されそ
の後のエッチングにおいて残渣の発生などの問題が生ず
るおそれがある。
【００２２】そこで、このような場合には上述の異方性
エッチングに続いて例えばＣＨＦ３のようなフッ素を含
む有機性のエッチングガスを用いてデポ膜（１５）を形
成するようにし、配線材料膜（１３）の表面を空気にさ
らすことなくデポ膜（１５）を形成するのがよい。
エッチングに続いて例えばＣＨＦ３のようなフッ素を含
む有機性のエッチングガスを用いてデポ膜（１５）を形
成するようにし、配線材料膜（１３）の表面を空気にさ
らすことなくデポ膜（１５）を形成するのがよい。
【００２３】続いて図４に示す如く、デポ膜（１５）を
異方性エッチングするとレジストパターン（１４）及び
配線材料膜（１３）の側面にスペーサ膜（１６）が形成
される。
異方性エッチングするとレジストパターン（１４）及び
配線材料膜（１３）の側面にスペーサ膜（１６）が形成
される。
【００２４】そして図５に示す如く、配線材料膜（１３
）をレジストパターン（１４）及びスペーサ膜（１６）
をマスクとして用い再び異方性エッチングして、その残
りの膜厚を完全に除去する。
）をレジストパターン（１４）及びスペーサ膜（１６）
をマスクとして用い再び異方性エッチングして、その残
りの膜厚を完全に除去する。
【００２５】その後図６に示す如く、レジストパターン
（１４）及びスペーサ膜（１６）を除去して配線（１７
）が完成し、この配線（１７）の端の角は面取りされた
形状となる。
（１４）及びスペーサ膜（１６）を除去して配線（１７
）が完成し、この配線（１７）の端の角は面取りされた
形状となる。
【００２６】このように本発明によれば、スペーサ膜（
１６）をエッチングのマスクとして用いることにより異
方性エッチングのみで、かかる配線（１７）を形成して
いるので、面取り部分のエッチング量を正確に制御でき
るようになり、再現性良く所望形状の配線（１７）が製
造できるとともに製造工程の簡略化を図ることができる
。
１６）をエッチングのマスクとして用いることにより異
方性エッチングのみで、かかる配線（１７）を形成して
いるので、面取り部分のエッチング量を正確に制御でき
るようになり、再現性良く所望形状の配線（１７）が製
造できるとともに製造工程の簡略化を図ることができる
。
【００２７】
【発明の効果】以上説明したように、本発明によれば配
線（１７）の角の面取りを再現性良く行なうことができ
るので、常に安定した品質の半導体集積回路を製造でき
る。
線（１７）の角の面取りを再現性良く行なうことができ
るので、常に安定した品質の半導体集積回路を製造でき
る。
【図１】本発明の実施例に係る第１の断面図である。
【図２】本発明の実施例に係る第２の断面図である。
【図３】本発明の実施例に係る第３の断面図である。
【図４】本発明の実施例に係る第４の断面図である。
【図５】本発明の実施例に係る第５の断面図である。
【図６】本発明の実施例に係る第６の断面図である。
【図７】従来例に係る第１の断面図である。
【図８】従来例に係る第２の断面図である。
【図９】従来例に係る第３の断面図である。
【図１０】従来例に係る第４の断面図である。
Claims (1)
- 【請求項１】 配線の端の角を面取りする工程を具備
する配線形成方法において、半導体基板上に配線材料膜
とレジストパターンを順次形成する工程と、前記配線材
料膜を前記レジストパターンをマスクとして用い異方性
エッチングして、その膜厚の途中までエッチングする工
程と、前記レジストパターン及び前記配線材料膜の側面
にスペーサ膜を形成する工程と、前記配線材料膜を前記
レジストパターン及び前記スペーサ膜をマスクとして用
い再び異方性エッチングして、その膜厚を完全にエッチ
ングする工程と、前記レジストパターン及びスペーサ膜
を除去する工程とを具備することを特徴とする配線形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12756691A JPH04352427A (ja) | 1991-05-30 | 1991-05-30 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12756691A JPH04352427A (ja) | 1991-05-30 | 1991-05-30 | 配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352427A true JPH04352427A (ja) | 1992-12-07 |
Family
ID=14963213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12756691A Pending JPH04352427A (ja) | 1991-05-30 | 1991-05-30 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352427A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432198B2 (en) * | 2004-12-17 | 2008-10-07 | Dongbu Electronics Co., Ltd. | Semiconductor devices and methods of forming interconnection lines therein |
-
1991
- 1991-05-30 JP JP12756691A patent/JPH04352427A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432198B2 (en) * | 2004-12-17 | 2008-10-07 | Dongbu Electronics Co., Ltd. | Semiconductor devices and methods of forming interconnection lines therein |
| US7705459B2 (en) | 2004-12-17 | 2010-04-27 | Dongbu Electronics Co., Ltd. | Semiconductor devices and methods of forming interconnection lines therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| US5409566A (en) | Slope etching process | |
| JPH04352427A (ja) | 配線形成方法 | |
| JPH0313744B2 (ja) | ||
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPH08306871A (ja) | 誘電体キャパシタの製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JP2994644B2 (ja) | 電極の形成方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JPH07245402A (ja) | 半導体装置の製造方法 | |
| JPH06196433A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JPH06244157A (ja) | 半導体装置の製造方法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH0496225A (ja) | 半導体装置の製造方法 | |
| JPH1174355A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 |