JPH051977B2 - - Google Patents
Info
- Publication number
- JPH051977B2 JPH051977B2 JP60184430A JP18443085A JPH051977B2 JP H051977 B2 JPH051977 B2 JP H051977B2 JP 60184430 A JP60184430 A JP 60184430A JP 18443085 A JP18443085 A JP 18443085A JP H051977 B2 JPH051977 B2 JP H051977B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- contact hole
- resist pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関するもの
で、特に大規模集積回路（VLSI）装置における
コンタクトホールの形成法に関するものである。
で、特に大規模集積回路（VLSI）装置における
コンタクトホールの形成法に関するものである。
第８図に従来のコンタクトホールをテーパ状に
形成する方法を示し、以下にこの図に従つて従来
の方法について説明する。
形成する方法を示し、以下にこの図に従つて従来
の方法について説明する。
まず、同図ａに示すように、シリコン基板１の
主面上に絶縁膜２を熱酸化法・CVD法・スパツ
タ法などにより形成したのち、写真製版によつて
レジストパターン３を上記絶縁膜２上に形成す
る。絶縁膜２としては二酸化シリコンが一般によ
く用いられている。
主面上に絶縁膜２を熱酸化法・CVD法・スパツ
タ法などにより形成したのち、写真製版によつて
レジストパターン３を上記絶縁膜２上に形成す
る。絶縁膜２としては二酸化シリコンが一般によ
く用いられている。
次に同図ｂに示すように、緩衝弗化水素酸を用
いたウエツトエツチングによつて絶縁膜２をその
厚さの半分程度までエツチングする。このエツチ
ングは等方性であるため、同図ｂのようにレジス
トパターン３の下までエツチングされる、いわゆ
るアンダーカツトが起つている。
いたウエツトエツチングによつて絶縁膜２をその
厚さの半分程度までエツチングする。このエツチ
ングは等方性であるため、同図ｂのようにレジス
トパターン３の下までエツチングされる、いわゆ
るアンダーカツトが起つている。
次に、同図ｃに示すように、フレオン14（CF4）
と水素の混合ガスプラズマを用いた異方性エツチ
ングによつて、絶縁膜２の底に達するまでエツチ
ングを行なう。
と水素の混合ガスプラズマを用いた異方性エツチ
ングによつて、絶縁膜２の底に達するまでエツチ
ングを行なう。
最後に、同図ｄに示すように、レジスト３を除
去すると、テーパを有するコンタクトホール５が
出来上る。
去すると、テーパを有するコンタクトホール５が
出来上る。
このコンタクトホール５のテーパにより、この
後上記絶縁膜２上に形成される配線用の金属薄膜
（アルミニウム等）（図示せず）のカバレツジを改
善することができる。
後上記絶縁膜２上に形成される配線用の金属薄膜
（アルミニウム等）（図示せず）のカバレツジを改
善することができる。
しかし、この工程ではアンダーカツトの量はウ
エツトエツチングによる上記絶縁膜２のエツチン
グ量によつて決まる。すなわち、アンダーカツト
の量はテーパ部の深さに比例するので、テーパ部
の深さと拡がりを独立に変えることができず、充
分にコンタクトホール断面形状の制御を行なうこ
とができない。
エツトエツチングによる上記絶縁膜２のエツチン
グ量によつて決まる。すなわち、アンダーカツト
の量はテーパ部の深さに比例するので、テーパ部
の深さと拡がりを独立に変えることができず、充
分にコンタクトホール断面形状の制御を行なうこ
とができない。
上記従来の加工方法では、テーパ部の深さと拡
がりを独立して変えることができず、絶縁膜の膜
厚に応じて配線形成時のカバレツジ不良を防止す
るに必要なテーパ部を形成すると、テーパ部の横
方向の拡がりが必要以上に大きくなつてしまい、
装置の集積度を十分に高めることができないとい
う問題点があつた。
がりを独立して変えることができず、絶縁膜の膜
厚に応じて配線形成時のカバレツジ不良を防止す
るに必要なテーパ部を形成すると、テーパ部の横
方向の拡がりが必要以上に大きくなつてしまい、
装置の集積度を十分に高めることができないとい
う問題点があつた。
また、上記従来の加工方法とは、逆に、先に、
異方性エツチングによつて所定深さの穴を形成
し、次いで、該穴に等方性エツチングによるエツ
チングを施してコンタクトホールを形成し、テー
パ部を有するコンタクトホールを得ることが考え
られるが、この場合は、最終的に得られるコンタ
クトホールのコンタクト部、即ち、半導体基板表
面が露出する開口部は、当初の金属マスクの開口
より大きくなつて寸法精度が悪化してしまうた
め、コンタクト部の開口をマスクの開口と同一の
大きさに形成することができず、コンタクト部の
配線の基板に対する形成領域が必要以上に大きく
なつてしまい、配線形成時のカバレツジ不良を防
止することはできるものの、上記と同様に装置の
集積度を十分に高めることができないという問題
点があつた。
異方性エツチングによつて所定深さの穴を形成
し、次いで、該穴に等方性エツチングによるエツ
チングを施してコンタクトホールを形成し、テー
パ部を有するコンタクトホールを得ることが考え
られるが、この場合は、最終的に得られるコンタ
クトホールのコンタクト部、即ち、半導体基板表
面が露出する開口部は、当初の金属マスクの開口
より大きくなつて寸法精度が悪化してしまうた
め、コンタクト部の開口をマスクの開口と同一の
大きさに形成することができず、コンタクト部の
配線の基板に対する形成領域が必要以上に大きく
なつてしまい、配線形成時のカバレツジ不良を防
止することはできるものの、上記と同様に装置の
集積度を十分に高めることができないという問題
点があつた。
この発明は上記のような問題点を解消するため
になされたものであり、コンタクトホールのテー
パ部の断面形状を任意に制御することができ、必
要以上に該テーパ部が横方向に拡がることがな
く、且つ、基板とのコンタクト部の開口が必要以
上に大きくなることがない半導体装置の製造方法
を得ることを目的とする。
になされたものであり、コンタクトホールのテー
パ部の断面形状を任意に制御することができ、必
要以上に該テーパ部が横方向に拡がることがな
く、且つ、基板とのコンタクト部の開口が必要以
上に大きくなることがない半導体装置の製造方法
を得ることを目的とする。
この発明にかかる半導体装置の製造方法は、半
導体基板上の絶縁膜に半導体基板に続くコンタク
トホールを形成する際、該絶縁膜上に形成された
所定形状のレジストパターンをマスクとして、上
記絶縁膜に第１の異方性エツチング、等方性エツ
チング、第２の異方性エツチングをこれらの順に
それぞれの工程にて、上記絶縁膜を所定の深さエ
ツチングするようにし、第１の異方性エツチング
と等方性エツチングのこれら２つのエツチング反
応の反応量比により、テーパ部の断面形状を制御
して、横方向の拡がりを抑制してテーパ部を形成
し、第２の異方性エツチングにより、半導体基板
表面が露出する開口部（即ち、コンタクト面）
を、上記レジストパターンの開口部と同一の大き
さに形成するようにしたものである。
導体基板上の絶縁膜に半導体基板に続くコンタク
トホールを形成する際、該絶縁膜上に形成された
所定形状のレジストパターンをマスクとして、上
記絶縁膜に第１の異方性エツチング、等方性エツ
チング、第２の異方性エツチングをこれらの順に
それぞれの工程にて、上記絶縁膜を所定の深さエ
ツチングするようにし、第１の異方性エツチング
と等方性エツチングのこれら２つのエツチング反
応の反応量比により、テーパ部の断面形状を制御
して、横方向の拡がりを抑制してテーパ部を形成
し、第２の異方性エツチングにより、半導体基板
表面が露出する開口部（即ち、コンタクト面）
を、上記レジストパターンの開口部と同一の大き
さに形成するようにしたものである。
この発明においては、等方性エツチングによつ
てテーパを形成する前に、異方性エツチングを行
うことにより、これら両者のエツチング反応にお
ける反応量比により、テーパ部の深さ方向と横方
向の拡がりを独立に制御し、テーパ部の横方向の
拡がりを抑制し、このテーパ部の形成後、再度異
方性エツチングによつて残りの絶縁膜をエツチン
グすることにより、半導体基板表面が露出する開
口部を上記レジストパターンのマスクの開口部と
ほぼ同一の大きさに形成でき、その結果、テーパ
部の横方向の拡がりと、コンタクト部、即ち、半
導体基板が露出する開口部の大きさを必要以上に
大きくすることなくコンタクトホールを形成する
ことができる。
てテーパを形成する前に、異方性エツチングを行
うことにより、これら両者のエツチング反応にお
ける反応量比により、テーパ部の深さ方向と横方
向の拡がりを独立に制御し、テーパ部の横方向の
拡がりを抑制し、このテーパ部の形成後、再度異
方性エツチングによつて残りの絶縁膜をエツチン
グすることにより、半導体基板表面が露出する開
口部を上記レジストパターンのマスクの開口部と
ほぼ同一の大きさに形成でき、その結果、テーパ
部の横方向の拡がりと、コンタクト部、即ち、半
導体基板が露出する開口部の大きさを必要以上に
大きくすることなくコンタクトホールを形成する
ことができる。
以下、この発明の一実施例を図について説明す
る。第１図は、本発明の一実施例によるテーパ状
コンタクトホールを形成する方法を工程順に示す
断面図で、第１図ａは従来法の第３図ａと同一状
態である。本実施例方法では第１図ａの状態のの
ち、第１図ｂに示すようにフレオン14（CF4）と
水素の混合ガスプラズマ４によつて、異方性エツ
チングを行ない、絶縁膜２を彫り込む。このエツ
チング量によつてテーパ部の拡がりを制御するこ
とができる。
る。第１図は、本発明の一実施例によるテーパ状
コンタクトホールを形成する方法を工程順に示す
断面図で、第１図ａは従来法の第３図ａと同一状
態である。本実施例方法では第１図ａの状態のの
ち、第１図ｂに示すようにフレオン14（CF4）と
水素の混合ガスプラズマ４によつて、異方性エツ
チングを行ない、絶縁膜２を彫り込む。このエツ
チング量によつてテーパ部の拡がりを制御するこ
とができる。
次に、第１図ｃに示すように、緩衝弗化水素酸
を用いて等方性エツチングを行ない、さらに深く
所望のテーパ深さまで絶縁膜２を彫り込むととも
に、アンダーカツトによつてテーパ部を形成す
る。
を用いて等方性エツチングを行ない、さらに深く
所望のテーパ深さまで絶縁膜２を彫り込むととも
に、アンダーカツトによつてテーパ部を形成す
る。
次に、第１図ｄに示すように、再びフレオン14
（CF4）と水素の混合ガスプラズマ４によつて、
絶縁膜２の底に達するまで異方性エツチングを行
ない、シリコン基板１を露出させる。
（CF4）と水素の混合ガスプラズマ４によつて、
絶縁膜２の底に達するまで異方性エツチングを行
ない、シリコン基板１を露出させる。
最後に、レジスト３を除去すると、所望のテー
パ断面を持つたコンタクトホール５が得られる。
パ断面を持つたコンタクトホール５が得られる。
第２図は３段階のエツチングの重みづけによる
断面形状の制御の様子を示したものである。同図
ａは従来法に対応するもので、等方性エツチング
と異方性エツチングを２対１の割合で行なつたも
のてある。同図ｂ〜ｄは３段階のエツチング（異
方性、等方性、異方性）の比をそれぞれ、ｂは１
対３対２、ｃは３対１対２、ｄは１対２対３とし
たときに得られる断面形状を表わしたものであ
る。同図から３段階のエツチングの重みづけによ
り、断面形状の制御が行なわれている様子がよく
わかる。
断面形状の制御の様子を示したものである。同図
ａは従来法に対応するもので、等方性エツチング
と異方性エツチングを２対１の割合で行なつたも
のてある。同図ｂ〜ｄは３段階のエツチング（異
方性、等方性、異方性）の比をそれぞれ、ｂは１
対３対２、ｃは３対１対２、ｄは１対２対３とし
たときに得られる断面形状を表わしたものであ
る。同図から３段階のエツチングの重みづけによ
り、断面形状の制御が行なわれている様子がよく
わかる。
以上のように、この発明によれば、半導体基板
上の絶縁膜に半導体基板に続くコンタクトホール
を形成する際、該絶縁膜上に形成された所定形状
のレジストパターンをマスクとして、上記絶縁膜
に第１の異方性エツチング、等方性エツチング、
第２の異方性エツチングをこれらの順にそれぞれ
の工程にて、上記絶縁膜を所定の深さエツチング
するようにし、第１の異方性エツチングと等方性
エツチングのこれら２つのエツチング反応の反応
量比により、テーパ部の断面形状を制御して、横
方向の拡がりを抑制してテーパ部を形成し、第２
の異方性エツチングにより、半導体基板表面が露
出する開口部（即ち、コンタクト面）を、上記レ
ジストパターンの開口部と同一の大きさに形成す
るようにしたので、テーパ部の横方向の拡がり
と、コンタクト部、即ち、半導体基板が露出する
開口部の大きさを必要以上に大きくすることなく
コンタクトホールを形成することができ、その結
果、配線形成時の、断線（又はカバレツジ不良）
が無くなり、且つ、配線の半導体基板に対する形
成領域を必要最低限に止めることができ、半導体
装置の集積度と信頼性とを向上することができる
効果がある。
上の絶縁膜に半導体基板に続くコンタクトホール
を形成する際、該絶縁膜上に形成された所定形状
のレジストパターンをマスクとして、上記絶縁膜
に第１の異方性エツチング、等方性エツチング、
第２の異方性エツチングをこれらの順にそれぞれ
の工程にて、上記絶縁膜を所定の深さエツチング
するようにし、第１の異方性エツチングと等方性
エツチングのこれら２つのエツチング反応の反応
量比により、テーパ部の断面形状を制御して、横
方向の拡がりを抑制してテーパ部を形成し、第２
の異方性エツチングにより、半導体基板表面が露
出する開口部（即ち、コンタクト面）を、上記レ
ジストパターンの開口部と同一の大きさに形成す
るようにしたので、テーパ部の横方向の拡がり
と、コンタクト部、即ち、半導体基板が露出する
開口部の大きさを必要以上に大きくすることなく
コンタクトホールを形成することができ、その結
果、配線形成時の、断線（又はカバレツジ不良）
が無くなり、且つ、配線の半導体基板に対する形
成領域を必要最低限に止めることができ、半導体
装置の集積度と信頼性とを向上することができる
効果がある。
第１図はこの発明の一実施例によるテーパ状コ
ンタクトホールの形成方法を示す断面図、第２図
はエツチングの各段階の重みづけを変えたときに
得られる断面形状の変化を示す断面図、第３図は
従来の加工工程を示す断面図である。 １はシリコン基板、２は絶縁膜、３はレジス
ト、４はフレオン14（CF4）と水素の混合ガスプ
ラズマ、５はコンタクトホール５である。なお、
図中、同一符号は同一部分、もしくは相当部分を
表わしている。
ンタクトホールの形成方法を示す断面図、第２図
はエツチングの各段階の重みづけを変えたときに
得られる断面形状の変化を示す断面図、第３図は
従来の加工工程を示す断面図である。 １はシリコン基板、２は絶縁膜、３はレジス
ト、４はフレオン14（CF4）と水素の混合ガスプ
ラズマ、５はコンタクトホール５である。なお、
図中、同一符号は同一部分、もしくは相当部分を
表わしている。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に配設された絶縁膜にコンタク
トホールを形成する工程を含む半導体装置の製造
方法であつて、 上記コンタクトホールの形成工程が、 上記絶縁膜上に所定のレジストパターンを形成
し、該レジストパターンをマスクとして上記絶縁
膜に第１の異方性エツチングを施し、上記絶縁膜
の所定領域を第１の深さまでエツチングする工程
と、 上記レジストパターンをマスクとして、上記絶
縁膜に等方性エツチングを施し、上記絶縁膜の所
定領域を第２の深さまでエツチングする工程と、 上記レジストパターンをマスクとして、上記絶
縁膜に第２の異方性エツチングを施し、上記絶縁
膜の所定領域を上記半導体基板の表面が露出する
までエツチングする工程とからなり、 上記第１の異方性エツチングと上記等方性エツ
チングの反応量比を所定の比率に調整することに
より、形成されるテーパ部の断面形状を制御する
ようにしたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18443085A JPS6243133A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18443085A JPS6243133A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6243133A JPS6243133A (ja) | 1987-02-25 |
| JPH051977B2 true JPH051977B2 (ja) | 1993-01-11 |
Family
ID=16153012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18443085A Granted JPS6243133A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243133A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677577B2 (ja) * | 1988-01-29 | 1997-11-17 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH02213129A (ja) * | 1989-02-14 | 1990-08-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| EP0410635A1 (en) * | 1989-07-28 | 1991-01-30 | AT&T Corp. | Window taper-etching method in the manufacture of integrated circuit semiconductor devices |
| US5567270A (en) * | 1995-10-16 | 1996-10-22 | Winbond Electronics Corp. | Process of forming contacts and vias having tapered sidewall |
| JP2013122487A (ja) * | 2011-12-09 | 2013-06-20 | Konica Minolta Medical & Graphic Inc | 金属格子の製造方法、金属格子およびｘ線撮像装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021679A (ja) * | 1973-06-25 | 1975-03-07 | ||
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS56157025A (en) * | 1980-05-07 | 1981-12-04 | Nec Corp | Manufacture of semiconductor device |
-
1985
- 1985-08-20 JP JP18443085A patent/JPS6243133A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5021679A (ja) * | 1973-06-25 | 1975-03-07 | ||
| JPS5687666A (en) * | 1979-12-20 | 1981-07-16 | Toshiba Corp | Plasma etching method |
| JPS56157025A (en) * | 1980-05-07 | 1981-12-04 | Nec Corp | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243133A (ja) | 1987-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108470710B (zh) | 一种形成半导体存储装置的方法 | |
| JPH051977B2 (ja) | ||
| JP2671380B2 (ja) | 半導体装置の製造方法 | |
| US4696098A (en) | Metallization technique for integrated circuit structures | |
| JP2757838B2 (ja) | 半導体装置の製造方法 | |
| JP2808969B2 (ja) | 半導体式加速度センサの製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS6191929A (ja) | ドライエツチング方法 | |
| JPH01248523A (ja) | 半導体装置の製造方法 | |
| JPS63175442A (ja) | 多層配線型集積回路の製造方法 | |
| JPH07130681A (ja) | 半導体装置の配線接続孔の形成方法装置 | |
| KR100197657B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPH02244720A (ja) | 半導体集積回路の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JPH01296644A (ja) | 半導体装置の製造方法 | |
| JPS62140433A (ja) | 半導体装置の製造方法 | |
| JPS62181447A (ja) | 半導体装置の製造方法 | |
| JPH11260755A (ja) | 半導体デバイスのコンタクトホール及びその形成方法 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPH11224898A (ja) | レジストを用いた溝穴形成方法 | |
| JPS60202954A (ja) | 半導体装置の製造方法 | |
| JPS6215822A (ja) | パタ−ン形成方法 | |
| JPH02143452A (ja) | 半導体装置 | |
| JPH0697290A (ja) | 半導体装置の製造方法 |