JPS6215822A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS6215822A
JPS6215822A JP15412285A JP15412285A JPS6215822A JP S6215822 A JPS6215822 A JP S6215822A JP 15412285 A JP15412285 A JP 15412285A JP 15412285 A JP15412285 A JP 15412285A JP S6215822 A JPS6215822 A JP S6215822A
Authority
JP
Japan
Prior art keywords
substrate
pattern
film
silicon
sio2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15412285A
Other languages
English (en)
Inventor
Naoki Kasai
直記 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15412285A priority Critical patent/JPS6215822A/ja
Publication of JPS6215822A publication Critical patent/JPS6215822A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子形成において、マスク材により被
覆されていない領域をエツチングし、パターン形成をす
る方法に関する。
〔従来技術とその問題点〕
近来、半導体デバイスの高集積化にともない、半導体素
子形成のだあの微細加工は、パターン幅が狭くかつ深い
溝を形成する技術が要求されている。とりわけシリコン
基板に深い溝を堀り、その領域をデバイスの分離領域と
したり、容量蓄積素子として用いる等、高密度化に対し
有効とされている。
シリコン基板に狭くて深い溝を形成する方法として例え
ば、1985年(昭和60年)春季第32回応用物理学
関係連合講演会、講演予稿集336ページ、30a−に
−2においては、第2図に示すように塩素ガスにより5
in2膜パターン22をマスク材としてシリコン基1f
21を反応性イオンエツチングすると、S s 02膜
パターン22が基板21に対しテーパ角をもつ、すなわ
ちシリコン基板21に向かって先細りとなったテーパ形
状を有する場合、基板21に対し垂直に入射する反応性
をもった塩素イオン23が前記テーパー角をもったSi
n、パターン側面で反射あるいは散乱し、シリコン基板
21に深い溝24を形成するとマスク材近傍にアンダー
カットを生じる−ことが報告されている。このようなエ
ツチング形状では微細化の支障となり、しかもデバイス
の信頼性や歩留りを低下させる原因となる。
〔発明の目的〕
本発明の目的は、半導体素子形成においてパターン形成
する際に、反応性イオンエツチングした際のマスク材近
傍にアンダーカットを生じることなく垂直形状をもった
まま狭くて深い溝を形成することのできるパターン形成
方法を提供することにある。
〔発明の構成〕
本発明は、基板あるいは基板上に堆積された膜にマスク
パターンを形成し、前記マスクパターンによって被覆さ
れていない基板あるいは基板上に堆積された膜を異方性
エツチングし、狭くて深い溝を形成するパターン形成方
法において、マスクとなるパターンを、その断面が基板
あるいは基板上に堆積された膜に向かって広がる逆テー
パ形状になるように形成することを特徴としている。
〔作用〕
本発明は上記の構成をとることにより従来技術の問題点
を解決した。すなわち、基板あるいは基板上に堆積され
た膜を異方性エツチングする際に、被エツチング材に対
し選択比の小さなマスクとなるパターンを被エツチング
材に向かって広がる逆テーパー形状とすることで、垂直
に入射するイオンがマスクパターン側壁で反射すること
を防ぎ、マスク近傍にアンダーカットの生じないパター
ンが形成可能となる。
〔実施例〕
以下、本発明の実施例について図面を用いて詳細に説明
する。
第1図は本発明を説明するための主な製造工程における
断面構造を示した模式図である。まずシリコン基板1上
に熱酸化により200人のシリコン酸化膜2を形成し、
つづいて減圧CVD法により多結晶シリコン膜3を80
00人堆積する。次にリソグラフィ一工程でレジストパ
ターン4を形成すると第1図(a)の構造が得られる。
レジストパターン4をマスクに多結晶シリコン膜3のテ
ーパーエツチングを行った後レジストを除去し、CVD
5 i○2膜5を800〇八堆積する。
次に約2μmの有機膜6をスピンコードし、平坦化する
と、第1図(b)の構造が得られる。
次に有機膜6とCVD5iCh膜5のエツチング比が1
=1の条件でエッチバックすると第1図(C)の構造が
得られる。
多結晶シリコン、つづいて5i02膜5を湿式エツチン
グして、シリコン基板1に向かって広がる逆テーパー形
状の8102パターン7を得た後、この5102パター
ンをマスクにSiCβ、ガスをもちいて基板シリコンを
約5μm反応性イオンエツチングしてシリコン溝8を形
成すると第1図(d)の構造が得られる。この場合、S
iO□パターン7は、逆テーパー形状となっているので
、基板1に対し垂直に入射する反応性イオンが8102
パターン7の側面で反射あるいは散乱することがない。
最後に、マスク材のSiO2膜を湿式エツチングすると
、第1図(e)に示すようにアンダーカットのないシリ
コン溝が得られる。
以上、本発明の一実施例について説明したが、パターン
形成は基板に限らず、基板上に形成された膜に対しても
行えることはもちろんである。また、逆テーパー形状の
マスクパターンの形成は、本実施例と異なる工程によっ
て行ってもよいことは言うまでもない。
〔発明の効果〕
以上説明したように、本発明によれば逆テーパー形状の
マスクパターンを形成するようにしているので、従来方
法によるマスク近傍におけるアンダーカットが防止でき
、矩形断面形状を有するシリコン溝を形成することがで
きる。
【図面の簡単な説明】 第1図は本発明の一実施例によりシリコン溝を形成する
製造工程を順を追って示した断面模式図、第2図は従来
方法で得られるシリコン溝の形状を示す断面模式図であ
る。 1.21.  ・・・・・・シリコン基板2.22. 
 ・・・・・・シリコン酸化膜3・・・・・・・・・・
・・・・・多結晶シリコン膜4−・・・・・・・・・・
・・・・・ レジストパターン5・・・・・・・・・・
・・・・・CVD5iO□膜6・・・・・・・・・・・
・・・・有機膜7 ・・・・・・・・・・・・・・・逆
テーパ−SiO。ノ櫂ターン8・・・・・・・・・・・
・・・・シリコン溝23・・・・・・・・・・・・・・
・塩素イオン代理人 弁理士  岩 佐 義 幸 2シリコン除化膿 (1))(e) ζ (C) 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)基板あるいは基板上に堆積された膜にマスクパタ
    ーンを形成し、前記マスクパターンによって被覆されて
    いない基板あるいは基板上に堆積された膜を異方性エッ
    チングし、狭くて深い溝を形成するパターン形成方法に
    おいて、マスクとなるパターンを、その断面が基板ある
    いは基板上に堆積された膜に向かって広がる逆テーパ形
    状になるように形成するこを特徴とするパターン形成方
    法。
JP15412285A 1985-07-15 1985-07-15 パタ−ン形成方法 Pending JPS6215822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15412285A JPS6215822A (ja) 1985-07-15 1985-07-15 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15412285A JPS6215822A (ja) 1985-07-15 1985-07-15 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6215822A true JPS6215822A (ja) 1987-01-24

Family

ID=15577398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15412285A Pending JPS6215822A (ja) 1985-07-15 1985-07-15 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6215822A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962U (ja) * 1993-11-26 1997-01-28 松太郎 星山 インジケーター付光力調整ヘッドランプ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962U (ja) * 1993-11-26 1997-01-28 松太郎 星山 インジケーター付光力調整ヘッドランプ

Similar Documents

Publication Publication Date Title
JP5278768B2 (ja) 単結晶ケイ素中に直角のアンダーカットを作製する方法
JP2655336B2 (ja) ポリシリコンを選択的にエッチングする方法
JP3024317B2 (ja) 半導体装置の製造方法
JPS62105426A (ja) サブミクロン寸法のマスク構造を形成する方法
JPH0135495B2 (ja)
JP3252780B2 (ja) シリコン層のエッチング方法
CN109151690B (zh) 麦克风的制造方法
US6211557B1 (en) Contact structure using taper contact etching and polycide step
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
JPH11150180A (ja) 半導体装置の製造方法
JPS6215822A (ja) パタ−ン形成方法
JP2757919B2 (ja) 半導体装置の製造方法
JP2944185B2 (ja) コンタクトエッチング方法
US6352908B1 (en) Method for reducing nitride residue in a LOCOS isolation area
KR100602099B1 (ko) 반도체 소자의 액티브 영역의 트랜치 형성 방법
JP2008124399A (ja) 半導体装置の製造方法
JP2880014B2 (ja) シリコン基板のエッチング方法
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
JPH0422021B2 (ja)
JP2604350B2 (ja) エッチング方法
JP2597424B2 (ja) 半導体装置の製造方法
JPH01248523A (ja) 半導体装置の製造方法
JPS62200731A (ja) 半導体装置の製造方法
KR0122508B1 (ko) 미세콘택홀 형성방법
JPS583244A (ja) 半導体装置の製造方法