JP2677577B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2677577B2 JP2677577B2 JP63017429A JP1742988A JP2677577B2 JP 2677577 B2 JP2677577 B2 JP 2677577B2 JP 63017429 A JP63017429 A JP 63017429A JP 1742988 A JP1742988 A JP 1742988A JP 2677577 B2 JP2677577 B2 JP 2677577B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- groove
- side wall
- mask
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置、例えばメモリセル用溝形キ
ャパシタ等の製造方法に関する。
ャパシタ等の製造方法に関する。
（従来の技術） 近年、サブミクロンサイズの素子が高密度に搭載され
たLSIが開発されている。このようなLSIでは、搭載され
る膨大な数のトランジスタやキャパシタ等の各素子の面
積が縮小されるので、例えば、キャパシタでは従来のよ
うにプレーナ構造を採ったのでは十分な容量が得られな
い。そこで最近では半導体基板を立体的に利用するトレ
ンチキャパシタの技術が提案されてデバイスに実用され
始めている。トレンチキャパシタ技術は、半導体基板に
略垂直な側壁を有する数μｍの深さのトレンチ（溝）を
異方性反応エッチング方法等により穿設し、その側壁に
キャパシタを形成して所要の大きな容量を得る技術であ
る。
たLSIが開発されている。このようなLSIでは、搭載され
る膨大な数のトランジスタやキャパシタ等の各素子の面
積が縮小されるので、例えば、キャパシタでは従来のよ
うにプレーナ構造を採ったのでは十分な容量が得られな
い。そこで最近では半導体基板を立体的に利用するトレ
ンチキャパシタの技術が提案されてデバイスに実用され
始めている。トレンチキャパシタ技術は、半導体基板に
略垂直な側壁を有する数μｍの深さのトレンチ（溝）を
異方性反応エッチング方法等により穿設し、その側壁に
キャパシタを形成して所要の大きな容量を得る技術であ
る。
このように、トレンチキャパシタは、溝の側壁が一方
の電極となるので、通常その側壁には高不純物層が形成
される。第２図は、このような半導体基板11に形成され
た溝12の側壁部分に不純物を導入する方法を示してお
り、高エネルギーのイオンを斜め上方から溝12内に注入
する方法が採られている。加速されたイオンビーム13
は、平行に溝12に入射されて、略垂直に形成されたその
側壁部分への注入が行なわれている。
の電極となるので、通常その側壁には高不純物層が形成
される。第２図は、このような半導体基板11に形成され
た溝12の側壁部分に不純物を導入する方法を示してお
り、高エネルギーのイオンを斜め上方から溝12内に注入
する方法が採られている。加速されたイオンビーム13
は、平行に溝12に入射されて、略垂直に形成されたその
側壁部分への注入が行なわれている。
そして、側壁部分に入射された高エネルギーのイオン
は、半導体中において原子核散乱と電子散乱とを繰返し
ながら拡散されていき最後に静止する。しかし略垂直に
形成された側壁に、イオンを大きな入射角で入射させる
と、第３図に示すように側壁から非常に近い位置の原子
核で散乱されたイオンは、広角度の散乱を受け、入射さ
れたイオンの一部13aは側壁部分から飛び出して溝の底
部や対向している反対側の側壁部分に再入射されて拡散
してしまう。
は、半導体中において原子核散乱と電子散乱とを繰返し
ながら拡散されていき最後に静止する。しかし略垂直に
形成された側壁に、イオンを大きな入射角で入射させる
と、第３図に示すように側壁から非常に近い位置の原子
核で散乱されたイオンは、広角度の散乱を受け、入射さ
れたイオンの一部13aは側壁部分から飛び出して溝の底
部や対向している反対側の側壁部分に再入射されて拡散
してしまう。
（発明が解決しようとする課題） 従来の溝は、異方性反応エッチング方法により、側壁
が略垂直に形成されていたため、例えばトレンチキャパ
シタの形成に際して、その溝に斜め上方から大きな入射
角でイオンビームを入射させて側壁部分への不純物導入
を行なうと、原子核散乱されたイオンは、広角度の散乱
を受けるので、側壁全体に均一に不純物を導入させるこ
とが難しく、高性能のトレンチキャパシタ等を製造する
ことが困難であった。
が略垂直に形成されていたため、例えばトレンチキャパ
シタの形成に際して、その溝に斜め上方から大きな入射
角でイオンビームを入射させて側壁部分への不純物導入
を行なうと、原子核散乱されたイオンは、広角度の散乱
を受けるので、側壁全体に均一に不純物を導入させるこ
とが難しく、高性能のトレンチキャパシタ等を製造する
ことが困難であった。
この発明は上記事情に基づいてなされもので、側壁全
体に一様に不純物を導入することが容易な構造を有する
溝を形成することができて、高性能のトレンチキャパシ
タ等を製造することのできる半導体装置の製造方法を提
供することを目的とする。
体に一様に不純物を導入することが容易な構造を有する
溝を形成することができて、高性能のトレンチキャパシ
タ等を製造することのできる半導体装置の製造方法を提
供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明は上記問題点を解決するために、半導体基板
の主面に所要の開口部を有するエッチングマスクを形成
する工程と、前記マスクの開口部から前記半導体基板の
主面に対し垂直方向に第１の異方性エッチングを施して
前記基板に溝を形成する工程と、次いで等方性エッチン
グを行ない前記エッチングマスクの開口部の端部が所要
幅をもって張出されるように前記溝の側壁を後退せしめ
る工程と、次いで、さらに第２の異方性エッチングを施
し、前記張出部を後退させつつ前記基板の溝部の側壁の
下方部に傾斜をもたせるようにする工程とを含むことを
要旨とする。
の主面に所要の開口部を有するエッチングマスクを形成
する工程と、前記マスクの開口部から前記半導体基板の
主面に対し垂直方向に第１の異方性エッチングを施して
前記基板に溝を形成する工程と、次いで等方性エッチン
グを行ない前記エッチングマスクの開口部の端部が所要
幅をもって張出されるように前記溝の側壁を後退せしめ
る工程と、次いで、さらに第２の異方性エッチングを施
し、前記張出部を後退させつつ前記基板の溝部の側壁の
下方部に傾斜をもたせるようにする工程とを含むことを
要旨とする。
（作用） エッチングマスクを用いた半導体基板の垂直方向の異
方性エッチングにより溝が形成される。次いで、等方性
エッチングを施すことによりエッチングマスクの開口部
の端部が所要幅をもって張出されるように溝の側壁が後
退される。この等方性エッチングされた溝にさらに垂直
方向の異方性エッチングを施すと、この異方性エッチン
グの進行とともに前記の張出部がエッチング後退して下
方部に所定角度の傾斜側壁を有する溝が形成される。
方性エッチングにより溝が形成される。次いで、等方性
エッチングを施すことによりエッチングマスクの開口部
の端部が所要幅をもって張出されるように溝の側壁が後
退される。この等方性エッチングされた溝にさらに垂直
方向の異方性エッチングを施すと、この異方性エッチン
グの進行とともに前記の張出部がエッチング後退して下
方部に所定角度の傾斜側壁を有する溝が形成される。
（実施例） 以下、この実施例である半導体装置の製造方法を第１
図の（ａ）〜（ｄ）に基づいて説明する。なお、以下の
説明において、（ａ）〜（ｄ）の各項目記号は、第１図
の（ａ）〜（ｄ）にそれぞれ対応する。
図の（ａ）〜（ｄ）に基づいて説明する。なお、以下の
説明において、（ａ）〜（ｄ）の各項目記号は、第１図
の（ａ）〜（ｄ）にそれぞれ対応する。
（ａ）Ｐ形のSi半導体基板１を準備し、その主面を熱酸
化して約1000Å厚さの第１のシリコン酸化膜２を形成す
る。第１のシリコン酸化膜２上に、さらに約2000Å厚さ
のシリコン窒化膜３及び約6000Å厚さの第２のシリコン
酸化膜４をCVD法により順次堆積してシリコン酸化膜2/
シリコン窒化膜3/シリコン酸化膜４の積層膜を形成し、
この積層膜上にレジスト膜６を適宜厚さにコーティング
する。
化して約1000Å厚さの第１のシリコン酸化膜２を形成す
る。第１のシリコン酸化膜２上に、さらに約2000Å厚さ
のシリコン窒化膜３及び約6000Å厚さの第２のシリコン
酸化膜４をCVD法により順次堆積してシリコン酸化膜2/
シリコン窒化膜3/シリコン酸化膜４の積層膜を形成し、
この積層膜上にレジスト膜６を適宜厚さにコーティング
する。
（ｂ）フォトリソグラフィ法により、レジスト膜６を１
μｍ□に開口し、この開口部を有するレジスト膜６をマ
スクとして、異方性反応エッチングによりまず第２のシ
リコン酸化膜４を開口する。レジスト膜６を除去した
後、開口した第２のシリコン酸化膜４をマスクとして、
エッチングによりシリコン窒化膜３及び第１のシリコン
酸化膜２を開口し、開口部5aを有する積層膜からなるエ
ッチングマスク５を形成する。
μｍ□に開口し、この開口部を有するレジスト膜６をマ
スクとして、異方性反応エッチングによりまず第２のシ
リコン酸化膜４を開口する。レジスト膜６を除去した
後、開口した第２のシリコン酸化膜４をマスクとして、
エッチングによりシリコン窒化膜３及び第１のシリコン
酸化膜２を開口し、開口部5aを有する積層膜からなるエ
ッチングマスク５を形成する。
次いで、エッチングマスク５をマスクとして、Si半導
体基板１に、その主面に対し垂直方向の異方性反応エッ
チングを施して深さ約1.5μｍの垂直形エッチング領域
としての垂直溝7aを形成する。
体基板１に、その主面に対し垂直方向の異方性反応エッ
チングを施して深さ約1.5μｍの垂直形エッチング領域
としての垂直溝7aを形成する。
（ｃ）公知の湿式エッチングにより垂直溝7aの壁面全体
を、約0.2μｍだけ等方的にエッチングして、エッチン
グマスク５の開口部5aに所要幅の張出部5bを形成する。
を、約0.2μｍだけ等方的にエッチングして、エッチン
グマスク５の開口部5aに所要幅の張出部5bを形成する。
（ｄ）等方性エッチングされた垂直溝7bに、垂直方向の
異方性反応エッチングを施して、さらに約1.5μｍ深く
掘り下げる。このとき、異方性反応エッチングは、エッ
チングマスク５に対する選択エッチング性が無限大では
ないので、垂直溝7bに対する異方性反応エッチングの進
行とともに、エッチングマスク５における張出部5bがエ
ッチング後退する。このエッチング後退の後退速度は、
積層膜からなるエッチングマスク５のその積層構造等に
より規定される。而して異方性反応エッチングの進行に
伴なう張出部5bのエッチング後退により、下方部がテー
パ状にエッチングされ、上方部には垂直側壁8aを有し、
下方部には所要角度の傾斜側壁8bを有する縦形エッチン
グ領域としての溝８が形成される。
異方性反応エッチングを施して、さらに約1.5μｍ深く
掘り下げる。このとき、異方性反応エッチングは、エッ
チングマスク５に対する選択エッチング性が無限大では
ないので、垂直溝7bに対する異方性反応エッチングの進
行とともに、エッチングマスク５における張出部5bがエ
ッチング後退する。このエッチング後退の後退速度は、
積層膜からなるエッチングマスク５のその積層構造等に
より規定される。而して異方性反応エッチングの進行に
伴なう張出部5bのエッチング後退により、下方部がテー
パ状にエッチングされ、上方部には垂直側壁8aを有し、
下方部には所要角度の傾斜側壁8bを有する縦形エッチン
グ領域としての溝８が形成される。
このようにして形成された溝８を用いて、例えばトレ
ンチキャパシタを製造する場合、加速された平行な高エ
ネルギーのイオンビーム９が、溝８の斜め上方からその
垂直側壁8a部分のみに照射されるように入射される。こ
のような角度で入射されたイオンは、垂直側壁8aからSi
半導体基板１中に原子核散乱と電子散乱とを繰返しなが
ら拡散されていく。そして原子核散乱されたその一部の
イオン9aは、垂直側壁8aを飛び出すが、その飛び出した
大部分のイオン9aは、所要角度のついた傾斜側壁8bの部
分に再注入される。このようにして側壁8a、8bの全体に
注入効率の良いイオン注入が可能となって、側壁8a、8b
の全体に均一に不純物が導入され、高性能のトレンチキ
ャパシタ等を製造することができる。
ンチキャパシタを製造する場合、加速された平行な高エ
ネルギーのイオンビーム９が、溝８の斜め上方からその
垂直側壁8a部分のみに照射されるように入射される。こ
のような角度で入射されたイオンは、垂直側壁8aからSi
半導体基板１中に原子核散乱と電子散乱とを繰返しなが
ら拡散されていく。そして原子核散乱されたその一部の
イオン9aは、垂直側壁8aを飛び出すが、その飛び出した
大部分のイオン9aは、所要角度のついた傾斜側壁8bの部
分に再注入される。このようにして側壁8a、8bの全体に
注入効率の良いイオン注入が可能となって、側壁8a、8b
の全体に均一に不純物が導入され、高性能のトレンチキ
ャパシタ等を製造することができる。
なお、上述の実施例では、縦形エッチング領域は溝と
したが、これに限らず穴状の縦形エッチング領域として
も、下方部には所要角度のテーパ側壁を形成することが
できる。
したが、これに限らず穴状の縦形エッチング領域として
も、下方部には所要角度のテーパ側壁を形成することが
できる。
また、内壁部に均一に不純物を導入することのできる
溝等からなる縦形エッチング領域は、トレンチキャパシ
タに限らず溝の側壁にイオン注入を行なう工程を含む他
の半導体装置の製造にも用いることができる。
溝等からなる縦形エッチング領域は、トレンチキャパシ
タに限らず溝の側壁にイオン注入を行なう工程を含む他
の半導体装置の製造にも用いることができる。
［発明の効果］ 以上説明したように、この発明によれば、エッチング
マスクを用いた半導体基板の垂直方向の異方性エッチン
グにより溝を形成し、次いで、等方性エッチングしてエ
ッチングマスクの開口部の端部が所要幅をもって張出さ
れるように溝の側壁を後退させ、さらに異方性エッチン
グを施して溝の側壁に傾斜をもたせるようにしたので、
その溝の斜め上方からその上部側にイオンビームを入射
させたとき、原子核散乱により飛び出した一部のイオン
を、その下方部の所要角度のついた傾斜側壁に再注入さ
せることができて、溝の側壁全体に一様に不純物を導入
させることができる。したがって、高性能のトレンチキ
ャパシタ等を製造することができるという利点がある。
マスクを用いた半導体基板の垂直方向の異方性エッチン
グにより溝を形成し、次いで、等方性エッチングしてエ
ッチングマスクの開口部の端部が所要幅をもって張出さ
れるように溝の側壁を後退させ、さらに異方性エッチン
グを施して溝の側壁に傾斜をもたせるようにしたので、
その溝の斜め上方からその上部側にイオンビームを入射
させたとき、原子核散乱により飛び出した一部のイオン
を、その下方部の所要角度のついた傾斜側壁に再注入さ
せることができて、溝の側壁全体に一様に不純物を導入
させることができる。したがって、高性能のトレンチキ
ャパシタ等を製造することができるという利点がある。
第１図はこの発明に係る半導体装置の製造方法の実施例
を示す工程図、第２図は溝の側壁部分に高エネルギーの
イオンを注入する方法を説明するための図、第３図は広
角度の散乱を受けて溝の側壁部分から飛び出したイオン
の飛跡を説明するための図である。 1:Si半導体基板、 5:シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の
積層膜からなるエッチングマスク、 5a:開口部、8:溝、 8b:傾斜側壁。
を示す工程図、第２図は溝の側壁部分に高エネルギーの
イオンを注入する方法を説明するための図、第３図は広
角度の散乱を受けて溝の側壁部分から飛び出したイオン
の飛跡を説明するための図である。 1:Si半導体基板、 5:シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の
積層膜からなるエッチングマスク、 5a:開口部、8:溝、 8b:傾斜側壁。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108
Claims (2)
- 【請求項１】半導体基板の主面に所要の開口部を有する
エッチングマスクを形成する工程と、 前記マスクの開口部から前記半導体基板の主面に対し垂
直方向に第１の異方性エッチングを施して前記基板に溝
を形成する工程と、 次いで等方性エッチングを行ない前記エッチングマスク
の開口部の端部が所要幅をもって張出されるように前記
溝の側壁を後退せしめる工程と、 次いで、さらに第２の異方性エッチングを施し、前記張
出部を後退させつつ前記基板の溝部の側壁の下方部に傾
斜をもたせるようにする工程と を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】前記エッチングマスクは、シリコン酸化膜
／シリコン窒化膜／シリコン酸化膜の積層膜で形成さ
れ、かつ、その積層膜の構造により、前記第２の異方性
エッチングにおける前記張出部の後退速度を規定するこ
とを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017429A JP2677577B2 (ja) | 1988-01-29 | 1988-01-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63017429A JP2677577B2 (ja) | 1988-01-29 | 1988-01-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194327A JPH01194327A (ja) | 1989-08-04 |
| JP2677577B2 true JP2677577B2 (ja) | 1997-11-17 |
Family
ID=11943773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63017429A Expired - Fee Related JP2677577B2 (ja) | 1988-01-29 | 1988-01-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677577B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6139986B2 (ja) * | 2013-05-31 | 2017-05-31 | 東京エレクトロン株式会社 | エッチング方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| US4456501A (en) * | 1983-12-22 | 1984-06-26 | Advanced Micro Devices, Inc. | Process for dislocation-free slot isolations in device fabrication |
| JPS6243133A (ja) * | 1985-08-20 | 1987-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-01-29 JP JP63017429A patent/JP2677577B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194327A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577395A (en) | Method of manufacturing semiconductor memory device having trench memory capacitor | |
| US5196365A (en) | Method of making semiconductor memory device having stacked capacitor | |
| JPS6293930A (ja) | 半導体デバイスの製造方法 | |
| JPS61501809A (ja) | ド−ピング技術 | |
| DE10360537B4 (de) | Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen | |
| US5372950A (en) | Method for forming isolation regions in a semiconductor memory device | |
| JPS6366963A (ja) | 溝埋込型半導体装置およびその製造方法 | |
| JP2616130B2 (ja) | 超伝導素子の製造方法 | |
| JPH06125054A (ja) | メモリセル及びその製造方法 | |
| DE19929859A1 (de) | Trenchkondensator | |
| JP2677577B2 (ja) | 半導体装置の製造方法 | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPS5827667B2 (ja) | 半導体装置 | |
| JP2500288B2 (ja) | 半導体装置の製造方法 | |
| JPS60176265A (ja) | 半導体記憶装置 | |
| JPS63133664A (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| JPH0736423B2 (ja) | 半導体装置の製造方法 | |
| JP2864558B2 (ja) | 半導体装置の製造方法 | |
| JPH0210864A (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPS63227017A (ja) | イオン注入方法 | |
| KR0130439B1 (ko) | 반도체 기억 소자의 전하저장전극 형성 방법 | |
| JPH0529541A (ja) | 半導体装置の製造方法 | |
| JPH07118519B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |