JPS63227017A - イオン注入方法 - Google Patents
イオン注入方法Info
- Publication number
- JPS63227017A JPS63227017A JP6151687A JP6151687A JPS63227017A JP S63227017 A JPS63227017 A JP S63227017A JP 6151687 A JP6151687 A JP 6151687A JP 6151687 A JP6151687 A JP 6151687A JP S63227017 A JPS63227017 A JP S63227017A
- Authority
- JP
- Japan
- Prior art keywords
- side face
- ions
- groove
- implanted
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造に際し用いるイオン注入方法
に関するもので、特に半導体基板中に深く形成された溝
中に選択的に不純物を導入することを目的とする。
に関するもので、特に半導体基板中に深く形成された溝
中に選択的に不純物を導入することを目的とする。
従来の技術
近年、半導体メモリ等においては半導体基板に溝を形成
し、この中に容量等を形成する方法が検討されており、
溝の中に不純物を導入して溝内側に不純物領域を形成す
ることが必要となる。
し、この中に容量等を形成する方法が検討されており、
溝の中に不純物を導入して溝内側に不純物領域を形成す
ることが必要となる。
発明が解決しようとする問題点
しかるに、従来の技術では、半導体基板中に深く形成し
た溝の側面に選択的に不純物を導入することは極めて困
難であった。
た溝の側面に選択的に不純物を導入することは極めて困
難であった。
本発明は、斜めイオン注入方法（例えば、Ｇ、Ｆｕｓｅ
ａｔ ａｌ、”Ｄｅｐｔｈ Ｐｒｏｆｉｌｅｓ
ｏｆ Ｂｏｒｏｎ ＡｔｏｍｓＷｉｔｈ Ｌａｒｇ
ｅ Ｔｉｌｔ−Ａｎｇｌａ Ｉｍｐｌａｎｔａｔｉｏｎ
ｓ”、 ジャーナルオブエレクトロケミカルソサイアテ
ィ（Ｊ、 Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、）、ｖｏ
ｌ、１３３ 、 ｎｏ、 ６ 、 ｐｐ。
ａｔ ａｌ、”Ｄｅｐｔｈ Ｐｒｏｆｉｌｅｓ
ｏｆ Ｂｏｒｏｎ ＡｔｏｍｓＷｉｔｈ Ｌａｒｇ
ｅ Ｔｉｌｔ−Ａｎｇｌａ Ｉｍｐｌａｎｔａｔｉｏｎ
ｓ”、 ジャーナルオブエレクトロケミカルソサイアテ
ィ（Ｊ、 Ｅｌｅｃｔｒｏｃｈｅｍ、Ｓｏｃ、）、ｖｏ
ｌ、１３３ 、 ｎｏ、 ６ 、 ｐｐ。
９９６−９９８（Ｍａ７，１９８６））の研究開発の途
中で本発明者が見い出した現象に基づくものであり、従
来にない方法である。
中で本発明者が見い出した現象に基づくものであり、従
来にない方法である。
問題点を解決するだめの手段
本発明は、半導体基板に溝を掘ったのち、溝に対する注
入角度が３０’以下になるように斜めに一方向からイオ
ン注入し、溝の一方向側面に不純物を注入するとともに
、一方向側面から反射された不純物イオンを溝の反対側
面へイオン注入することにより、溝側面に選択的に不純
物を導入する方法である。
入角度が３０’以下になるように斜めに一方向からイオ
ン注入し、溝の一方向側面に不純物を注入するとともに
、一方向側面から反射された不純物イオンを溝の反対側
面へイオン注入することにより、溝側面に選択的に不純
物を導入する方法である。
作用
従来の技術では、半導体基板中に深く形成した溝の側面
に選択的に不純物を導入することはできなかったが、本
発明者の見い出した高角度イオン注入領域におけるイオ
ン注入不純物の反射現象を適用し、深い微細な溝の側面
へも選択的に不純物を導入可能としたもので、超微細な
半導体デバイスの製造を可能とする。
に選択的に不純物を導入することはできなかったが、本
発明者の見い出した高角度イオン注入領域におけるイオ
ン注入不純物の反射現象を適用し、深い微細な溝の側面
へも選択的に不純物を導入可能としたもので、超微細な
半導体デバイスの製造を可能とする。
実施例
第１図に本発明の一実施例の方法を示す。Ｓｉ半導体基
板１中にドライエッチに対するマスク膜（例えばＳｉｎ
、、膜）２をマスクとしてドライエッチ技術により深い
溝３を形成する。この場合、マスク膜２は後のイオン注
入工程に於ける注入マスクとして用いることもできる。
板１中にドライエッチに対するマスク膜（例えばＳｉｎ
、、膜）２をマスクとしてドライエッチ技術により深い
溝３を形成する。この場合、マスク膜２は後のイオン注
入工程に於ける注入マスクとして用いることもできる。
溝３の左側面上部にθ上２５°でリン（Ｐ）イオン４の
注入をすると、阻基板の左側面の１μｍの上部１０と、
リンイオン４の反射イオンによって右側面の上部から１
μｍ〜３１ｔｍ の領域の側面１１の基板１に注入され
る。
注入をすると、阻基板の左側面の１μｍの上部１０と、
リンイオン４の反射イオンによって右側面の上部から１
μｍ〜３１ｔｍ の領域の側面１１の基板１に注入され
る。
又、溝の右側面上部にθり２６°でボロン（Ｂ）イオン
６注入をすると、Ｓｉ基板１の右側面の上部１μｍの側
面２０と、イオン６の反射イオンによって左側面の上部
から１〜３μｍの領域の側面２１に注入される。この結
果、第１図に示すように溝３の側面にｎ＋不純物導入領
域１２，１３、ｐ＋不純物導入領域２２．２３が選択的
に形成される。
６注入をすると、Ｓｉ基板１の右側面の上部１μｍの側
面２０と、イオン６の反射イオンによって左側面の上部
から１〜３μｍの領域の側面２１に注入される。この結
果、第１図に示すように溝３の側面にｎ＋不純物導入領
域１２，１３、ｐ＋不純物導入領域２２．２３が選択的
に形成される。
第１図の例では１回のみのイオンの反射の例を示しだが
、２回以上の場合、例えば３回反射を利用する場合には
第２図に示すようにｎ＋領域１４゜１６．１６が形成さ
れる。
、２回以上の場合、例えば３回反射を利用する場合には
第２図に示すようにｎ＋領域１４゜１６．１６が形成さ
れる。
第３図は、半導体基板中に形成した溝の側面にボロン（
Ｂ）不純物を注入した場合の、溝側面への注入角度θを
変化させた時の側面へ注入される不純物の注入効率（注
入ドーズ量に対する側面に注入される不純物の割合）対
注入エネルギー特性を示す。注入角度０が小となるにつ
れて注入効率が低下する。例えばθ＝８°の場合には約
７０係の不純物が直接に注入された側面に導入され、残
りの約３０係は反射して反対側の側面に注入される〇第
３図より、注入角度０が３０’以下であれば、約２０係
以上の反射イオンが反対側の側面に導入され反対側の面
に所望の不純物領域を形成するにばθが３０’以下が望
ましい。
Ｂ）不純物を注入した場合の、溝側面への注入角度θを
変化させた時の側面へ注入される不純物の注入効率（注
入ドーズ量に対する側面に注入される不純物の割合）対
注入エネルギー特性を示す。注入角度０が小となるにつ
れて注入効率が低下する。例えばθ＝８°の場合には約
７０係の不純物が直接に注入された側面に導入され、残
りの約３０係は反射して反対側の側面に注入される〇第
３図より、注入角度０が３０’以下であれば、約２０係
以上の反射イオンが反対側の側面に導入され反対側の面
に所望の不純物領域を形成するにばθが３０’以下が望
ましい。
発明の効果
本発明によれば、従来は極めて困難であった半導体基板
中の深い溝中の内面に選択的に不純物導入が可能となり
、微細な半導体装置の形成に有用である。
中の深い溝中の内面に選択的に不純物導入が可能となり
、微細な半導体装置の形成に有用である。
第１図、第２図は本発明の一実施例における半導体基板
中の深い溝へのイオン注入法を用いた選択的な不純物導
入法を示す断面図、第３図は斜め注入した時の注入効率
と注入エネルギーの関係を示す特性図である。 １・・・・・半導体基板、２・・・・・５ｉｎ２膜、３
・・・・・・溝、４・・・・・・リンイオン、５・・・
・・・ボロンイオン、１ｏ。 １１．２０．２１・・・・・側面、１２，１３，１４゜
１５．１６・・・・・ｎ＋領領域２２ 、２３１９．−
’ ｐ十領域。
中の深い溝へのイオン注入法を用いた選択的な不純物導
入法を示す断面図、第３図は斜め注入した時の注入効率
と注入エネルギーの関係を示す特性図である。 １・・・・・半導体基板、２・・・・・５ｉｎ２膜、３
・・・・・・溝、４・・・・・・リンイオン、５・・・
・・・ボロンイオン、１ｏ。 １１．２０．２１・・・・・側面、１２，１３，１４゜
１５．１６・・・・・ｎ＋領領域２２ 、２３１９．−
’ ｐ十領域。
Claims (1)
- 半導体基板に溝を掘る工程と、この溝に対して斜めに不
純物をイオン注入する工程とを有し、溝の一方向側面に
前記不純物を注入するとともに、前記一方向側面からの
反射された不純物イオンを前記溝の反対側面へイオン注
入することにより、溝側面に選択的に不純物導入するよ
うにしたイオン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151687A JPS63227017A (ja) | 1987-03-17 | 1987-03-17 | イオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6151687A JPS63227017A (ja) | 1987-03-17 | 1987-03-17 | イオン注入方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227017A true JPS63227017A (ja) | 1988-09-21 |
Family
ID=13173328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6151687A Pending JPS63227017A (ja) | 1987-03-17 | 1987-03-17 | イオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227017A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021355A (en) * | 1989-05-22 | 1991-06-04 | International Business Machines Corporation | Method of fabricating cross-point lightly-doped drain-source trench transistor |
| US5057444A (en) * | 1985-03-05 | 1991-10-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| USRE37228E1 (en) * | 1985-03-05 | 2001-06-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| JP2008053729A (ja) * | 2006-08-23 | 2008-03-06 | Interuniv Micro Electronica Centrum Vzw | フィンベース半導体素子のドーピング方法 |
-
1987
- 1987-03-17 JP JP6151687A patent/JPS63227017A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5057444A (en) * | 1985-03-05 | 1991-10-15 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| USRE37228E1 (en) * | 1985-03-05 | 2001-06-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
| US5021355A (en) * | 1989-05-22 | 1991-06-04 | International Business Machines Corporation | Method of fabricating cross-point lightly-doped drain-source trench transistor |
| JP2008053729A (ja) * | 2006-08-23 | 2008-03-06 | Interuniv Micro Electronica Centrum Vzw | フィンベース半導体素子のドーピング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61202426A (ja) | 半導体装置の製造方法 | |
| JPH01125935A (ja) | 半導体装置の製造方法 | |
| JPH0370127A (ja) | 自己整合拡散接合を有する構造の製造方法 | |
| JPH0414841A (ja) | 半導体装置の製造方法 | |
| JPS63227017A (ja) | イオン注入方法 | |
| JPS60176265A (ja) | 半導体記憶装置 | |
| JP3084047B2 (ja) | 素子分離構造の形成方法 | |
| JPS5987831A (ja) | 半導体装置の製造方法 | |
| JPH02111062A (ja) | 半導体メモリの製造方法 | |
| JPS63115359A (ja) | トレンチ型キヤパシタの製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPS63156318A (ja) | 荷電ビ−ムの照射方法 | |
| JPS6293955A (ja) | 半導体装置の製造方法 | |
| JPS63133562A (ja) | 溝形キヤパシタの製造方法 | |
| JPS5911632A (ja) | 半導体基板表面の平坦化方法 | |
| JPH0384925A (ja) | 半導体装置の製造方法 | |
| JPH02201922A (ja) | 半導体装置の製造方法 | |
| JPS63245955A (ja) | メモリーセルの製造方法 | |
| JPS62199045A (ja) | 半導体装置の製造方法 | |
| JPH0430529A (ja) | 半導体装置の製造方法 | |
| JPS61116842A (ja) | 半導体装置の製造方法 | |
| JPS6180817A (ja) | シリコン半導体への不純物ド−ピング法 | |
| JPH01105543A (ja) | 半導体装置の製造方法 | |
| JPS60148139A (ja) | 半導体装置の製造方法 | |
| JPS5891673A (ja) | 半導体装置の製造方法 |