JPS61116842A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61116842A JPS61116842A JP24018484A JP24018484A JPS61116842A JP S61116842 A JPS61116842 A JP S61116842A JP 24018484 A JP24018484 A JP 24018484A JP 24018484 A JP24018484 A JP 24018484A JP S61116842 A JPS61116842 A JP S61116842A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- ion implantation
- opening
- ions
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- -1 phosphorus ions Chemical class 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に係り、特に半導体ウ
ェーハ上の厚いシリコン酸化膜に開孔を形成する方法の
改良に関するものである。
ェーハ上の厚いシリコン酸化膜に開孔を形成する方法の
改良に関するものである。
半導体装置の製造工程において、半導体ウェーハ（以下
シリコンウェーハを例にとって説明する。）上の厚いシ
リコン酸化膜（以下「酸化膜」と略称する。）に開孔を
形成する作業は極めて広く行われておシ、との開孔を通
じて酸化膜上の配線層とシリコンウェーハとの接続が行
われる。
シリコンウェーハを例にとって説明する。）上の厚いシ
リコン酸化膜（以下「酸化膜」と略称する。）に開孔を
形成する作業は極めて広く行われておシ、との開孔を通
じて酸化膜上の配線層とシリコンウェーハとの接続が行
われる。
第３図Ａ −Ｃは従来の開孔形成の第１の方法の主要段
階における状態を示す断面図で、シリコンウェーハ（１
）上の厚い酸化膜（２）の上に、所要の開口（４）を有
するレジスト膜（３）を形成しく第３図Ａ）、とのレン
ス）膜（３）をマスクとして酸化膜（２）にウェットエ
ツチングを施して開孔（５）ｔ−形成しく４３図Ｂ）、
その後にレジスト膜（３）ｔ−除去して、酸化膜（２）
への開孔工程は完了する（８ｇ３図Ｃ）。
階における状態を示す断面図で、シリコンウェーハ（１
）上の厚い酸化膜（２）の上に、所要の開口（４）を有
するレジスト膜（３）を形成しく第３図Ａ）、とのレン
ス）膜（３）をマスクとして酸化膜（２）にウェットエ
ツチングを施して開孔（５）ｔ−形成しく４３図Ｂ）、
その後にレジスト膜（３）ｔ−除去して、酸化膜（２）
への開孔工程は完了する（８ｇ３図Ｃ）。
しかし、この従来の第１の方法で得られる開孔（５）は
その周壁面が急峻であり、ここに形成される配線層がこ
の開孔（５）の周縁で断線を生じるおそれがある。
その周壁面が急峻であり、ここに形成される配線層がこ
の開孔（５）の周縁で断線を生じるおそれがある。
第４図Ａ −Ｄはこの点を配慮した従来の開孔形成の第
２の方法の主要段階における状態を示す断面図で、７リ
コンウエーノ）（１）の上の厚い酸化膜（２）の表面に
不純物としてリン（ｐ）を１００〜１５０ｋｅＶの高エ
ネルギーで、図示矢印工のようにイオン注入して（第４
図Ａ）、厚さ９９０〜１５００人程度のイオン注入層（
６）を形成し、その上に所望開口（４）を有するレジス
ト膜（３）を形成する（第４図Ｂ）ｏ次に、このレジス
ト膜（３）をマスクとしてウェット酸化膜エツチングを
施すと、角度θのテーノく一状開孔（７）が得られ（第
４図Ｃ）、その後に、レジストう Ｊ 膜（３）を除去すると開孔作業が完了する（第
４図Ｄ）。
２の方法の主要段階における状態を示す断面図で、７リ
コンウエーノ）（１）の上の厚い酸化膜（２）の表面に
不純物としてリン（ｐ）を１００〜１５０ｋｅＶの高エ
ネルギーで、図示矢印工のようにイオン注入して（第４
図Ａ）、厚さ９９０〜１５００人程度のイオン注入層（
６）を形成し、その上に所望開口（４）を有するレジス
ト膜（３）を形成する（第４図Ｂ）ｏ次に、このレジス
ト膜（３）をマスクとしてウェット酸化膜エツチングを
施すと、角度θのテーノく一状開孔（７）が得られ（第
４図Ｃ）、その後に、レジストう Ｊ 膜（３）を除去すると開孔作業が完了する（第
４図Ｄ）。
これによって、開孔（７）の周壁面は図示のようにテー
パーを持つようになシ、その周縁での配線層の断線のお
それは大幅に緩和される０ 〔発明が解決しようとする問題点〕 上記の従来の第２の方法では、最終工程でレジスト膜（
３）を除去した後洗、第４図りに示すように酸化膜（２
）の上にイオン注入層（６）が残る。ところが、このイ
オン注入層（６）が残存すると、リンの分極や酸化膜（
２）の劣化をもたらし、電気的特性に悪影響を及ばすと
いう問題点があつ九。
パーを持つようになシ、その周縁での配線層の断線のお
それは大幅に緩和される０ 〔発明が解決しようとする問題点〕 上記の従来の第２の方法では、最終工程でレジスト膜（
３）を除去した後洗、第４図りに示すように酸化膜（２
）の上にイオン注入層（６）が残る。ところが、このイ
オン注入層（６）が残存すると、リンの分極や酸化膜（
２）の劣化をもたらし、電気的特性に悪影響を及ばすと
いう問題点があつ九。
この発明はかかる問題点を解決するためになされたもの
で、開孔部に形成した配線層に断線を生じないのは勿論
、酸化膜の劣化など、後工程に悪影響を与えないような
開孔形成方法を含む半導体装置の製造方法を提供するも
のである。
で、開孔部に形成した配線層に断線を生じないのは勿論
、酸化膜の劣化など、後工程に悪影響を与えないような
開孔形成方法を含む半導体装置の製造方法を提供するも
のである。
ｃ問題点を解決するための手段〕
この発明に係る半導体装置の製造方法では半導体ウェー
ハ上の酸化膜表面に低エネルギーでイオン注入し、その
上で選択エツチングを施して、テーパー状の開孔を形成
するとともに、その後に残ったイオン注入層を除去する
ものである。
ハ上の酸化膜表面に低エネルギーでイオン注入し、その
上で選択エツチングを施して、テーパー状の開孔を形成
するとともに、その後に残ったイオン注入層を除去する
ものである。
この発明では酸化膜表面へのイオン注入ｔｅａ整するこ
とによって形成される開孔のテーパー角度を制御でき、
その開孔部に形成される配線層に断線の発生するのを防
止し、また、残存イオン注入層の除去によって酸化膜の
劣化などを防止する。
とによって形成される開孔のテーパー角度を制御でき、
その開孔部に形成される配線層に断線の発生するのを防
止し、また、残存イオン注入層の除去によって酸化膜の
劣化などを防止する。
第１図Ａ −Ｄはこの発明の一実施例の主要段階におけ
る状態を示す断面図で、前述の従来例と同一符号は同等
部分を示す。シリコンウェーハ（１）の上の厚い酸化膜
（２）の表面Ｋ リン（ｐ）を図示矢印工のようにイオ
ン注入する（第１図Ａ）。このときリンの注入量を３×
ｌＯ個／ ａｍ ｌ加速電圧を５０ｋｅＶでイオン注
入すると注入深さ約６００人のイオン注入層（６）が得
られ、その上に所望の開口（４）を有するレジスト膜（
３）を形成しく第１図Ｂ）、このレジスト膜（３）をマ
スクとして酸化膜（２）にウェットエツチングを施すと
、角度σのテーパー状の開孔（７）が得られる（第１図
Ｃ）ｏ第２図はイオン注入量と、テーパー角度θとの関
係を示す図で、リンイオンとヒ素イオンとについて示し
である。このように、低エネルギーで注入してもテーパ
ーエツチングの効果は十分である。さて、第１図に戻っ
て、第１図りに示すようにレジスト膜（３）を除去した
後に酸化膜エツチングを施して、イオン注入層（６）を
完全に除去する。図において一点鎖線で囲んだ（イ）部
がこの除去された後を示す。これによって酸化膜（２）
の劣化、電気的特性への悪影響はなくなる。
る状態を示す断面図で、前述の従来例と同一符号は同等
部分を示す。シリコンウェーハ（１）の上の厚い酸化膜
（２）の表面Ｋ リン（ｐ）を図示矢印工のようにイオ
ン注入する（第１図Ａ）。このときリンの注入量を３×
ｌＯ個／ ａｍ ｌ加速電圧を５０ｋｅＶでイオン注
入すると注入深さ約６００人のイオン注入層（６）が得
られ、その上に所望の開口（４）を有するレジスト膜（
３）を形成しく第１図Ｂ）、このレジスト膜（３）をマ
スクとして酸化膜（２）にウェットエツチングを施すと
、角度σのテーパー状の開孔（７）が得られる（第１図
Ｃ）ｏ第２図はイオン注入量と、テーパー角度θとの関
係を示す図で、リンイオンとヒ素イオンとについて示し
である。このように、低エネルギーで注入してもテーパ
ーエツチングの効果は十分である。さて、第１図に戻っ
て、第１図りに示すようにレジスト膜（３）を除去した
後に酸化膜エツチングを施して、イオン注入層（６）を
完全に除去する。図において一点鎖線で囲んだ（イ）部
がこの除去された後を示す。これによって酸化膜（２）
の劣化、電気的特性への悪影響はなくなる。
以上実施例では、リンのイオン注入を行ったがヒ素、ジ
ボランなどのイオンを打ち込んでもよい。
ボランなどのイオンを打ち込んでもよい。
この発明は以上のように、酸化膜に低エネルギーでイオ
ンを注入して表面にイオン注入層を形成し、そのイオン
注入量を調整することによって、酸化膜への開孔のテー
パー角が制御でき、との開孔部に形成される配線層の断
線は防止され、更に開孔後の残存イオン注入層を除去す
るので、酸化膜の劣化など、後刻急影響を生じるのを防
止できる０
ンを注入して表面にイオン注入層を形成し、そのイオン
注入量を調整することによって、酸化膜への開孔のテー
パー角が制御でき、との開孔部に形成される配線層の断
線は防止され、更に開孔後の残存イオン注入層を除去す
るので、酸化膜の劣化など、後刻急影響を生じるのを防
止できる０
第１図はこの発明の一実施例の主要段階における状態を
示す断面図、第２図はこの発明において酸化膜へのイオ
ン注入量とその後の開孔エツチングによって形成される
開孔のテーパー角との関係を示す図、第３図は従来の開
孔形成の第１の方法の主要段階における状態を示す断面
図、第４図は従来の開孔形成の第２の方法の主要段階に
おける状態を示す断面図である。 図において、（１）は半導体ウェーハ、（２）はシリコ
ン酸化膜、（６）はイオン注入層、（７）は開孔である
。 なお、各図中同一符号は同一または相当部分を示す。
示す断面図、第２図はこの発明において酸化膜へのイオ
ン注入量とその後の開孔エツチングによって形成される
開孔のテーパー角との関係を示す図、第３図は従来の開
孔形成の第１の方法の主要段階における状態を示す断面
図、第４図は従来の開孔形成の第２の方法の主要段階に
おける状態を示す断面図である。 図において、（１）は半導体ウェーハ、（２）はシリコ
ン酸化膜、（６）はイオン注入層、（７）は開孔である
。 なお、各図中同一符号は同一または相当部分を示す。
Claims (4)
- （１）半導体ウェーハ上に形成された厚いシリコン酸化
膜の表面に低エネルギーでイオンを所要濃度に注入した
後に上記シリコン酸化膜に選択的ウェットエッチングを
施して上記イオン注入濃度に応じた角度のテーパー状に
上方に拡開する開孔を形成し、更に残存する上記イオン
注入層を除去する工程を備えた半導体装置の製造方法。 - （２）イオンにリンのイオンを用いることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）イオンにヒ素のイオンを用いることを特徴とする
特許請求の範囲第１項記載の半導体装置の製造方法。 - （４）イオンを１００ｋｅＶ未満の低エネルギーで注入
することを特徴とする特許請求の範囲第１項ないし第３
項のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24018484A JPS61116842A (ja) | 1984-11-12 | 1984-11-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24018484A JPS61116842A (ja) | 1984-11-12 | 1984-11-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61116842A true JPS61116842A (ja) | 1986-06-04 |
Family
ID=17055713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24018484A Pending JPS61116842A (ja) | 1984-11-12 | 1984-11-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61116842A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328039A (ja) * | 1986-07-22 | 1988-02-05 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| JP2011243657A (ja) * | 2010-05-14 | 2011-12-01 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787134A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Local etching method |
-
1984
- 1984-11-12 JP JP24018484A patent/JPS61116842A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787134A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Local etching method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6328039A (ja) * | 1986-07-22 | 1988-02-05 | Fuji Electric Co Ltd | 半導体素子の製造方法 |
| JP2011243657A (ja) * | 2010-05-14 | 2011-12-01 | Mitsumi Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05326542A (ja) | 半導体装置及びその製造方法 | |
| EP0417715B1 (en) | Method of manufacturing a semicondcutor device | |
| JPH10135321A (ja) | 半導体素子隔離領域の形成方法 | |
| JPS61116842A (ja) | 半導体装置の製造方法 | |
| JPH1126392A (ja) | 半導体装置の製造方法 | |
| JPS62298130A (ja) | 素子分離方法 | |
| JPH0328833B2 (ja) | ||
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPS61128533A (ja) | 半導体装置の製造方法 | |
| JP2634265B2 (ja) | 半導体装置及びその製造方法 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPS61226921A (ja) | 半導体装置の製造法 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS59172725A (ja) | 半導体装置の製造方法 | |
| JPH0661250A (ja) | 半導体装置の製造方法 | |
| JPS6074627A (ja) | 半導体装置の製造方法 | |
| JPH11168145A (ja) | 半導体装置の製造方法 | |
| JPS63124422A (ja) | 半導体装置のシリコンエツチング方法 | |
| JPS61198730A (ja) | 半導体装置製造のエツチング方法 | |
| JPH05121421A (ja) | 半導体装置の製造方法 | |
| JPS62159469A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH02159035A (ja) | 集積回路装置 | |
| JPS58110037A (ja) | 半導体装置の製造方法 | |
| JPS59169172A (ja) | 半導体記憶装置の製造方法 |