JPS63124422A - 半導体装置のシリコンエツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、シリコンを基体とする半導体装置のシリコ
ンエツチング方法に関する。

〔従来の技術〕

従来のシリコンを基体とする半導体装置のシリコンエツ
チング方法を第８図をもとに説明する。

先ず、基体たるシリコンウェーハ（１）に酸化雰囲気中
で高温処理又はＣＶＤ　（ケミカル・ペーパー・デポジ
ション）法により所望のシリコン酸化膜（２）を形成し
、しかる後、シリコンエツチングすべき部分を公知の写
真蝕刻技術をもって穴（３）あけする。

その後、このウェーハを、シリコンをエツチングする薬
品、例えばフッ化水素酸及び硝酸の混合液に浸漬し、所
望のエツチングパターン（４）を得ていた。

このシリコンエツチングのポイントは、シリコン酸化膜
（２）をマスクにして、均一なシリコンウェーハ（１）
を、シリコンエツチング液でもってエツチングする点に
ある。

〔発明が解決しようとする問題点〕

この従来のシリコンエツチング方法は、均一なシリコン
をシリコンエツチング液でもって等方向にエツチングす
るため、シリコン酸化膜の開口部（３）よりシリコンエ
ツチング部（４）が広がり、いわゆる、サイドエツチン
グ部（図中Ｓで示す）が大きくなる欠点があった。また
、このサイドエツチング部Ｓを小さくする為にはその深
さをおさえることが必要で、深いエツチングパターンを
得ることができないという問題点もあった。

この発明は上記のような問題点を解消する為になされた
もので、サイドエツチング部が小さくて、しかも深いエ
ツチングパターンを得ることができる半導体装置のシリ
コンエツチング方法を提供することを目的とする。

なお、この技術分野に属する従来技術としては、他に特
開昭６０−７０７８９号公報「半導体集積回路装置」が
ある。

〔問題点を解決するための手段〕

この発明に係る半導体装置のシリコンエツチング方法は
、基体に酸化膜を形成する工程、上記酸化膜の所望部分
を写真蝕刻する工程、上記写真蝕刻した部分にエツチン
グ促進用不純物を注入する工程、および上記基体をエツ
チング液によりエツチングする工程を順に施すものであ
る。

〔作用〕

この発明における、エツチング促進用不純物の注入は、
注入されたシリコンのシリコンエツチング液に対するエ
ツチングレートを高める作用があり、従って、次の工程
で行なわれるシリコンエツチングにおいては、注入され
た領域が選択的にエツチングされることとなり、前述の
サイドエッチがおさえられかつ、深いエツチングパター
ンを容易に得ることができる。

〔実施例〕

以下、この発明の一実施例を第１図、第２図について説
明する。従来の方法と同じく、シリコンエツチングすべ
き部分のシリコン酸化膜（２）を、写真蝕刻技術で穴（
３）あけした後、エツチング促進用不純物（５）、例え
ばホウ素を基体（１）全面にイオン注入する。この時、
酸化膜（２）に覆われた部分は不純物（５）が注入され
に＜＜、酸化膜の蝕刻部（３）に主に注入される。（６
）は不純物（５）が注入された領域を示す。この条件の
一例としては、６０ＫｅＶ　１不純物注入量が５　Ｘ　
１０１５原子／ｃＩＡ１基体（１）に対する注入角度９
０’がある。この後、周知のシリコンエツチングを上記
従来例と同様のエツチング液で実施するのであるが、注
入された領域のシリコンエツチングレートは大きいので
、注入しない場合と比較して同一の深さをエツチングす
るのに要する時間は、約な〜占に短縮される。この様に
してエツチングされたものが第２図である。第２図にお
いて、（４）はシリコンエツチング部を示す。

゛　この様にして、マスクたるシリコン酸化膜のエツチ
ングパターンが完成するが、本発明の主眼とするところ
はシリコンをエツチングする部分をエツチング促進用不
純物（５）でもってイオン注入することにある。これは
物理的に外部より不純物（５）をシリコン結晶中にたた
き込むため、その部分（６）のシリコン結晶に欠陥が生
じ、その欠陥がエツチング液に対する反応性を高めるこ
とになる。従って注入した領域（６）のみシリコンのエ
ツチングレートが高くなり、注入しない領域のシリコン
が相対的にエツチングレートが低くなって、いわゆるサ
イドエッチが少くなり、また同時に深いエツチングパタ
ーンを得ることができるわけである。

なお、上記実施例では注入するエツチング促進用不純物
をホウ素としたが、その作用がら考えて他の不純物、例
えばヒ素、リン、アルゴン等でもよいことは言うまでも
ない。また、イオンの加速電圧、ドーズ量及び注入角度
は、エツチングすべき深さを考慮して、適当な値を設定
しても、同一の結果が得られることは十分推定できる。

〔発明の効果〕

以上のように、この発明によれば、基体に酸化膜を形成
する工程、上記酸化膜の所望部分を写真蝕刻する工程、
上記写真蝕刻した部分にエツチング促進用不純物を注入
する工程、および上記基体をエツチング液によりエツチ
ングする工程を順に施すので、サイドエツチング部が少
なくて、しかも深いエツチングパターンを得ることがで
きる効果がある。

【図面の簡単な説明】

第１図、第２図は共にこの発明の一実施例による半導体
装置のシリコンエツチング方法を説明する断面図、第８
図は従来のシリコンエツチング方法を説明する断面図で
ある。 図において、（１）は基体、（２）は酸化膜、（３）は
酸化膜の蝕刻部、（４）はシリコンエツチング部、（５
）はエツチング促進用不純物である。 なお、各図中、同一符号は同一、または相当部分を示す
ものとする。

Claims (2)

【特許請求の範囲】
1. （１）シリコンを基体とする半導体装置のエッチング方
   法において、上記基体に酸化膜を形成する工程、上記酸
   化膜の所望部分を写真蝕刻する工程、上記写真蝕刻した
   部分にエッチング促進用不純物を注入する工程、および
   上記基体をエッチング液によりエッタングする工程を順
   に施すことを特徴とする半導体装置のシリコンエッチン
   グ方法。
2. （２）エッチング促進用不純物は、ホウ素、ヒ素、リン
   、およびアルゴンのうちの少なくとも一種である特許請
   求の範囲第１項記載の半導体装置のシリコンエッチング
   方法。