JPS6098641A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6098641A JPS6098641A JP20696483A JP20696483A JPS6098641A JP S6098641 A JPS6098641 A JP S6098641A JP 20696483 A JP20696483 A JP 20696483A JP 20696483 A JP20696483 A JP 20696483A JP S6098641 A JPS6098641 A JP S6098641A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- silicon
- silicon nitride
- region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、シリコン窒化膜を用いたシリコン半導体基
板の選択酸化法に関し、形成される半導体装置の特性の
安定化と微細化とをはかったものである。
板の選択酸化法に関し、形成される半導体装置の特性の
安定化と微細化とをはかったものである。
シリコンを用いた半導体集積回路装置等の製造方法にお
いては、シリコン窒化膜による選択酸化法はよく知られ
ている。第１図（ａ） 、（ｂ） 、（ｃ）に従来法に
よる工程の概略の一例を示す。第１図（ａ）Ｋ示すごと
く、まず、Ｐ形のシリコン基板１の主表面上に薄いシリ
コン酸化膜２を形成し、さらＫ、その上にシリコン窒化
膜３を形成する。続いて、写真製版技術により所定の領
域のシリコン窒化膜３を除去し、その除去された領域４
ヘイオン注入法によりシリコン基板１と同じＸ４形ケ有
する不純物をイオン注入し、第１図（ｂ）のように、シ
リフン基板１に４オン注入領域５を形成する。
いては、シリコン窒化膜による選択酸化法はよく知られ
ている。第１図（ａ） 、（ｂ） 、（ｃ）に従来法に
よる工程の概略の一例を示す。第１図（ａ）Ｋ示すごと
く、まず、Ｐ形のシリコン基板１の主表面上に薄いシリ
コン酸化膜２を形成し、さらＫ、その上にシリコン窒化
膜３を形成する。続いて、写真製版技術により所定の領
域のシリコン窒化膜３を除去し、その除去された領域４
ヘイオン注入法によりシリコン基板１と同じＸ４形ケ有
する不純物をイオン注入し、第１図（ｂ）のように、シ
リフン基板１に４オン注入領域５を形成する。
続いて、同じくシリコン基板１′？：酸化性雰囲気中で
熱処理を行い、第１図（ｃ）Ｋ示すような断面４１ｑ造
夕得る。すなわち、６は前記シリコン基板１の一部が、
シリコン窒化膜３により選択酸化されることによって形
成されたシリコン酸化膜２の領域である。また、Ｔは選
択酸化用のシリコン窒化膜３の周囲に生じたシリコン酸
化膜の領域６の横方向への食い込み部分ヶ示し、一般的
に前記シリコン酸化膜の領域６０食い込み部分１は、バ
ーズ・ピーク（鳥のくちばし）と呼ばれている。
熱処理を行い、第１図（ｃ）Ｋ示すような断面４１ｑ造
夕得る。すなわち、６は前記シリコン基板１の一部が、
シリコン窒化膜３により選択酸化されることによって形
成されたシリコン酸化膜２の領域である。また、Ｔは選
択酸化用のシリコン窒化膜３の周囲に生じたシリコン酸
化膜の領域６の横方向への食い込み部分ヶ示し、一般的
に前記シリコン酸化膜の領域６０食い込み部分１は、バ
ーズ・ピーク（鳥のくちばし）と呼ばれている。
第１図に示した従来技術によるシリコン基板１の選択酸
化法では、第１図（ｃ）におけるシリコン酸化膜の領域
６の横方向への食い込み部分７の発生ケ防ぐことができ
なかった。そのため、選択酸化されないシリコン窒化膜
領域の幅が変化し、形成素子の電気的特性の劣化やバラ
ツキの増大ケ生じるとともに、素子の微細化に対しても
制限７持っていた。
化法では、第１図（ｃ）におけるシリコン酸化膜の領域
６の横方向への食い込み部分７の発生ケ防ぐことができ
なかった。そのため、選択酸化されないシリコン窒化膜
領域の幅が変化し、形成素子の電気的特性の劣化やバラ
ツキの増大ケ生じるとともに、素子の微細化に対しても
制限７持っていた。
この発明は、上記のような従来法による欠点を除去する
ためになされたもので、シリコン窒化膜によるシリコン
基板の選択酸化法にイオン注入４二併用することによっ
てバーズ・ピーク？ｌｊ＜少し、パターン幅の精度ケあ
げ、それにより素子のｔｌｆ、父、的特性の劣化やバラ
ツキを少なくするとともに。
ためになされたもので、シリコン窒化膜によるシリコン
基板の選択酸化法にイオン注入４二併用することによっ
てバーズ・ピーク？ｌｊ＜少し、パターン幅の精度ケあ
げ、それにより素子のｔｌｆ、父、的特性の劣化やバラ
ツキを少なくするとともに。
併せて微細化ケも可能とするものである。
以下、この発明の一実施例を第２図（ａ）〜（ｄ）によ
って説明する。
って説明する。
第２図（、）において、Ｐ形のシリコン基板１１の主表
面上に薄いシリコン酸化膜１２を形成し、その上にシリ
コン窒化膜１３ケ形成する。続いて、写＾製版技術によ
りノ５「定の領域１４のシリコン窒化膜１３およびシリ
フン酸化膜１２暑除去し１、その除去された所定の領域
１４ヘイオン注入法により１例えばボロン等火イオン注
入し、イオン注入された領域１５を設ける。続いて、同
じくシリコン基板１１の主表面上に再びシリコ／窒化膜
１６欠形成し、このシリコン窒化膜１６にリンケイオ。
面上に薄いシリコン酸化膜１２を形成し、その上にシリ
コン窒化膜１３ケ形成する。続いて、写＾製版技術によ
りノ５「定の領域１４のシリコン窒化膜１３およびシリ
フン酸化膜１２暑除去し１、その除去された所定の領域
１４ヘイオン注入法により１例えばボロン等火イオン注
入し、イオン注入された領域１５を設ける。続いて、同
じくシリコン基板１１の主表面上に再びシリコ／窒化膜
１６欠形成し、このシリコン窒化膜１６にリンケイオ。
ン注入する。注入条件として、エネルギーは２度目に設
けたシリコン窒化膜１６の厚みの中心あたりにピーク濃
度がくる程度のものを用い、注入量は］ Ｘ ｌ ０１
５ｃｍ−２以上、注入角度は０度が望ましくゝ。
けたシリコン窒化膜１６の厚みの中心あたりにピーク濃
度がくる程度のものを用い、注入量は］ Ｘ ｌ ０１
５ｃｍ−２以上、注入角度は０度が望ましくゝ。
これ火弟２図（ｃ）に示すが、注入角度７０度、すなわ
ち、シリコン基板１１に対して垂直方向に注入するため
、段差部（または側壁）１１において２度目に形成した
シリコン窒化膜１６の一部にイオン注入されない領域１
８ができる。
ち、シリコン基板１１に対して垂直方向に注入するため
、段差部（または側壁）１１において２度目に形成した
シリコン窒化膜１６の一部にイオン注入されない領域１
８ができる。
この発明による製造方法の特徴は、イオン注入されない
シリコン窒化膜１６の領域１８をつくることにある。
シリコン窒化膜１６の領域１８をつくることにある。
次に、上記シリコン基板１１欠酸化性雰ＦＩＩ気中で熱
処理する。その結果を第２図（ｄ）Ｉｃ示す。シリコン
窒化膜１６のうちリンが注入された部分は、通常のシリ
コン窒化膜と比べて酸化速度が非常に早くなり、選択酸
化のマスクとしての役割ヶなくしてしまう。そのため、
第２図（ｄ）のように、２度目に形成したシリコン窒化
膜１６はほとんどが酸化膜１９となってしまい、所定の
領域１４ではシリコン基板１１へ酸化が進行する。しか
し、領域１８および１度目に形成したシリコン酸化膜１
３は選択酸化のマスク効果を有している。その結果、特
に領域１８のシリコン窒化膜１６が横方向への酸化の進
行欠領域２０で示すように抑制し、そのためパターン精
度が向上する。
処理する。その結果を第２図（ｄ）Ｉｃ示す。シリコン
窒化膜１６のうちリンが注入された部分は、通常のシリ
コン窒化膜と比べて酸化速度が非常に早くなり、選択酸
化のマスクとしての役割ヶなくしてしまう。そのため、
第２図（ｄ）のように、２度目に形成したシリコン窒化
膜１６はほとんどが酸化膜１９となってしまい、所定の
領域１４ではシリコン基板１１へ酸化が進行する。しか
し、領域１８および１度目に形成したシリコン酸化膜１
３は選択酸化のマスク効果を有している。その結果、特
に領域１８のシリコン窒化膜１６が横方向への酸化の進
行欠領域２０で示すように抑制し、そのためパターン精
度が向上する。
さらに、横方向への酸化の拡がりが少ないことは、パタ
ーン幅火狭くできることからパターンの縮小が可能で、
半導体装置としての高密度・高集積化も可能となる。
ーン幅火狭くできることからパターンの縮小が可能で、
半導体装置としての高密度・高集積化も可能となる。
このように、この発明によれば、選択酸化のためのパタ
ーン精度が向上し１、パターンの縮小による高密度・高
集積化が可能で、その効果は絶大である。
ーン精度が向上し１、パターンの縮小による高密度・高
集積化が可能で、その効果は絶大である。
なお、上記実施例では、シリコン窒化膜１６にリンケイ
オン注入したが、シリコン窒化膜１６の酸化速度を変化
させるものであれば伺んでもよい。
オン注入したが、シリコン窒化膜１６の酸化速度を変化
させるものであれば伺んでもよい。
また、注入角度、注入量等もシリコン窒化膜１６の膜厚
や、形成する素子の特性にかんがみて、目的に応じて変
化させることが可能である。
や、形成する素子の特性にかんがみて、目的に応じて変
化させることが可能である。
〔発明の効果］
以上詳細に説明したように、この発明は、シリコン窒化
膜の所要部に酸化を速める不純物乞イオン注入し、シリ
コン窒化膜の酸化速度を変えてから酸化ン施すようにし
たので、選択酸化のパターン精度が向上し、ひいては素
子の特性ケ安定化させることができるとともにバクーン
＊、Ｗ縮小して、半導体集積回路装置の旨密度・高集積
化欠可能にすることができる優れた利点がある。
膜の所要部に酸化を速める不純物乞イオン注入し、シリ
コン窒化膜の酸化速度を変えてから酸化ン施すようにし
たので、選択酸化のパターン精度が向上し、ひいては素
子の特性ケ安定化させることができるとともにバクーン
＊、Ｗ縮小して、半導体集積回路装置の旨密度・高集積
化欠可能にすることができる優れた利点がある。
第１図（ａ）〜（ｃ）は従来のシリコン窒化膜を用いた
シリコン基板の選択酸化法の所要工程を示す断面図、第
２図（ａ）〜（ｄ）はこの発明の一実施例の所要工程を
示す断面図である。 図中、１１はＰ形のシリコン基板、１２はシリコン酸化
膜、１３．１６はシリコン窒化膜、１４はシリコン窒化
膜およびシリコン酸化膜を除去した領域、１５はイオン
注入された領域、１７は段差部、１８はイオン注入され
なかった領域、１９は酸化膜、２０は酸化が抑えられた
領域な示す。 なお、図中の同一符号は同一または相当部分ケ示す。 代理人 大 岩 増 雄 （外２名） 第１図 第２図
シリコン基板の選択酸化法の所要工程を示す断面図、第
２図（ａ）〜（ｄ）はこの発明の一実施例の所要工程を
示す断面図である。 図中、１１はＰ形のシリコン基板、１２はシリコン酸化
膜、１３．１６はシリコン窒化膜、１４はシリコン窒化
膜およびシリコン酸化膜を除去した領域、１５はイオン
注入された領域、１７は段差部、１８はイオン注入され
なかった領域、１９は酸化膜、２０は酸化が抑えられた
領域な示す。 なお、図中の同一符号は同一または相当部分ケ示す。 代理人 大 岩 増 雄 （外２名） 第１図 第２図
Claims (1)
- 【特許請求の範囲】 （］） シリコン半導体基板の主表面上にシリコン酸化
膜ン形成する工程、前記シリコン酸化膜の所要部位以外
シリコン窒化膜を形成する工程、写真製版技術により前
記シリコン窒化膜およびシリコン酸化膜を選択的に除去
する工程、前記シリコン半導体基板の主表面上にシリコ
ン窒化膜ン形成する工程、同じく前記シリコン窒化膜の
所要部位以外に酸化速度を速める不純物をイオン注入す
る工程、前記シリフン半導体基板ケ酸化雰囲気中で熱処
理し、前記不純物がイオン注入されなかった所要部位に
より酸化を押えながらシリコン酸化膜に形成する工程と
を含むことを特徴とする半導体装置の製造方法。 （２） 注入不純物が、リンであること？：特徴とする
特許請求の範囲第（１１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20696483A JPS6098641A (ja) | 1983-11-02 | 1983-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20696483A JPS6098641A (ja) | 1983-11-02 | 1983-11-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6098641A true JPS6098641A (ja) | 1985-06-01 |
Family
ID=16531915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20696483A Pending JPS6098641A (ja) | 1983-11-02 | 1983-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6098641A (ja) |
-
1983
- 1983-11-02 JP JP20696483A patent/JPS6098641A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4170492A (en) | Method of selective oxidation in manufacture of semiconductor devices | |
| US4552595A (en) | Method of manufacturing a semiconductor substrate having dielectric regions | |
| US5106768A (en) | Method for the manufacture of CMOS FET by P+ maskless technique | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPS6098641A (ja) | 半導体装置の製造方法 | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| JP2586431B2 (ja) | 半導体装置の製造方法 | |
| JPS6366419B2 (ja) | ||
| JPH0328833B2 (ja) | ||
| JPS61128533A (ja) | 半導体装置の製造方法 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPS63124422A (ja) | 半導体装置のシリコンエツチング方法 | |
| JP2663516B2 (ja) | 半導体素子の製造方法 | |
| JPS60134472A (ja) | 半導体装置製造方法 | |
| JPH01173712A (ja) | 半導体装置の製造方法 | |
| JPH05326691A (ja) | 素子分離領域形成法 | |
| JPS6152986B2 (ja) | ||
| JPS5861625A (ja) | 半導体装置の製造方法 | |
| JPS62193166A (ja) | 相補型ｍｉｓ集積回路のウエル形成方法 | |
| JPS5898965A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPS6038023B2 (ja) | 半導体装置の製法 | |
| JPH0582743A (ja) | 半導体素子の製造方法 | |
| JPH0443663A (ja) | 半導体装置およびその製造方法 | |
| JPS6378570A (ja) | 半導体装置の製造方法 |