JPS5861625A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5861625A JPS5861625A JP15993681A JP15993681A JPS5861625A JP S5861625 A JPS5861625 A JP S5861625A JP 15993681 A JP15993681 A JP 15993681A JP 15993681 A JP15993681 A JP 15993681A JP S5861625 A JPS5861625 A JP S5861625A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- pattern
- polycrystalline silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000003064 anti-oxidating effect Effects 0.000 claims 1
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910007271 Si2O3 Inorganic materials 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものである。
半導体装置、特に集積回路装置（以下、ＩＣと称する）
に於いては、近年その集積度り増々高くなシ、パターン
の微細化が進み、ＩＣチップ表面の凹凸がはげしくなり
ている。
に於いては、近年その集積度り増々高くなシ、パターン
の微細化が進み、ＩＣチップ表面の凹凸がはげしくなり
ている。
このＩＣの製造方法の１つとして局部的選択酸化技術が
Ｔｏシ、高集積度ＩＣの製造技術として人望のパターン
だけ残して不要な部分の多結晶シリコンをシリコン酸化
膜に変えるというパターン形成法がある。この多結晶シ
リコンのパターン形成に於いて、従来の製造方法では所
望のパターンを得難＜１．素子の特、性に大きなパラツ
キを与えるという欠点がある。これについて図を用いて
説明すると次の様になる。
Ｔｏシ、高集積度ＩＣの製造技術として人望のパターン
だけ残して不要な部分の多結晶シリコンをシリコン酸化
膜に変えるというパターン形成法がある。この多結晶シ
リコンのパターン形成に於いて、従来の製造方法では所
望のパターンを得難＜１．素子の特、性に大きなパラツ
キを与えるという欠点がある。これについて図を用いて
説明すると次の様になる。
ある半導体基板１０表面に絶縁膜２を形成し、その上に
多結晶シリコン膜３を第１図（Ｊｌ）に示すように形成
する。
多結晶シリコン膜３を第１図（Ｊｌ）に示すように形成
する。
次に耐酸化マスクとしてシリコン窒化膜４を第１図（ロ
）に示すように所望のパターンの位置に形成する。
）に示すように所望のパターンの位置に形成する。
次にスチーム等の酸化性雰囲気で多結晶シリコン３の酸
化を行うと第１図（Ｃ）に示す様にシリコン窒化膜４で
被われている部分以外の多結晶シリ；ン３はすべてシリ
コン酸化膜５に変わり、シリコン窒化膜４の下のみ多結
晶シリコン３１が残る。
化を行うと第１図（Ｃ）に示す様にシリコン窒化膜４で
被われている部分以外の多結晶シリ；ン３はすべてシリ
コン酸化膜５に変わり、シリコン窒化膜４の下のみ多結
晶シリコン３１が残る。
ここでシリコン窒化膜４の端の部分では多結晶シリコン
３１とシリコン酸化物５との境界がアシ、多結晶シリコ
ン３１の端が半導体基板１０表面に直角方向とならずに
例えは２０〜３０度の鋭角な傾斜がつく、この傾斜のた
めに、正確なパターンの多結晶シリコン３１が得られ難
く、多結晶シリコン３１をＭＯ８電界効果トランジスタ
のゲート電極として用いた場合には、そのゲート絶縁膜
として作用する多結晶シリコン３１下の絶縁膜２のパタ
ーンにバラツキを生じる。さらに自己整合方式のＭＯ８
電界効果トランジスタの製法ではソースとドレイン間の
距離のバラツキ゛が大きくなル、最終的にはＭＯ８電界
効果トランジスタの特性のバラツキを大きくするという
欠点がある。また、残った多結晶シリコン３１を抵抗体
として用いる場合にも、形状のバラツキによる抵抗のバ
ラツキを生じせしめるという欠点にもなる。
３１とシリコン酸化物５との境界がアシ、多結晶シリコ
ン３１の端が半導体基板１０表面に直角方向とならずに
例えは２０〜３０度の鋭角な傾斜がつく、この傾斜のた
めに、正確なパターンの多結晶シリコン３１が得られ難
く、多結晶シリコン３１をＭＯ８電界効果トランジスタ
のゲート電極として用いた場合には、そのゲート絶縁膜
として作用する多結晶シリコン３１下の絶縁膜２のパタ
ーンにバラツキを生じる。さらに自己整合方式のＭＯ８
電界効果トランジスタの製法ではソースとドレイン間の
距離のバラツキ゛が大きくなル、最終的にはＭＯ８電界
効果トランジスタの特性のバラツキを大きくするという
欠点がある。また、残った多結晶シリコン３１を抵抗体
として用いる場合にも、形状のバラツキによる抵抗のバ
ラツキを生じせしめるという欠点にもなる。
本発明の目的は形成するパターンのバラツキの少ない半
導体装置の製造方法を得ることにある。
導体装置の製造方法を得ることにある。
体発明社以上の従来の製造方法による欠点を改めるべく
なされたものであり、その特徴は多結晶シリコン膜の部
分的選択酸化方法に於いて、シリコン酸化膜に変えられ
る多結晶シリコン膜にイオン注入法を用いて不純物を注
入し丸後に酸化する事によ〉、酸化後に残る多結晶シリ
コン端の傾斜を小さくする事によりて所定の形状の多結
晶クリコン膜を得ることにある。
なされたものであり、その特徴は多結晶シリコン膜の部
分的選択酸化方法に於いて、シリコン酸化膜に変えられ
る多結晶シリコン膜にイオン注入法を用いて不純物を注
入し丸後に酸化する事によ〉、酸化後に残る多結晶シリ
コン端の傾斜を小さくする事によりて所定の形状の多結
晶クリコン膜を得ることにある。
本発明の製造方法によシ多結晶シリコンのパターン形成
情答易に且つ精度良く出来、半導体素子の特性のバラツ
キの少ないものが得られる。
情答易に且つ精度良く出来、半導体素子の特性のバラツ
キの少ないものが得られる。
次に本発明について図面を用いて説明する。
第２図（ａ）は半導体基板２１にシリコン酸化膜２２を
形成したものでおる。多結晶シリコンを部分的に形成す
る基体としてはこの他生導体基板づものでも絶縁基板そ
のものでも良い。次にこの半導体基板２１上のシリコン
酸化膜２２上に多結晶シリプン膜２３を気相成長法によ
！＞１０００〜３０００λ前後の厚さで形成し、さらに
その上にシリコン窒化膜４を５００〜２０００ｉ前後の
厚さで形成すると第２図伽）示す様になる。次に感光性
樹脂膜を用いて第２図（Ｃ）に示す如く、所望の位置に
所望の大暑さで所望の形状のシリコン窒化膜２４だけを
残す次に第２図（ｄ）に示す如くイオン注入法を用いて
５０ｋｅｖ〜２００ｋｅマ のエネルギーで加速したシ
ンイオンを１×１０〜ｌＸ１０ｃｍ の量だけシリコ
ン窒化膜２４におおわれない部分の多結晶シリコン３２
へ注入する。そしてその後スチーム等の酸化雰囲気中で
９００〜１１００℃の高温酸化を行うとシリコン窒化３
１１２４でおおわれない部分の多結−晶シリコン２３２
はシリコン酸化膜２５に変り、第２図（ｅ）に示す如く
、多結晶シリコンｇ２３１はその端に傾斜の少ないパタ
ーンが得られる。
形成したものでおる。多結晶シリコンを部分的に形成す
る基体としてはこの他生導体基板づものでも絶縁基板そ
のものでも良い。次にこの半導体基板２１上のシリコン
酸化膜２２上に多結晶シリプン膜２３を気相成長法によ
！＞１０００〜３０００λ前後の厚さで形成し、さらに
その上にシリコン窒化膜４を５００〜２０００ｉ前後の
厚さで形成すると第２図伽）示す様になる。次に感光性
樹脂膜を用いて第２図（Ｃ）に示す如く、所望の位置に
所望の大暑さで所望の形状のシリコン窒化膜２４だけを
残す次に第２図（ｄ）に示す如くイオン注入法を用いて
５０ｋｅｖ〜２００ｋｅマ のエネルギーで加速したシ
ンイオンを１×１０〜ｌＸ１０ｃｍ の量だけシリコ
ン窒化膜２４におおわれない部分の多結晶シリコン３２
へ注入する。そしてその後スチーム等の酸化雰囲気中で
９００〜１１００℃の高温酸化を行うとシリコン窒化３
１１２４でおおわれない部分の多結−晶シリコン２３２
はシリコン酸化膜２５に変り、第２図（ｅ）に示す如く
、多結晶シリコンｇ２３１はその端に傾斜の少ないパタ
ーンが得られる。
以上の様な本発明によって得られる多結晶シリコンのパ
ターンは従来の製造方法にようては得られない高精度の
パターンが得られ、特に端部での傾斜が少ないため、半
導体素子に用いた場合には均一な所定の特性のものが得
られる。
ターンは従来の製造方法にようては得られない高精度の
パターンが得られ、特に端部での傾斜が少ないため、半
導体素子に用いた場合には均一な所定の特性のものが得
られる。
第３図（ａ）はＭＯ８電界効果トランジスタのゲート電
極１１に本発明による製造方法によりて得られる多結晶
シリコンを用いた場合のＭＯ８電界効果トランジスタの
断面図でｔＤυ、この場合にはソース領域１２及びドレ
イン領域１３の形成を多結晶シリコン膜を拡散マスクと
しても使用している。
極１１に本発明による製造方法によりて得られる多結晶
シリコンを用いた場合のＭＯ８電界効果トランジスタの
断面図でｔＤυ、この場合にはソース領域１２及びドレ
イン領域１３の形成を多結晶シリコン膜を拡散マスクと
しても使用している。
すなわち第２図（ａ）〜（ｅ）の如くに形成されたもの
を、シリコン窒化膜２４を除去した後多結晶シリコンを
マスクとして酸化Ｊ［２２，２５の一部を除去し半導体
基板２１を露出した後、この露出部と多結晶シリコン２
３１に不純物を導入してソース領域１２ドレイン領域１
３およびゲート電極１１を形成している。
を、シリコン窒化膜２４を除去した後多結晶シリコンを
マスクとして酸化Ｊ［２２，２５の一部を除去し半導体
基板２１を露出した後、この露出部と多結晶シリコン２
３１に不純物を導入してソース領域１２ドレイン領域１
３およびゲート電極１１を形成している。
第３図Φ）はこのような自己整合型ＭＯ８電界効果トラ
ンジスタの特性の例を従来方法と本発明の方法とについ
て示しである。
ンジスタの特性の例を従来方法と本発明の方法とについ
て示しである。
以上本発明については多結晶シリコンへ注入す□ る不
純物としてリンを用いたが、その他に酸素のように多結
晶シリコンの酸化スピードを高くする不純物であれば何
でも良い。
純物としてリンを用いたが、その他に酸素のように多結
晶シリコンの酸化スピードを高くする不純物であれば何
でも良い。
又、本発明の用途としてＭＯ８電界効果トランジスタの
製造方法に用いる他にバイポーラトランジスタについて
も適用可能であるし、単体の素子あるいは集積回路装置
の製造方法にも適用出来る事は言う迄もない。
製造方法に用いる他にバイポーラトランジスタについて
も適用可能であるし、単体の素子あるいは集積回路装置
の製造方法にも適用出来る事は言う迄もない。
第１図（ａ）〜（Ｃ）は従来の製造方法を示す各工程で
の断面図である。 第２図（ａ）〜（ｅ）は本発明の一実施例による製造方
法を示す各工程での断面図である。 第３図（ａ） 、 （ｂ）はそれぞれ実施例めＭＯ８電
界効果トランジスタの断面図及びその特性の一例を従来
技術とともに示したグラフである。 ｌ、２１・・・・・・半導体基板、２．２２・・・・・
・絶縁膜、３゜３１．２３，２３１，２３２ ・・・・
・・多結晶シリコン膜、４゜２４・・・・・・シリコン
窒化膜、２５・・・・・・シリコン酸化膜、１１・・・
・・・ゲート電極、１２・・・・・・ソーδ領域、１３
・・・・・・ドレイン領域。 （ｅｌ 箭 Ｚ 図
の断面図である。 第２図（ａ）〜（ｅ）は本発明の一実施例による製造方
法を示す各工程での断面図である。 第３図（ａ） 、 （ｂ）はそれぞれ実施例めＭＯ８電
界効果トランジスタの断面図及びその特性の一例を従来
技術とともに示したグラフである。 ｌ、２１・・・・・・半導体基板、２．２２・・・・・
・絶縁膜、３゜３１．２３，２３１，２３２ ・・・・
・・多結晶シリコン膜、４゜２４・・・・・・シリコン
窒化膜、２５・・・・・・シリコン酸化膜、１１・・・
・・・ゲート電極、１２・・・・・・ソーδ領域、１３
・・・・・・ドレイン領域。 （ｅｌ 箭 Ｚ 図
Claims (1)
- 基板上に形成された多結晶シリコン膜上に耐酸化及び耐
イオン注入マスクとして所望の位置に所望の大きさのシ
リコン窒化膜を形成する工程と、イオン注入法を用いて
不純物を多結晶シリコン膜の前記シリコン窒化膜を有し
・ない部分に注入する工程と、その後の酸化性雰囲気で
多結晶シリコン酸化膜に変える工程とを含む事を％徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15993681A JPS5861625A (ja) | 1981-10-07 | 1981-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15993681A JPS5861625A (ja) | 1981-10-07 | 1981-10-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5861625A true JPS5861625A (ja) | 1983-04-12 |
Family
ID=15704385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15993681A Pending JPS5861625A (ja) | 1981-10-07 | 1981-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
-
1981
- 1981-10-07 JP JP15993681A patent/JPS5861625A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358881A (en) * | 1993-05-19 | 1994-10-25 | Hewlett-Packard Company | Silicon topography control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4118250A (en) | Process for producing integrated circuit devices by ion implantation | |
| JPH08148649A (ja) | 半導体装置の製造方法 | |
| JPH0312785B2 (ja) | ||
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| US4155778A (en) | Forming semiconductor devices having ion implanted and diffused regions | |
| JPS5861625A (ja) | 半導体装置の製造方法 | |
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPS6366419B2 (ja) | ||
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| JPH0322562A (ja) | 半導体装置の製造方法 | |
| JPS6118149A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0117256B2 (ja) | ||
| JPS63153862A (ja) | 半導体装置の製造方法 | |
| JPH05259395A (ja) | 半導体装置の製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPS6119144A (ja) | 半導体装置の製造方法 | |
| JPH03108755A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH077795B2 (ja) | 半導体装置の製造方法 | |
| JPH0582743A (ja) | 半導体素子の製造方法 |