JPH0322562A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0322562A JPH0322562A JP15775989A JP15775989A JPH0322562A JP H0322562 A JPH0322562 A JP H0322562A JP 15775989 A JP15775989 A JP 15775989A JP 15775989 A JP15775989 A JP 15775989A JP H0322562 A JPH0322562 A JP H0322562A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistor
- resistance
- polysilicon
- prescribed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 27
- 229920005591 polysilicon Polymers 0.000 abstract description 27
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 229910020169 SiOa Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は・高精度で高密度の半導体装置の製造方法に関
するものである。
するものである。
従来の技術
半導体集積回路の高速化を図るために 負荷抵抗として
寄生容量の小さいポリシリコン抵抗が用いられている。
寄生容量の小さいポリシリコン抵抗が用いられている。
従来のポリシリコン抵抗の製造方法の一例を第５図に示
す。Ｎ型シリコン基板１の表面に形成された酸化膜２上
に 例えばＬ Ｐ−ＣＶＤ法により約３３０ｎｍのポリ
シリコン膜３を形成する（第５図Ａ）。次に所定のシー
ト抵抗になるように加速エネルギー５０ｋ ｅ Ｖ、
ドーズ量６．８ＸＩＯ”ｉｏｎｓ／ｃｍ２でボロンをイ
オン注入ｊ４次に所定の抵抗値になるように 例えばレ
ジストをマスクにしてポリシリコン膜３をドライエッチ
ングし 所定の幅と長さのポリシリコン抵抗体パターン
２０を形成した後、約２００ｎ ｍのＣＶＤ−ＳｉＯ２
膜４を形戊Ｌ １０００℃６０分の熱処理を行う（第
５図Ｂ）。次にＣｖＤ−Ｓ１０２膜４をレジストをマス
クにしてドライエッチングし コンタクト窓を形成した
後、Ａ Ｉ−Ｓ ｉ膜７を堆積する（第５図Ｃ）。最後
にレジストをマスクにしてＡＩ−３１膜７をエッヂング
して電極２１． ２２を形戊Ｌ，． ４３０℃３０分
程度の熱処理を施してこの半導体装置は完戒する（第５
図Ｄ）。
す。Ｎ型シリコン基板１の表面に形成された酸化膜２上
に 例えばＬ Ｐ−ＣＶＤ法により約３３０ｎｍのポリ
シリコン膜３を形成する（第５図Ａ）。次に所定のシー
ト抵抗になるように加速エネルギー５０ｋ ｅ Ｖ、
ドーズ量６．８ＸＩＯ”ｉｏｎｓ／ｃｍ２でボロンをイ
オン注入ｊ４次に所定の抵抗値になるように 例えばレ
ジストをマスクにしてポリシリコン膜３をドライエッチ
ングし 所定の幅と長さのポリシリコン抵抗体パターン
２０を形成した後、約２００ｎ ｍのＣＶＤ−ＳｉＯ２
膜４を形戊Ｌ １０００℃６０分の熱処理を行う（第
５図Ｂ）。次にＣｖＤ−Ｓ１０２膜４をレジストをマス
クにしてドライエッチングし コンタクト窓を形成した
後、Ａ Ｉ−Ｓ ｉ膜７を堆積する（第５図Ｃ）。最後
にレジストをマスクにしてＡＩ−３１膜７をエッヂング
して電極２１． ２２を形戊Ｌ，． ４３０℃３０分
程度の熱処理を施してこの半導体装置は完戒する（第５
図Ｄ）。
発明が解決しようとする課題
上記のような従来の方法において高抵抗を形成する場合
、（１）ポリシリコン抵抗体パターンの長さを長くする
、（２）ポリシリコン抵抗体パターンの幅を狭くす太（
３〉ドーズ量を少なくしてシート抵抗を高くす久 とい
った方法があるＩＡ （１）の場合はポリシリコン抵
抗体パターンの占める面積が大きくなり、高密度化の妨
げとなる。また（２）の場合は抵抗値の精度が悪くなる
。また（３）の場合は温度特性が悪くなる。本発明はか
かる点に鑑みてなされたもので、抵抗体の占める面積を
増大させることなく、高精度で、温度特性のよい高抵抗
が実現できる半導体装置の製・造方法を提供することを
目的とする。
、（１）ポリシリコン抵抗体パターンの長さを長くする
、（２）ポリシリコン抵抗体パターンの幅を狭くす太（
３〉ドーズ量を少なくしてシート抵抗を高くす久 とい
った方法があるＩＡ （１）の場合はポリシリコン抵
抗体パターンの占める面積が大きくなり、高密度化の妨
げとなる。また（２）の場合は抵抗値の精度が悪くなる
。また（３）の場合は温度特性が悪くなる。本発明はか
かる点に鑑みてなされたもので、抵抗体の占める面積を
増大させることなく、高精度で、温度特性のよい高抵抗
が実現できる半導体装置の製・造方法を提供することを
目的とする。
課題を解決するための手段
本発明｛よ 半導体基板の一主表面に形成された第１の
絶縁膜上に所定のシート抵抗の半導体薄膜抵抗体パター
ンを形成し 前記半導体基板」二に第２の絶縁膜を形戊
した後、前記第２の絶縁膜を選択的にエッチングして前
記半導体薄膜抵抗体パターン上の所定位置にコンタクト
窓を形成し 前記コンタクト窓に金属バリヤ層と配線金
属からなる電極を形成することにより、コンタクト抵抗
値を増加させた半導体薄膜抵抗体である半導体装置を製
造するものであも 作用 本発明（よ 上記のように半導体薄膜抵抗体と直列接続
される電極部のコンタクト抵抗を増加させることにより
、半導体薄膜抵抗体のシート抵抗及び幅が同じ場合でも
電極間の抵抗値を大きくできるた吹 精度 温度特性を
劣化させることなく、また半導体薄膜抵抗体を長くする
ことなく高抵抗を形成でき、半導体装置の高密度化を図
ることができる。
絶縁膜上に所定のシート抵抗の半導体薄膜抵抗体パター
ンを形成し 前記半導体基板」二に第２の絶縁膜を形戊
した後、前記第２の絶縁膜を選択的にエッチングして前
記半導体薄膜抵抗体パターン上の所定位置にコンタクト
窓を形成し 前記コンタクト窓に金属バリヤ層と配線金
属からなる電極を形成することにより、コンタクト抵抗
値を増加させた半導体薄膜抵抗体である半導体装置を製
造するものであも 作用 本発明（よ 上記のように半導体薄膜抵抗体と直列接続
される電極部のコンタクト抵抗を増加させることにより
、半導体薄膜抵抗体のシート抵抗及び幅が同じ場合でも
電極間の抵抗値を大きくできるた吹 精度 温度特性を
劣化させることなく、また半導体薄膜抵抗体を長くする
ことなく高抵抗を形成でき、半導体装置の高密度化を図
ることができる。
実施例
第１図に本発明の一実施例における半導体装置の製造工
程断面図を示す。Ｎ型シリコン基板１の表面に形成され
た酸化膜２上に 例えばＬＰ−ＣＶＤ法により約３３０
ｎｍのポリシリコン膜３を形成する（第１図Ａ）。この
場合、スバッタシリコン膜等の非晶質シリコン膜を形成
してもよ賎 次に所定のシート抵抗及び所定のコンタク
ト抵抗になるように 例えば加速エネルギー３０ｋｅＶ
、 ドーズ量６，８ｘ ｌ Ｏ”ｉ ｏｎ ｓ／ｃｍ’
でボロンをイオン注入する。次に所定の抵抗値になるよ
うに 例えばレジストをマスクにしてポリシリコン膜３
をドライエッチングし 所定の幅と長さのポリシリコン
抵抗体パターン２０を形成した後、約２００ｎ ｍのＣ
ＶＤ Ｓｉｎ２膜４を形成する（第１図Ｂ〉。次に例
えば９５０℃６０分程度の熱処理を行も＼ さらにＣＶ
Ｄ − Ｓ ｉ Ｏ ２膜４を例えばレジストをマス
クにしてドライエッチングしてコンタクト窓を形成した
後、金属バリヤ層として例えばＴｉ膜５を５ｎれＴｉＮ
膜６を１００ｎｍ， Ａ Ｉ −Ｓ ｉ膜７を８００
ｎｍを順次堆積する（第１図Ｃ）。最後にレジストをマ
スクにしてＡＩ−Ｓｉ膜？，ＴｉＮ膜６，Ｔｉ膜５をド
ライエッチングして電極８、 ９を形Ｊｉ！ｊＬ，４３
０℃３０分程度の熱処理を施してこの半導体装置は完或
する（第１図Ｄ）。この場合ポリシリコン抵抗体自身の
シート抵抗は７００Ω程度である爪 金属バリヤ層を形
成したことにより、第２図に示すようにコンタクト抵抗
は例えば２μｍＸ２μｍのコンタクトサイズに対して７
００Ω／ｓｑ程度になっており、しかもコンタクト抵抗
のばらつきも少な（１ちなみに金属バリヤ層がない場合
（第２図における×印）はコンタクト抵抗の平均値が７
０Ω程度と小さく、しかもばらつきが非常に犬きｌ．％
このようにポリシリコン抵抗体と直列接続されるこ
とになる電極部のコンタクト抵抗を非常に大きくしたこ
とにより、例えばシート抵抗がρｓ＝ ７００Ω／Ｓｑ
のポリシリコン抵抗体でＲ＝３．５ｋΩの抵抗を形成す
る場合、ポリシリコン抵抗体の幅をＷ＝４μ■ コンタ
クトサイズを２μｍＸ２μｍとすると、従来法の場合コ
ンタクト抵抗がＲｃζ７０Ωであるのでポリシリコン抵
抗体の長さＩｌ＆Ｌ＝（Ｒ−２ＸＲｃ）ＸＷ÷ρｓ＝
（３５００ − ２ Ｘ ７０） Ｘ ４÷７００＝
１９．２ （μｍ）必要となる力文 本発明の場合コン
タクト抵抗がＲｃ＝７００Ωであるので同様の計算によ
りＬ＝１２（μｍ）と従来法に比べて約４０％短くでき
も また ポリシリコン抵抗体の長さＬを長くすることなく
高抵抗を形成する方法として、例えばボロンのイオン注
入ドーズ量を少なくＬ ポリシリコン抵抗体のボロンの
濃度を下げてシート抵抗を高くした抵抗体を用いる方法
があるバ この場合第３図に示すように シート抵抗を
高くするほど急激に温度特性が悪くなも しかしながら
本実施例の場合、シート抵抗をそれほど高くすることな
く高抵抗を実現できるた数 温度特性の良い抵抗体を形
成できも 本実施例ではボロンをイオン注入した戟 第４図に示す
ように砒素をイオン注入すれば同じドーズ量でもさらに
コンタクト抵抗を大きくすることができ、さらに短い抵
抗体で高抵抗を実現できる。
程断面図を示す。Ｎ型シリコン基板１の表面に形成され
た酸化膜２上に 例えばＬＰ−ＣＶＤ法により約３３０
ｎｍのポリシリコン膜３を形成する（第１図Ａ）。この
場合、スバッタシリコン膜等の非晶質シリコン膜を形成
してもよ賎 次に所定のシート抵抗及び所定のコンタク
ト抵抗になるように 例えば加速エネルギー３０ｋｅＶ
、 ドーズ量６，８ｘ ｌ Ｏ”ｉ ｏｎ ｓ／ｃｍ’
でボロンをイオン注入する。次に所定の抵抗値になるよ
うに 例えばレジストをマスクにしてポリシリコン膜３
をドライエッチングし 所定の幅と長さのポリシリコン
抵抗体パターン２０を形成した後、約２００ｎ ｍのＣ
ＶＤ Ｓｉｎ２膜４を形成する（第１図Ｂ〉。次に例
えば９５０℃６０分程度の熱処理を行も＼ さらにＣＶ
Ｄ − Ｓ ｉ Ｏ ２膜４を例えばレジストをマス
クにしてドライエッチングしてコンタクト窓を形成した
後、金属バリヤ層として例えばＴｉ膜５を５ｎれＴｉＮ
膜６を１００ｎｍ， Ａ Ｉ −Ｓ ｉ膜７を８００
ｎｍを順次堆積する（第１図Ｃ）。最後にレジストをマ
スクにしてＡＩ−Ｓｉ膜？，ＴｉＮ膜６，Ｔｉ膜５をド
ライエッチングして電極８、 ９を形Ｊｉ！ｊＬ，４３
０℃３０分程度の熱処理を施してこの半導体装置は完或
する（第１図Ｄ）。この場合ポリシリコン抵抗体自身の
シート抵抗は７００Ω程度である爪 金属バリヤ層を形
成したことにより、第２図に示すようにコンタクト抵抗
は例えば２μｍＸ２μｍのコンタクトサイズに対して７
００Ω／ｓｑ程度になっており、しかもコンタクト抵抗
のばらつきも少な（１ちなみに金属バリヤ層がない場合
（第２図における×印）はコンタクト抵抗の平均値が７
０Ω程度と小さく、しかもばらつきが非常に犬きｌ．％
このようにポリシリコン抵抗体と直列接続されるこ
とになる電極部のコンタクト抵抗を非常に大きくしたこ
とにより、例えばシート抵抗がρｓ＝ ７００Ω／Ｓｑ
のポリシリコン抵抗体でＲ＝３．５ｋΩの抵抗を形成す
る場合、ポリシリコン抵抗体の幅をＷ＝４μ■ コンタ
クトサイズを２μｍＸ２μｍとすると、従来法の場合コ
ンタクト抵抗がＲｃζ７０Ωであるのでポリシリコン抵
抗体の長さＩｌ＆Ｌ＝（Ｒ−２ＸＲｃ）ＸＷ÷ρｓ＝
（３５００ − ２ Ｘ ７０） Ｘ ４÷７００＝
１９．２ （μｍ）必要となる力文 本発明の場合コン
タクト抵抗がＲｃ＝７００Ωであるので同様の計算によ
りＬ＝１２（μｍ）と従来法に比べて約４０％短くでき
も また ポリシリコン抵抗体の長さＬを長くすることなく
高抵抗を形成する方法として、例えばボロンのイオン注
入ドーズ量を少なくＬ ポリシリコン抵抗体のボロンの
濃度を下げてシート抵抗を高くした抵抗体を用いる方法
があるバ この場合第３図に示すように シート抵抗を
高くするほど急激に温度特性が悪くなも しかしながら
本実施例の場合、シート抵抗をそれほど高くすることな
く高抵抗を実現できるた数 温度特性の良い抵抗体を形
成できも 本実施例ではボロンをイオン注入した戟 第４図に示す
ように砒素をイオン注入すれば同じドーズ量でもさらに
コンタクト抵抗を大きくすることができ、さらに短い抵
抗体で高抵抗を実現できる。
またボロン、砒素以外にｉ ＢＦｔ等をイオン注入し
てもよＬ℃ な叙 本実施例ではイオン注入によりポリシリコン膜に
不純物を導入した力交 気相拡散法あるいは固体拡散法
により不純物を導入してもよ賎 またポリシリコン堆積
時に同時に不純物を導入してもよ（１ さらに本実施例
では金属バリヤ層としてＴｉ膜５，ＴｉＮ膜６を用いた
がＴｉ膜５はなくてもよＬ〜 また 金属バリヤ層とし
てシリサイド膜あるいは高融点金属膜を用いてもよＬ〜
また本実施例では抵抗体としてポリシリコン膜を用い
たバ Ｓｉ基板に不純物を導入して形成した拡散層を用
いてもよ〜も 発明の効果 以上のように本発明（よ 半導体薄膜抵抗体に所定量の
不純物を導入し 且つ電極部に金属バリヤ層を形成して
半導体薄膜抵抗体と直列接続されることになる電極部の
コンタクト抵抗を増加させることにより、半導体薄膜抵
抗体のシート抵抗が同じ場合でも電極間の抵抗値を大き
くすることが可能となり、半導体薄膜抵抗体の長さを長
くすることなく、またその幅を狭くすることなく、高抵
抗を実現することができ、精度あるいは温度特性を劣化
させることなく半導体装置の高密度化を図ることができ
も さらに加えて、第２図に示すようにコンタクトサイ
ズを変えることによりコンタクト抵抗値を変えることが
できるので、半導体薄膜抵抗体の長さを変えることなく
抵抗値の修正ができ、これにより回路設計の修正が簡単
になり実用的に極めて有用であも
てもよＬ℃ な叙 本実施例ではイオン注入によりポリシリコン膜に
不純物を導入した力交 気相拡散法あるいは固体拡散法
により不純物を導入してもよ賎 またポリシリコン堆積
時に同時に不純物を導入してもよ（１ さらに本実施例
では金属バリヤ層としてＴｉ膜５，ＴｉＮ膜６を用いた
がＴｉ膜５はなくてもよＬ〜 また 金属バリヤ層とし
てシリサイド膜あるいは高融点金属膜を用いてもよＬ〜
また本実施例では抵抗体としてポリシリコン膜を用い
たバ Ｓｉ基板に不純物を導入して形成した拡散層を用
いてもよ〜も 発明の効果 以上のように本発明（よ 半導体薄膜抵抗体に所定量の
不純物を導入し 且つ電極部に金属バリヤ層を形成して
半導体薄膜抵抗体と直列接続されることになる電極部の
コンタクト抵抗を増加させることにより、半導体薄膜抵
抗体のシート抵抗が同じ場合でも電極間の抵抗値を大き
くすることが可能となり、半導体薄膜抵抗体の長さを長
くすることなく、またその幅を狭くすることなく、高抵
抗を実現することができ、精度あるいは温度特性を劣化
させることなく半導体装置の高密度化を図ることができ
も さらに加えて、第２図に示すようにコンタクトサイ
ズを変えることによりコンタクト抵抗値を変えることが
できるので、半導体薄膜抵抗体の長さを変えることなく
抵抗値の修正ができ、これにより回路設計の修正が簡単
になり実用的に極めて有用であも
第ＩＦＩ！Ｊ（Ａ）〜（Ｄ）は本発明の一実施例におけ
るポリシリコン抵抗体の製造工程断面は 第２図はコン
タクト抵抗のコンタクトサイズ依存性を示す特性鳳 第
３図はコンタクト抵抗の不純物ドーズ量依存性を示す特
性は 第４図はポリシリコン抵抗体の温度特性のボロン
濃度依存特性を示す特性は 第５図（Ａ）〜（Ｄ）は従
来のポリシリコン抵抗体の製造工程断面図であも １・・・Ｎ型シリコン基Ｋ ２・・・酸化［３・・・ポ
リシリコン［４・・・ＣＶＤ−ＳｉＯａ風 ５・・・Ｔ
’ ｉ駄６−ＴｉＮＵ ７−ＡＩ−Ｓｉｌｌ＆ ８
，９，２１．２２−電楓２０・・・ポリシリコン抵抗体
パターン。
るポリシリコン抵抗体の製造工程断面は 第２図はコン
タクト抵抗のコンタクトサイズ依存性を示す特性鳳 第
３図はコンタクト抵抗の不純物ドーズ量依存性を示す特
性は 第４図はポリシリコン抵抗体の温度特性のボロン
濃度依存特性を示す特性は 第５図（Ａ）〜（Ｄ）は従
来のポリシリコン抵抗体の製造工程断面図であも １・・・Ｎ型シリコン基Ｋ ２・・・酸化［３・・・ポ
リシリコン［４・・・ＣＶＤ−ＳｉＯａ風 ５・・・Ｔ
’ ｉ駄６−ＴｉＮＵ ７−ＡＩ−Ｓｉｌｌ＆ ８
，９，２１．２２−電楓２０・・・ポリシリコン抵抗体
パターン。
Claims (1)
- 半導体基板の一主表面に形成された第１の絶縁膜上に所
定のシート抵抗の半導体薄膜抵抗体パターンを形成する
工程と、その後前記半導体基板上に第２の絶縁膜を形成
する工程と、前記第２の絶縁膜を選択的にエッチングし
て前記半導体薄膜抵抗体パターン上の所定位置にコンタ
クト窓を形成する工程と、前記コンタクト窓を被覆して
金属バリヤ層と配線金属からなる電極を形成する工程と
を少なくとも有し、前記電極部のコンタクト抵抗値を増
加させた半導体薄膜抵抗体であることを特徴とする半導
体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15775989A JPH0322562A (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15775989A JPH0322562A (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322562A true JPH0322562A (ja) | 1991-01-30 |
Family
ID=15656710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15775989A Pending JPH0322562A (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322562A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177701B1 (en) | 1996-01-04 | 2001-01-23 | Nec Corporation | Semiconductor device with resistor and fabrication method therof |
| KR100509221B1 (ko) * | 1997-03-31 | 2005-12-09 | 세이코 엡슨 가부시키가이샤 | 표시장치 |
| CN100378958C (zh) * | 2003-12-22 | 2008-04-02 | 上海贝岭股份有限公司 | 集成电路多晶硅电阻的制作方法 |
-
1989
- 1989-06-20 JP JP15775989A patent/JPH0322562A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177701B1 (en) | 1996-01-04 | 2001-01-23 | Nec Corporation | Semiconductor device with resistor and fabrication method therof |
| KR100509221B1 (ko) * | 1997-03-31 | 2005-12-09 | 세이코 엡슨 가부시키가이샤 | 표시장치 |
| CN100378958C (zh) * | 2003-12-22 | 2008-04-02 | 上海贝岭股份有限公司 | 集成电路多晶硅电阻的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61206243A (ja) | 高融点金属電極・配線膜を用いた半導体装置 | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| JPH0322562A (ja) | 半導体装置の製造方法 | |
| JP4547753B2 (ja) | 半導体装置の製造方法 | |
| JPS5834938B2 (ja) | 半導体装置の製造方法 | |
| JPH06104384A (ja) | 高値抵抗及びその製造方法 | |
| JPH04284666A (ja) | 半導体装置とその製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JP2995231B2 (ja) | アナログ用ポリシリコンキャパシタの製造方法 | |
| JPS60120549A (ja) | 半導体素子用抵抗体 | |
| JPH0247853B2 (ja) | ||
| JPS62296452A (ja) | 半導体装置の製造方法 | |
| JPS63153859A (ja) | 半導体素子の製造方法 | |
| JPS63217663A (ja) | 半導体装置の製造方法 | |
| JPH01128460A (ja) | 半導体装置の製造方法 | |
| JPS62171152A (ja) | 抵抗形成法 | |
| JPH0563143A (ja) | 抵抗形成方法 | |
| JPS5861625A (ja) | 半導体装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPH01120051A (ja) | 半導体装置 | |
| JP2572843B2 (ja) | 半導体装置の製造方法 | |
| JPH04162432A (ja) | 半導体装置の製造方法 | |
| JPH0494165A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0437064A (ja) | 半導体装置の製造方法 |