JPS63217663A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 本発明は第１の絶縁膜上に延長されたシリコンからなる
第１の引出し電極と、その上部に延長され、同一マスク
によってパターニングされた第２の絶縁膜と第２の引出
し電極を有し、所定エツチング液による前処理後、上記
第１及び第２の引出し電極表面に金属層を形成してシリ
サイド化する工程が含まれている半導体装置の製造方法
において、上記両引出し電極間の短絡を防止するため、
上記前処理工程に先だって第２の引出し電極及び第２の
絶縁膜の側壁に絶縁物によるサイドウオールを形成する
ものである。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特にそのシリコンから
なる引出し電極を有する半導体装置の製造方法に関する
。

〔従来の技術〕

従来の技術を第２図を参照して説明する。第２図は通常
の自己整合法によるバイポーラ・トランジスタの製造を
示す断面図である。

図示のトランジスタはＮＰＮ型であり、ポリシリコンよ
りなり、外部ベース領域５に接続されている引出し電極
３と、同様にポリシリコンよりなり、エミッタ領域７に
接続されている引出し電極８とが絶縁膜４を介して重ね
て形成されている。

また、各引出し電極の表面には、例えばスパッタ蒸着に
より、例えば白金（ｐｔ）からなる金属層を形成した後
、熱処理を施す工程によってシリサイド膜９が形成され
ている。

〔発明が解決しようとする問題点］ 上記したバイポーラ・トランジスタは、引出し電極３及
び８０表面にシリサイド膜９を形成することによって、
ベース電極１２或いはエミッタ電極１１とのコンタクト
抵抗を低減し、素子の高速化を図るものである。

現在、絶縁膜４の厚さは３０００人程度であるが将来、
素子の断差を低減し、カバレッジを向上させるために、
この部分を５００人程度以下に薄く形成することが考え
られる。

しかし、絶縁膜４は、シリサイド膜形成前に行なわれる
、例えばフッ酸（ＨＦ）系のエツチング液による前処理
によって、第３図（Ａ）中、ａで示される部分がサイド
エツチングされる場合がある。このため、次に第３図（
Ｂ）に示す様に例えばスパッタ蒸着によって、例えば白
金（Ｐｔ）からなる金属層１３を形成した後、熱処理を
行ない、金属層１３と、引出し電極（ポリシリコン）３
゜８を反応させて、シリサイド膜９を形成すると、第３
図（Ｃ）に示す様に引出し電極（ポリシリコン）３．８
表面のシリサイド化による体積膨張の結果、両電極間が
短絡するという問題点を有していた。

〔問題点を解決するための手段〕

本発明は上述した問題点に鑑み、絶縁膜４のサイドエツ
チングに起因する引出し電極間の短絡を防止するため、 エツチング液による前処理に先だって絶縁膜４及びその
上部の引出し電極８側壁に絶縁物によるサイドウオール
を設けるものである。

〔作用〕

本発明によると、絶縁膜４及び引出し電極８の側壁に絶
縁物によるサイドウオールを形成するため、引出し電極
のシリサイド化工程に先だって行なわれる、例えばフッ
酸（ＨＦ）系のエツチング液による前処理を行なっても
、前記絶縁膜４のサイドエツチングが防止される。その
ため後の工程において、引出し電極表面をシリサイド化
しても、その体積膨張に起因する両電極間の短絡が防止
される。

〔実施例］ 以下、本発明の一実施例を、第１図を参照して詳細に説
明する。本実施例は自己整合法によるｎｐｎ型バイポー
ラ・トランジスタの製造方法に、本発明を適用したもの
であり、第１図はそれを工程順に示す断面図である。

本実施例は先ず従来と同様にｎ型シリ３７層１上に通常
の選択酸化法によって、酸化シリコンからなる絶縁膜２
を形成した後、その上部に例えばホウ素からなるＰ型の
不純物が添加されたベース領域の引出し電極３を形成す
る。

次に第１図（Ｂ）の様に通常の熱酸化法によって全面に
酸化シリコンからなる絶縁膜４を形成すると同時に、引
出し電極３に添加さている不純物をシリコン層１内に拡
散してＰ゛型の外部ベース領域（ベース補償領域）５を
形成し、次いで、通常のプロセスによってベース窓４ａ
を開口する。

次に上記ベース窓４ａを利用して、例えばホウ素からな
るＰ型の不純物を、例えばそのドーズ量が３Ｘ１０′３
（ｃｍ−３）　、加速エネルギが４０ｋｅｙにてイオン
注入することによってベース領域６を形成し、次で同様
にベース窓４ａを再度利用して、例えば砒素からなるｎ
型の不純物を、例えばそのドーズ量がＩ　Ｘ　１０　”
（ｃｍ−３）　、加速エネルギが１２０ｋｅｙにてイオ
ン注入することによって、エミッタ領域７を形成する。

次に第１図（Ｄ）に示す様に、例えば通常の気相成長法
によって、ポリシリコンからなるエミッタ領域７の引出
し電極８を全面に形成する。

次いで第１図（Ｄ）に示す様に図示しない同一のマスク
パターンによって、この引出し電極８及び絶縁膜４のパ
ターンニングを行なった後、通常のりソゲラフプロセス
により、引出し電極３のパターンニングを行なう。

次に第１図（Ｆ）に示す様に、例えば酸化シリコンから
なる絶縁物を、例えば気相成長法によって全面に形成し
た後、例えばプラズマエツチング等の異方性ドライエツ
チングを施すことによって、同一面となっている引出し
電極８と、絶縁膜４の側壁にサイドウオール１４を形成
する。また、この場合、引出し電極３の側壁にもサイド
ウオール１４ａが形成される。

次に第１図（Ｇ）に示す様に、例えば白金（ｐｔ）から
なる金属層１３を、例えばスパッタ蒸着によって全面に
形成する。この場合、従来と同様に例えばフッ酸（ＨＦ
）系のエツチング液によって前処理が施されるが、本実
施例によると、引出し電極８及び絶縁膜４の側壁に絶縁
物によるサイドウオール１４が形成されているため、絶
縁膜４がサイドエツチングされることは無い。

次に第１図（Ｈ）に示す様に、例えば４５０°Ｃ１３０
分間程度の熱処理を施すことによって、金属層１３と、
引出し電極８．３との界面部分にシリサイド膜９を形成
した後、例えば王水（濾酸（Ｈ（ｆ！、）と硝酸（ＨＮ
Ｏ＋）の混合液）によって、前記金属層１３を除去する
。

最後に、第１図（Ｉ）に示す様に、例えば酸化シリコン
からなる絶縁膜１０を全面に形成した後、各引出し電極
上にコンタクト窓を開口し、次いで例えばアルミニウム
からなる電極材を形成、パターンニングすることによっ
て、エミッタ電極１１及びベース電極１２を形成する。

また、図示しない別の領域には、シリコン層下部に形成
されている高濃度埋込み層にコンタクトするコレクタ領
域が形成されている。

以上述べた様に、本実施例によると、同一面となってい
る引出し電極８と、その下部の絶縁膜４との側壁にサイ
ドウオール１４を形成するため、絶縁膜４のサイドエツ
チングが防止され、その結果、絶縁膜４が薄く形成され
た場合においてもシリサイド膜９の形成によるエミッタ
ーベース間の短絡が防止される。また、サイドウオール
１４はその角部においてはなだらかな面を有しているた
め、素子のカバレッジが向上する。

また、以上は自己整合法によるバイポーラ・トランジス
タの製法に本発明を適用したものについて説明したが、
その他にも第１の絶縁膜上に延長された、シリコンから
なる第１の引出し電極と、同一マスクパターンによって
、上記第１の引出しｔ極上に延長、パターンニングされ
た第２の絶縁膜及び第２の引出し電極を有し、所定エツ
チング液による前処理後、上記第１及び第２の引出し電
極上をシリサイド化する工程が含まれている半導体装置
であれば同様の効果が得られることは自明である。

［発明の効果］ 以上、詳細に説明した様に、本発明によると、サイドウ
オール１４を形成したことによって引出し電極３及び引
出し電極８間の短絡を防止でき、また素子のカバレッジ
が向上するため信軌性の高い半導体装置を得ることが可
能である。

【図面の簡単な説明】

第１図は本発明の詳細な説明する図、第２図は従来のト
ランジスタの構造を説明する図、第３図は従来技術の問
題点を説明する図である。 図において、１はｎ型シリコン層、２．４．１０は絶縁
膜、３．８は引出し電極、４ａはベース窓、５は外部ベ
ース領域、６はベース領域、７はエミッタ領域、９はシ
リサイド膜、１１はエミッタ電極１．１２はベース電極
、１３は金属層、１４゜１４ａはサイドウオールである
。 不発明　の　笑方七イ列

Claims (1)

1. 【特許請求の範囲】 第１の絶縁膜上に延在するシリコンからなる第１の引出
   し電極と、その上部に設けられ、且つ、その上部でパタ
   ーニングされた第２の絶縁膜及びシリコンからなる第２
   の引出し電極を形成し、所定エッチン液による前処理後
   、全面に金属層を形成し加熱することで該第１及び第２
   の引出し電極表面をシリサイド化する工程が含まれてな
   る半導体装置の製造方法において、 該前処理工程に先だって該第２の引出し電極及び該第２
   の絶縁膜側壁に絶縁物によるサイドウォールを形成する
   ことを特徴とする半導体装置の製造方法。