JPH0391244A - 集積回路装置用縦形バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置への組み込みに際して小チツプ面
積内に比較的大電流容量を持たせるに適する縦形バイポ
ーラトランジスタに関する。

〔従来の技術〕

集積回路装置内に組み込まれるバイポーラトランジスタ
は、ＭＯＳトランジスタと比べて動作速度や電流容量が
異なる場合が多いこともあって、所要チップ面積がやや
大きくなる傾向があるが、近年その改善のために多結晶
シリコン膜を利用して電極および配線を形成する構造の
ものが開発されて来た。以下、この種バイポーラトラン
ジスタの従来例の概要を第５図により説明する。

第５図（ａ）のように、まず通例のとおりｎ形の埋込Ｎ
２が拡散されたｐ形の基板１上にｎ形のエピタキシャル
層３を成長させてコＬ・フタ領域とし、その表面に酸化
膜２１を所定のパターンで形成した後にフォトレジスト
膜をマスクＭとしてｐ形ヘース層用にボロン等をイオン
注入する。

同図（ｂ）では、多結晶シリコン膜２３と窒化シリコン
膜２４を全面に成長させた上で窒化シリコン膜をパター
ンニングし、これをマスクとして多結晶シリコン膜２３
を酸化膜２５に選択的に酸化することにより、電極およ
び配線用パターンに多結晶シリコン膜２３を形成し、同
時に同図（ａ）でイオン注入された不純物を熱拡散させ
てベース層２２を作り込む。

同図（Ｃ）では、まず窒化シリコン膜２４の一部をフォ
トエツチングにより除去して多結晶シリコン膜２３の所
定個所を露出させた上で、燐等のｎ形量鈍物をこの多結
晶シリコン膜２３の露出部を通してイオン注入しかつ熱
拡散させることにより、エミツタ層２６とコレクタ接続
層２７をｎ形で作り込む。

以上により、縦形のバイポーラトランジスタがエピタキ
シャル層３をコレクタ領域として作り込まれる。なお第
５図（Ｃ）には、このバイポーラトランジスタ用の電極
と配線を兼ねる多結晶シリコン膜２３の各部分が、便宜
上コレクタＣ，エミッタＥおよびベースＢ用の各端子の
形で互いに区別して示されている。

〔発明が解決しようとする課題〕

上述の従来技術では、エピタキシャル層への半導体層拡
散の完了前に多結晶シリコン膜により電極および配線パ
ターンをその選択酸化により形成して置いて、電極と半
導体層との接続をいわゆる自己整合方式で果たすことが
できるので、半導体層や電極および配線用多結晶シリコ
ン膜のパターンの微細化が容易で、従って所要チップ面
積をかなり縮小できるが、工程数とくにフォトプロセス
回数がかなり多くて製作に手間が掛かりやすく、チップ
面積の縮小効果が必ずしもまだ充分でない問題が残って
いる。

すなわち第５図かられかるように、同図（ａ）での酸化
膜２１用の１回目のパターンニングとマスクＭ用の２回
目のパターンニ□ング、同図（ロ）での窒化シリコン膜
２４用の３回目のパターンニング、および同図（Ｃ）で
の窒化シリコン膜２４用の４回目のパターンニングにそ
れぞれ別のフォトマスクが必要で、従って最低４回のフ
ォトプロセスがバイポーラトランジスタの作り込みに必
要になる。

また、電極や配線用の多結晶シリコン膜を相互分離する
ための選択酸化膜１例えば第５図（Ｃ）のベースＢ用と
エミッタＥ用の多結晶シリコン膜２３相互間の選択酸化
膜２５にある最低限度の横方向寸法が必要になるので、
チップ面積の縮小効果がその分だけ減殺されることにな
る。とくに、バイポーラトランジスタの電流容量を増す
ため複数工５ツタ構造を採用しようとすると、この選択
酸化膜寸法が繰り返えして必要になってチップ面積を縮
小する上で隘路になって来る。また、高速動作を必要と
するバイポーラトランジスタでは、そのコレクタ・ベー
ス間にいわゆるクランプダイオードを接続することが多
く、これ用のツェナダイオードを作り込もうとすると多
結晶シリコン膜に窓明けが必要になって、その分だけ手
間が掛かりかつ所要チップ面積も大きくなる。

本発明はかかる問題を解決して、集積回路装置に従来よ
り少ない工程数でかつより小さなチップ面積内に作り込
める縦形バイポーラトランジスタを提供することを目的
とする。

〔課題を解決するための手段〕

この目的は本発明によれば、一方の導電形を有する半導
体領域と、半導体領域の表面に接して設けられ半導体領
域を露出させる開口部を有するパターンに形成された導
電膜と、導電膜の開口部の半導体領域の表面から導電膜
の下側に周縁部がもぐり込むように他方の導電形で拡散
されたベース層と、導電膜の開口部の半導体領域の表面
からベース層よりも狭くかつ下側に実効ベース層を形成
するようにそれよりも浅く一方の導電形で拡散されたエ
ミツタ層と、ベース層とエミツタ層との間の接合の表面
部を覆いかつ導電膜が下側のベース層周縁部と接する部
分を残すように設けられた絶縁膜とで縦形電界効果トラ
ンジスタを構威し、半導体領域、導電膜およびエミツタ
層からそれぞれコレクタ、ベースおよび工ごツタ用の端
子を導出することによって達成される。

なお、上記構成中の導電膜には多結晶シリコン膜を用い
、あるいは少なくともその一部にシリサイド膜を用いる
のが好適である。

この導電膜は最も基本的には上記構成にいう開口部をも
つパターンに形成することで足りるが、例えばバイポー
ラトランジスタに持たせる電流容量等に応じて、細長な
開口を複数個もつ枠状パターン、細長な開口を脚間に複
数個もつフォーク状パターン、細長な開口ないし相互間
隔を隔てて短冊状の導電膜部分を複数個並べた集合パタ
ーン等に形成するのが実際面では有利である。

また、前記構成中の絶縁膜には、必要に応じてＣＶＤ法
等で成長させた酸化膜や窒化シリコン膜を適宜用いるこ
ともできるが、多結晶シリコン膜等の導電膜の表面を酸
化して得られる酸化膜を利用するのが製作時のフォトプ
ロセス回数を減少させる上で最も有利である。

さらに、電極腰下の半導体領域の表面にベース層と同じ
他方の導電形の不純物拡散層を浅く設ける構造が、ベー
ス層中の工ξツタ層下側部分のみを有効ベース領域とし
て縦形トランジスタ効果を高め、かつベース端子が導出
される導電膜のベース層との接続を確実にする上で有利
である。

〔作用〕

前記構成のように、本発明では導電膜を開口部を有する
パターンに形成し、この開口部に露出される半導体領域
の表面からベース層とエミツタ層を導電膜をマスクとし
て拡散できるので、両層のいずれにもフォトプロセスが
不要になる。

また、この導電膜は半導体領域の表面に接して設けられ
、その下側にベース層が周縁部をもぐり込ませて拡散さ
れるので、導電膜はベース層の周縁部と導電接続されて
、上記の拡散マスクとしての役目のほかにベース層用電
極膜ないじは配線膜としても活用される。

さらに、本発明における絶縁膜は単にベース層とエミツ
タ層間の接合の表面部を覆うように設ければ足りるので
、従来の選択酸化膜のようにチップ面積がそのために食
われることがない。

このように本発明の構成によれば、ベース層とエミツタ
層のためのフォトプロセスを省き、かつ絶縁膜に要する
チップ面積を最低限に縮小して、前述の課題を解決する
ことができる。

〔実施例〕

以下、図を参照しながら本発明の若干の実施例を説明す
る。第１図に本発明による集積回路装置用縦形バイポー
ラトランジスタの第１実施例の断面図と上面図を、第２
図にその主な製作工程ごとの状態の断面図をそれぞれ示
す。

第１図（ａ）において、コレクタ領域を構成するこの例
ではｎ形の半導体領域３は、ｎ形の埋込層２が拡散され
たＰ形の基板１上に成長されたエピタキシャル層であり
、この例ではコレクタ抵抗を極力下げるためにその表面
から埋込Ｉｗ２に達するｎ形のコレクタ接続層４が拡散
される。ただし、このコレクタ接続゛層４は適宜省略で
きる。

導電膜５は半導体領域１の表面に接して設けられるこの
例では多結晶シリコン膜であり、第１図（ロ）のように
この例では４個の細長い開口部Ｗを有する枠状パターン
に形成される。ただし、このパターンは場合によっては
例えば５本の脚を備えるフォーク状パターンや、５個の
短冊状の導電膜部分からなる集合パターンに形成できる
。

なお、この例では導電膜５を利用して埋込層４に導電接
触するコレクタ端子Ｃ用の電極膜が形成される。このコ
レクタ電極膜は後述の工Ｑ　７タ電極膜と同様にアルξ
等で形成してもよい。

上述のように導電膜５を複数の開口部Ｗをもつパターン
に形成するのはバイポーラトランジスタの電流容量を増
すためで、ｐ形のベース層６およびｎ形のエピタキシャ
ル層７はこれらの開口部Ｗ内に露出された半導体領域３
の表面から導電膜５をマスクとする拡散によって作り込
まれる。ベース層６はその周縁部が導電膜５の下側にも
ぐり込んで導電膜５と接続されるように拡散され、スミ
１夕層７はそれよりも狭くかつ浅く拡散される。

実効ベース層はベース層６のこのエミツタ層７の下側部
分によって形成される。

絶縁膜８はこの例では導電膜５用の多結晶シリコンの酸
化膜で形成され、ベース層６とエミツタ層７間の接合の
表面部を覆い、ただし導電膜５のベース層６との接触部
を残すように設けられる。

この要領は第２図を参照して後述する。

これかられかるように、本発明では導電膜５がベース層
６に対する電極膜の役目を果たし、これから第１図（ｂ
）に示すようにベース端子Ｂが導出ないしはそれ用の配
線膜が延出されるが、エミツタ層７からエミッタ端子Ｅ
を導出するため、各開口部Ｗ内で工ごツタ層７に導電接
触するアルミ等の電極膜１０がこの例では図示のような
フォーク状パターンで設けられる。このエミッタ電極膜
１０は図かられかるように絶縁膜８によって導電膜５か
ら絶縁される。

以上の構成をもつ本発明のバイポーラトランジスタは、
ベース層６のエミツタ層７の下側部分を実効ベース層と
する縦形のトランジスタであり、この実施例のように同
形のベース層６と工くツタ層７を複数組互いに近接配置
することによって、小チツプ面積内に作り込む１藁ツタ
層の総周縁長を大きくとって電流容量を増加させ、かつ
逆方向電圧の印加時に各ベース層６から空乏層ＤＬを図
のように互いに連結された形状で半導体領域ｌ内に延ば
して耐圧値を高めることができる。

次に、第２図を参照して製作工程を説明する。

同図（ａ）は導電膜５を形成した状態を示す。ｐ形の基
板１には例えば１０１５原子／ｃＴＡのボロンドープの
ものを用い、その所定範囲にｎ形の埋込層２用に１０２
０原子／　ｃｌ程度の高表面濃度でアンチモン等を拡散
した上で、例えば１０′５原子／　Ｃ＋ａの比較的低濃
度で燐ドープされた高抵抗性のｎ形のエピタキシャル層
を例えば６−の厚のに成長させて集積回路を作り込むべ
き半導体領域３とし、必要に応しその表面から図示しな
いｐ形骨離層を１０′９原子／　ｃｉ程度のボロン濃度
で基板１に達するまで拡散して各コレクタ領域に接合分
離する。この例のようにコレクタ接続層４を設ける場合
には、燐等のｎ形量鈍物を１０′９原子／　ｃｌ程度の
表面濃度で埋込層２達するまで拡散させる。

次に、導電膜５用にこの例では多結晶シリコンを例えば
０．５μの厚みにＣＶＤ法等により半導体領域ｌ上に全
面成長させ、これをフォトエツチングすることにより第
１図（ｂ）の平面形状にパターンニングしてこの第２図
（ａ）の状態とする。

これにより、導電膜５内にベース層と１旦ツタ層を作り
込むべき前述の開口部Ｗが形成されるので、続く第２図
（ｂ）と（Ｃ）の工程では導電１１Ｉ５とフォトレジス
ト膜Ｍをマスクをとして、開口部Ｗ内に露出された半導
体領域１の表面に例えばエミツタ層用に砒素Ａｓを、ベ
ース層用にボロンＢをそれぞれイオン注入する。同図（
ハ）の砒素Ａｓのイオン注入は例えば加速電圧５０ｋＬ
　　ドーズ量４ｘｌＯ”原子／ｃｔｌの条件で、同図（
Ｃ）のボロンＢのイオン注入は例えば加速電圧３０ｋＶ
、　　ドーズ量２ｘｌＯ”原子／ＣＩＩＩの条件でそれ
ぞれ行なわれる。

この実施例での第２図（ｄ）の工程では、導電膜５を酸
化して酸化膜からなる絶縁膜８を形成すると同時に、前
の同図（ｂ）と（Ｃ）の工程でイオン注入された砒素Ａ
ｓとボロンＢを熱拡散させてベース層６とエミツタ層７
を作り込む。この際に本発明では、ベース層６と工くツ
タ層７間の接合の表面部が絶縁膜８によって覆われ、同
時にベース層６が電極膜５の下側にもぐり込んで拡散さ
れて電極膜５と接続されるようにする。

かかる条件を満たすためには、加熱温度とふん囲気の酸
素含有量を制御することができ、例えば９５０°Ｃ９３
０分の加熱により絶縁膜８を０．２用程度の厚みに形成
すると同時に、ベース層６を０．５−程度、エミツタ層
７を０．２ＩＩｍ程度の深さにそれぞれ作り込めばよい
。しかし、ベース層やエミツタ層の拡散深さを絶縁膜８
の厚みとは独立に設定したい場合もあるので、上述のば
か例えば次のような工程を取ることができる。

（ａ）第２図（ロ）の砒素のイオン注入後、同図（Ｃ）
のボロンのイオン注入前に、導電膜５をごく僅かエツチ
ングする工程を挿入する。

（ｂ）第２図（ｄ）でまず強い酸化性ふん囲気内で導電
膜５を酸化して絶縁膜８を形成した後、同図中）と（Ｃ
）でイオン注入された不純物を熱拡散させてベース層と
エミツタ層を作り込む。

（Ｃ）第２図（ｄ）でまず同図（ｂ）と（Ｃ）でイオン
注入された不純物を熱拡散させてベース層とエミツタ層
を作り込み、次に導電膜５を僅かエツチングした後、Ｃ
ＶＤ法等により絶縁膜８を成長させる。

また、第２図（ロ）の砒素のイオン注入と同図（Ｃ）の
ボロンのイオン注入を入れ代えることも可能で、もちろ
んこの場合にも第２図（イ）の工程で絶縁膜８の形威と
不純物熱拡散によるベース層６および１５７５層７の作
り込みとを同時に行なうことができるが、その変形態様
として例えば次の工程をとることができる。

（ｄ）ボロンのイオン注入後に、導電膜５の酸化による
絶縁膜８の形威とボロンの熱拡散によるベース層６の作
り込みを同時に行ない、さらに砒素または燐をイオン注
入した後に、これを熱拡散させて工くツタ層７を作り込
む。

かかるいずれの態様においても、工程条件を態様に応し
て適宜選択することにより、本発明の特徴であるベース
層と１５７５層との間の接合の表面部が絶縁膜によって
覆われ、かつ導電膜が下側のベース層周縁部と接する部
分が必ず残されるようすることができる。

なお、第２図（ｄ）の後は電極膜１０を設けることによ
り、第１図の完成状態とされる。

第３図は本発明の第２の実施例を完成状態の断面図で示
す。この実施例では導電膜８を設ける前の半導体領域１
の表面の所定範囲にベース層６の導電形と同じボロン等
のｐ形量鈍物をイオン注入法等であらかじめ濃くドープ
して置く点が前の実施例と異なる。これにより、導電膜
８の開口部にベース層６とエミツタ層７を作り込んだと
き、図示のようにベース層６と連続したベース接続層６
ａが導電膜８の下側に形威される。

この実施例では、イオン注入工程が１回増えるが、容易
にわかるようにベース層６と導電１ｌ１８との間の接続
が一層確実になり、ベース層６の活性領域をエミツタ層
７の下側部分だけに厳密に限定して縦形トランジスタと
しての電流増幅率等の特性を安定化させることができ、
かつ絶縁膜の形威とベース層およびエミツタ層の作り込
みの際の温度等の工程条件、の選択を前の実施例よりも
容易にすることができる。なお、この例ではコレクタ端
子が図のように酸化膜９上のアルミ等の電極膜１１を介
して導出されている。

第４図は、導電膜５にシリサイドを利用することにより
、バイポーラトランジスタ内にショットキーダイオード
を作り込む本発明の第３の実施例を示す。同図（ａ）の
断面に示すように、導電［１５の半導体領域１に接触す
る部分にシリサイド膜５ａを設ける点が第１図の実施例
と異なり、このシリサイド膜５ａ用には白金、タングス
テン、モリブデン等のシリサイドをスパッタ法等でごく
薄く被着して、その上に例えば多結晶シリコンを成長さ
せて導電膜５とすればよい。もちろん、導電膜５をシリ
サイド膜だけで構成してもよい。

図かられかるように、このシリサイド膜５ａはコレクタ
領域である半導体領域１とショットキー接合を形威し、
かつベース層６と接続されるので、第２図（ロ）に示す
ようにショットキーダイオードＳＤがバイポーラトラン
ジスタのコレクタとベースの間に作り込まれる。周知の
ように、このショットキーダイオードＳＤはベースに蓄
積されやすい電荷をコレクタ側に引き抜いて、バイポー
ラトランジスタの動作速度を高める効果を有する。

以上説明した本発明のいずれの実施例においても、従来
よりも所要チップ面積を減少させることができる。例え
ば、従来の第５図（Ｃ）の構造において、１５７５層２
６に４−程度、その左側の選択酸化膜２５に２μ程度お
よびベース層２２と多結晶シリコン膜２３との接触部に
４１１程度の幅がそれぞれ最低必要で、従ってベース層
２２の幅は１０−程度になるが、本発明の第１図の構造
ではエミツタ層６に４ｇ１１程度、導電膜５に２−程度
の幅がそれぞれ必要になるだけなので合わせても６Ｊ！
ｍで済む。また実施例のように複数エミッタ構造とする
場合、従来構造ではさらに２．程度の相互間隔が必要で
配列ピッチが１２ｇ１１になるが、本発明では６ｊ１１
１の配列ピッチでよいことになる。

本発明をかかる複数エミッタ構造に適用した場合、数十
−角の小チツプ面積内に１００＋ＩＩＡの大電流容量を
もち、高速動作が可能で寄生容量が小さなバイポーラト
ランジスタを作り込むことができ、その電流増幅率とし
ては１００以上、耐圧値としては数十Ｖを容易に得るこ
とができる。

〔発明の効果〕

以上述べたとおり本発明によれば、集積回路装置用の一
方の導電形を有する半導体領域の表面に接して導電膜を
半導体領域を露出させる開口部を有するパターンで設け
、この導電膜の開口部の半導体領域の表面から他方の導
電形のベース層を導電膜の下側に周縁部がもぐり込むよ
うに拡散するとともに、一方の導電形のエミツタ層をベ
ース層よりも狭くかつ下側に実効ベース層を形成するよ
うにそれよりも浅く拡散し、かつ絶縁膜をベース層とエ
ミツタ層との間の接合の表面部を覆いかつ導電膜が下側
のベース層周縁部と接する部分を残すように設けて、半
導体領域、導電膜およびエミツタ層からそれぞれコレク
タ、ベースおよびエミッタ用端子を導出することにより
、次の効果を得ることができる。

（ａ）ベース層およびエミツタ層を導電膜をマスクとす
る自己整合方式で拡散することにより、それらに要して
いたフォトプロセスを省いて製作工程を簡単化すること
ができる。

（ｂ）従来の選択酸化膜に要していた寸法を省いて所要
チップを減少させることができ、とくに複数エミッタ構
造のバイポーラトランジスタではその繰り返えし配列ピ
ッチを従来の半分に減少させて、はぼ半減されたチップ
面積内に大電流容量のトランジスタを作り込むことがで
きる。

（Ｃ）所要チップ面積を増すことなく、シジットキーダ
イオードをトランジスタ内に組み込んで、その動作速度
を高めることができる。

（イ）ベース端子をベース層にごく近接した導電膜を介
して導出できるので、寄生容量が小さく動作特性に優れ
たバイポーラトランジスタを集積回路装置に組み込むこ
とができる。

（ｅ）複数エミッタ構造の場合にエミツタ層の相互間隔
を小さくできるので、逆方向電圧が掛かった際に空乏層
を小さな曲率形状で円滑に半導体領域内に広がらせて耐
圧値を高めることができる。

このように、本発明は小チツプ面積内に簡単な工程で優
れた特性のバイポーラトランジスタを作り込める顕著な
効果を有する。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
による集積回路装置用縦形バイポーラトランジスタの第
１の実施例の断面図および上面図（同図（ａ）は同図（
ハ）のＸ−Ｘ矢視断面に相当）、第２図はこの実施例の
製作方法を主な工程ごとの状態で示す断面図、第３図お
よび第４図はそれぞれ本発明の第２および第３実施例の
断面図である。 第５図は従来の同種バイポーラトランジスタの構造と製
作工程を第２図に準じた要領で示す断面図である。これ
らの図において、 ｌ：集積回路装置の基板、２：埋込層、３：半導体領域
ないしはエピタキシャル層、４：コレクタ接続層、５：
導電膜、５ａ：シリサイド膜、６：ベース層、６ａ：ベ
ース接続層、７：エミツタ層、８：絶縁膜、９二酸化膜
、１０．１１　：電極膜、２１：酸化膜、２２：ベース
層、２３：多結晶シリコン膜、２４：窒化シリコン膜、
２５：選択酸化膜、２６：エミツタ層、２７：コレクタ
接続層、Ａｓ：砒素、Ｂ：ボロンないしベース端子、Ｃ
：コレクタ端子、ＤＬ＝空乏層、Ｅ：エミッタ端子、Ｍ
：マスクないしフォトレジスト膜、ＳＤニジヨツトキー
ダイオード、Ｗ：開口部、である。

Claims (1)

【特許請求の範囲】
1. 集積回路装置用の一方の導電形を有する半導体領域と、
   半導体領域の表面に接して設けられ半導体領域を露出さ
   せる開口部を有するパターンに形成された導電膜と、導
   電膜の開口部の半導体領域の表面から導電膜の下側に周
   縁部がもぐり込むように他方の導電形で拡散されたベー
   ス層と、導電膜の開口部の半導体領域の表面からベース
   層よりも狭くかつ下側に実効ベース層を形成するように
   それよりも浅く一方の導電形で拡散されたエミッタ層と
   、ベース層とエミッタ層との間の接合の表面部を覆いか
   つ導電膜が下側のベース層周縁部と接する部分を残すよ
   うに設けられた絶縁膜とを備えてなり、半導体領域と導
   電膜とエミッタ層からそれぞれコレクタとベースとエミ
   ッタ用の端子が導出されたことを特徴とする集積回路装
   置用縦形バイポーラトランジスタ。