JPS62171152A - 抵抗形成法 - Google Patents
抵抗形成法Info
- Publication number
- JPS62171152A JPS62171152A JP1247186A JP1247186A JPS62171152A JP S62171152 A JPS62171152 A JP S62171152A JP 1247186 A JP1247186 A JP 1247186A JP 1247186 A JP1247186 A JP 1247186A JP S62171152 A JPS62171152 A JP S62171152A
- Authority
- JP
- Japan
- Prior art keywords
- silicide layer
- resistance
- resistor
- amorphous
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000002844 melting Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 9
- 239000011574 phosphorus Substances 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 3
- 239000011733 molybdenum Substances 0.000 abstract description 3
- -1 phosphorus ions Chemical class 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 31
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＭＯ３型ＬＳＩ等の集積回路（ＩＣ）を製
作する際に用いるに好適な抵抗形成法に関し、更に詳し
くは高融点金属のシリサイド層を部分的に高抵抗化する
方法に関するものである。
作する際に用いるに好適な抵抗形成法に関し、更に詳し
くは高融点金属のシリサイド層を部分的に高抵抗化する
方法に関するものである。
この発明は、例えばモリブデンシリサイド層を非晶質の
状態に形成した後、このシリサイド層ケ熱処理により結
晶化して低抵抗化し、この低抵抗化したシリサイド層に
選択的にりン乞イオン注入することによりシリサイド層
の選択された部分を非晶質化して高抵抗化するようにし
たものである。
状態に形成した後、このシリサイド層ケ熱処理により結
晶化して低抵抗化し、この低抵抗化したシリサイド層に
選択的にりン乞イオン注入することによりシリサイド層
の選択された部分を非晶質化して高抵抗化するようにし
たものである。
この発明によれば、電極あるいは配線と一体ンなす抵抗
体ン簡単に実現でき、ＩＣの高集積化及び高速化が可能
となる。
体ン簡単に実現でき、ＩＣの高集積化及び高速化が可能
となる。
従来、ＭＯ８型ＩＣの製造プロセスでは、基板上にポリ
シリコン層乞堆積形成した後、このホＩＪシリコン層を
所望の配線パターンにしたがってノｖターニングし、こ
のパターニングされたポリシリコン層に対して抵抗体と
すべき部分乞マスクした状態でリン又はボロンをイオン
注入することによりイオンε人された部分ビ低抵抗化し
て配線とする技術が知られている。
シリコン層乞堆積形成した後、このホＩＪシリコン層を
所望の配線パターンにしたがってノｖターニングし、こ
のパターニングされたポリシリコン層に対して抵抗体と
すべき部分乞マスクした状態でリン又はボロンをイオン
注入することによりイオンε人された部分ビ低抵抗化し
て配線とする技術が知られている。
上記した従来技術によれば、配線（又は電極）と一体を
なすポリシリコン抵抗体を実現でキル。
なすポリシリコン抵抗体を実現でキル。
しかしながら、ポリシリコンはリン等？イオン注入して
もシート抵抗が数１０〔Ω／口〕までしか低下しないの
で、配線抵抗が大きく、高速の信号伝播には不向きであ
った。
もシート抵抗が数１０〔Ω／口〕までしか低下しないの
で、配線抵抗が大きく、高速の信号伝播には不向きであ
った。
そこで、最近のＭＯ８型ＬＳＩ等では、モリブデン、タ
ングステン、チタン等の高融点金属のシリサイド、ある
いはこのようなシリサイトンポリシリコン上に積層した
ポリサイドが配線材料として用いられるようになってき
た。
ングステン、チタン等の高融点金属のシリサイド、ある
いはこのようなシリサイトンポリシリコン上に積層した
ポリサイドが配線材料として用いられるようになってき
た。
高融点金属のシリサイドは、ポリシリコンに比べてシー
ト抵抗が約１桁小さいので、配線材料としては好適であ
るが、抵抗体ン形成するには占有面積が広くなって好ま
しくない。このため、高融点金属のシリサイド７配線材
料として用いる場合には、それとは別の抵抗材料で抵抗
体？形成し、この抵抗体にシリサイドの配線を接続する
ことになるが、このようにすると、配線コンタクトのた
めの位置合せ余裕を必要とするので、集積度が低下する
不都合がある。
ト抵抗が約１桁小さいので、配線材料としては好適であ
るが、抵抗体ン形成するには占有面積が広くなって好ま
しくない。このため、高融点金属のシリサイド７配線材
料として用いる場合には、それとは別の抵抗材料で抵抗
体？形成し、この抵抗体にシリサイドの配線を接続する
ことになるが、このようにすると、配線コンタクトのた
めの位置合せ余裕を必要とするので、集積度が低下する
不都合がある。
この発明の目的は、高融点金属のシリサイド層を部分的
に高抵抗化する方法を提供することにある。
に高抵抗化する方法を提供することにある。
この発明による抵抗形成法は、基板上に高融点金属の非
晶質シリサイド１乞形成した後、このシリサイド層乞熱
処理により結晶化して低抵抗化し、しかる後シリサイド
層乞選択的に非晶質化処理することによりシリサイド層
の選択された部分乞高抵抗化するようにしたものである
。
晶質シリサイド１乞形成した後、このシリサイド層乞熱
処理により結晶化して低抵抗化し、しかる後シリサイド
層乞選択的に非晶質化処理することによりシリサイド層
の選択された部分乞高抵抗化するようにしたものである
。
この発明の抵抗形成法によれば、高融点金属のシリサイ
ド層の所望の部分乞高抵抗化できるので、配線（又はｉ
ｔ極）と一体をなす抵抗体を簡単に実現できる。−ｆニ
ジて、この発明の方法をＩＣ製造プロセスに応用すれば
、ＩＣの高集積化及び高速化を図ることができるう 〔実施例〕 第１図及び第２図は、この発明の一実施例による抵抗形
成法ン示すもので、各々の図番に対応する工程（１）及
び（２）を順次に説明する。
ド層の所望の部分乞高抵抗化できるので、配線（又はｉ
ｔ極）と一体をなす抵抗体を簡単に実現できる。−ｆニ
ジて、この発明の方法をＩＣ製造プロセスに応用すれば
、ＩＣの高集積化及び高速化を図ることができるう 〔実施例〕 第１図及び第２図は、この発明の一実施例による抵抗形
成法ン示すもので、各々の図番に対応する工程（１）及
び（２）を順次に説明する。
［１１シリコン等の牛導体基板１００表面にシリコンオ
キサイド等の絶縁膜１２を形成した後、この絶縁膜１２
上Ｑてはスパッタ法等により例えばモリブデンの非晶質
シリサイド層１４を形成するっ七して、シリサイド層１
４ヲ所望の抵抗書配線パターンにしたがってバターニン
グする。この後、熱処理を実施してシリサイド層１４ヲ
結晶化し、シート抵抗にして数〔Ω／口〕程度に低抵抗
化するっ （２）次に、シリサイド層１４ヲ、抵抗体とすべさ部分
乞露呈嘔せるようにしてホトレジスト層１６でおおう。
キサイド等の絶縁膜１２を形成した後、この絶縁膜１２
上Ｑてはスパッタ法等により例えばモリブデンの非晶質
シリサイド層１４を形成するっ七して、シリサイド層１
４ヲ所望の抵抗書配線パターンにしたがってバターニン
グする。この後、熱処理を実施してシリサイド層１４ヲ
結晶化し、シート抵抗にして数〔Ω／口〕程度に低抵抗
化するっ （２）次に、シリサイド層１４ヲ、抵抗体とすべさ部分
乞露呈嘔せるようにしてホトレジスト層１６でおおう。
そして、ホトレジスト層１６ンマスクとしてシリサイド
層１４にリンン選択的にイオン注入することによりイオ
ン注入部分を非晶質化して高抵抗化し、抵抗体１４Ｒと
する。、また、イオン注入しなかった部分は低抵抗の一
！まであり、電極（又は配線）部１４Ａ及び１４ Ｂと
なる。この後、ホトレジスト層１６を除去する。
層１４にリンン選択的にイオン注入することによりイオ
ン注入部分を非晶質化して高抵抗化し、抵抗体１４Ｒと
する。、また、イオン注入しなかった部分は低抵抗の一
！まであり、電極（又は配線）部１４Ａ及び１４ Ｂと
なる。この後、ホトレジスト層１６を除去する。
上記のようにして製作される抵抗体１４Ｒは、平面構造
を第３図に示すように両端に電極（又は配線）部１４Ａ
及び１４ Ｂが一体的に形成されたものとなるう 抵抗体１４Ｒのシート抵抗は、第１図の工程における熱
処理条件、第２図の工程におけるリンイオン注入条件等
に依存する。例えば、モリブデンシリサイド層１４の厚
さＹ２Ｏ０［ｎｍ］とし、ランプアニール法により熱処
理した場合、シート抵抗とランプアニール温度との関係
は第４図の線入に示すようになった。そして、リンイオ
ン？加速電圧６０［ｋｅＶ］、ドーズｉｉ６ ＸＩＯ１
５（ａｍ ”：］の条件で注入すると、シート抵抗は第
４図の線Ａから線Ｂに示すように上昇した。
を第３図に示すように両端に電極（又は配線）部１４Ａ
及び１４ Ｂが一体的に形成されたものとなるう 抵抗体１４Ｒのシート抵抗は、第１図の工程における熱
処理条件、第２図の工程におけるリンイオン注入条件等
に依存する。例えば、モリブデンシリサイド層１４の厚
さＹ２Ｏ０［ｎｍ］とし、ランプアニール法により熱処
理した場合、シート抵抗とランプアニール温度との関係
は第４図の線入に示すようになった。そして、リンイオ
ン？加速電圧６０［ｋｅＶ］、ドーズｉｉ６ ＸＩＯ１
５（ａｍ ”：］の条件で注入すると、シート抵抗は第
４図の線Ａから線Ｂに示すように上昇した。
また、第５図は、抵抗体１４ Ｒのシート抵抗とリンイ
オン注入の加速直圧との関係乞ドーズ量乞ノセラメータ
として示すもので、この例では、絶縁膜１２として閣（
ｎｍ）の厚爆の５ｉ０２膜を形成した後、その上にモリ
ブデンシリサイド層１４ ”ｌ ３００ （ｎｍ ’）
の厚さに形成し、場らに１１５０’ｃ、１０秒の条件で
ランプアニール処理ン実施してからモリブデンシリサイ
ド層１４に対するリンイオン注入処理を行なったもので
ある。第５図において、丸印はドーズ量が６×１０１５
〔Ｃｍ−２〕の場合を、Ｘ印はドーズ量が４ Ｘ １０
１５（ｃｍ−２３の場合乞、三角印はドーズ量が８ Ｘ
１０１５（Ｃｍ ” ）の場合ケそれぞれ示す。
オン注入の加速直圧との関係乞ドーズ量乞ノセラメータ
として示すもので、この例では、絶縁膜１２として閣（
ｎｍ）の厚爆の５ｉ０２膜を形成した後、その上にモリ
ブデンシリサイド層１４ ”ｌ ３００ （ｎｍ ’）
の厚さに形成し、場らに１１５０’ｃ、１０秒の条件で
ランプアニール処理ン実施してからモリブデンシリサイ
ド層１４に対するリンイオン注入処理を行なったもので
ある。第５図において、丸印はドーズ量が６×１０１５
〔Ｃｍ−２〕の場合を、Ｘ印はドーズ量が４ Ｘ １０
１５（ｃｍ−２３の場合乞、三角印はドーズ量が８ Ｘ
１０１５（Ｃｍ ” ）の場合ケそれぞれ示す。
第５図によれば、ドーズ献が同じであれば加速電圧が高
いほどシート抵抗が高くなることがわかる。また、シー
ト抵抗のドーズ量に対する依存性が低いこともわかろう 従って、所望のシート抵抗を得るためには、熱処理温度
、イオン注入時の加速電圧等を適宜設定すればよいこと
になる。
いほどシート抵抗が高くなることがわかる。また、シー
ト抵抗のドーズ量に対する依存性が低いこともわかろう 従って、所望のシート抵抗を得るためには、熱処理温度
、イオン注入時の加速電圧等を適宜設定すればよいこと
になる。
上記実施例では、シリサイド単層の抵抗体についてこの
発明ン説明したが、この発明はポリシリコン層上にシリ
サイド層を積層したポリサイド層の場合にも実施可能で
ある。
発明ン説明したが、この発明はポリシリコン層上にシリ
サイド層を積層したポリサイド層の場合にも実施可能で
ある。
以上のように、この発明によれば、高融点金属のシリサ
イド層の所望の部分を高抵抗化して抵抗体とすることが
できるので、ポリシリコンの場合に比べて配線抵抗乞低
減しうると共に別の抵抗材料で抵抗体を形成する工程乞
省略することができ、高速且つ高集積のＩＣ”ｊ実現し
うる効果が得られるものである。
イド層の所望の部分を高抵抗化して抵抗体とすることが
できるので、ポリシリコンの場合に比べて配線抵抗乞低
減しうると共に別の抵抗材料で抵抗体を形成する工程乞
省略することができ、高速且つ高集積のＩＣ”ｊ実現し
うる効果が得られるものである。
第１図及び第２図は、この発明の一実施例による抵抗形
成法を示す基板断面図、 第３図は、抵抗体の平面図、 第４図は、抵抗体のシート抵抗とランプアニール温度と
の関係を示すグラフ、 第５図は、抵抗体のシート抵抗とリンイオン注入の加速
電圧との関係を示すグラフである。 １０・・・半導体基板、１２・・・絶縁膜、１４・・・
シリサイド層、１４ Ｒ−・・抵抗体、１４ Ａ 、
１４ Ｂ ・＠極（又は配線）層。 第２ 図（リン４宇ン注入） 第３図（抵抗イ←干面図）
成法を示す基板断面図、 第３図は、抵抗体の平面図、 第４図は、抵抗体のシート抵抗とランプアニール温度と
の関係を示すグラフ、 第５図は、抵抗体のシート抵抗とリンイオン注入の加速
電圧との関係を示すグラフである。 １０・・・半導体基板、１２・・・絶縁膜、１４・・・
シリサイド層、１４ Ｒ−・・抵抗体、１４ Ａ 、
１４ Ｂ ・＠極（又は配線）層。 第２ 図（リン４宇ン注入） 第３図（抵抗イ←干面図）
Claims (1)
- 【特許請求の範囲】 （ａ）基板上に高融点金属の非晶質シリサイド層を形成
する工程と、 （ｂ）前記シリサイド層を熱処理により結晶化して低抵
抗化する工程と、 （ｃ）この低抵抗化工程の後前記シリサイド層を選択的
に非晶質化処理することにより該シリサイド層の選択さ
れた部分を高抵抗化する工程と を含む抵抗形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247186A JPS62171152A (ja) | 1986-01-23 | 1986-01-23 | 抵抗形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247186A JPS62171152A (ja) | 1986-01-23 | 1986-01-23 | 抵抗形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62171152A true JPS62171152A (ja) | 1987-07-28 |
Family
ID=11806283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247186A Pending JPS62171152A (ja) | 1986-01-23 | 1986-01-23 | 抵抗形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62171152A (ja) |
-
1986
- 1986-01-23 JP JP1247186A patent/JPS62171152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0564456B2 (ja) | ||
| JPS61206243A (ja) | 高融点金属電極・配線膜を用いた半導体装置 | |
| JPS5893347A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS62171152A (ja) | 抵抗形成法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS62147757A (ja) | 抵抗形成法 | |
| US5179434A (en) | Semiconductor device and manufacturing method thereof | |
| JPS63152164A (ja) | 半導体装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPH0322562A (ja) | 半導体装置の製造方法 | |
| EP0166964A1 (en) | A double level polysilicon semiconductor structure | |
| KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0565063B2 (ja) | ||
| JP2572843B2 (ja) | 半導体装置の製造方法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPH04299564A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH04324672A (ja) | 抵抗形成法 | |
| JPS60207352A (ja) | 半導体装置の製造方法 | |
| JP3052489B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01302748A (ja) | 半導体装置の製造方法 | |
| JPS6232639A (ja) | 半導体装置の入力保護回路及びその製造方法 | |
| JPH04237159A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0239566A (ja) | 半導体記憶装置 | |
| JPH01201962A (ja) | 半導体装置およびその製造方法 |