JPH01201962A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01201962A JPH01201962A JP2609788A JP2609788A JPH01201962A JP H01201962 A JPH01201962 A JP H01201962A JP 2609788 A JP2609788 A JP 2609788A JP 2609788 A JP2609788 A JP 2609788A JP H01201962 A JPH01201962 A JP H01201962A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- melting point
- point metal
- high melting
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- 238000002844 melting Methods 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 27
- 230000008018 melting Effects 0.000 claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 abstract description 2
- 229910052750 molybdenum Inorganic materials 0.000 abstract 1
- 229910052719 titanium Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特にゲート配線
遅延が少なくトランジスタ部の安定化が容易なゲート配
線構造をもつ半導体装置ならびにその製造方法に関する
ものである。
遅延が少なくトランジスタ部の安定化が容易なゲート配
線構造をもつ半導体装置ならびにその製造方法に関する
ものである。
従来の技術
従来の半導体装置のゲート配線構造は、選択酸化法によ
る厚い分離酸化膜領域とトランジスタ形成領域上に第３
図に示すような、多結晶シリコン。
る厚い分離酸化膜領域とトランジスタ形成領域上に第３
図に示すような、多結晶シリコン。
高融点金属塘だはそのシリサイドを用いた単層構造のゲ
ート配線２４のものと、同じく多結晶シリコン等の単構
造のゲート配線２４の上に高融点金属シリサイド２８を
形成した第４図に示すような二層のポリサイド構造のも
のよりなっていた。
ート配線２４のものと、同じく多結晶シリコン等の単構
造のゲート配線２４の上に高融点金属シリサイド２８を
形成した第４図に示すような二層のポリサイド構造のも
のよりなっていた。
発明が解決しようとする課題
しかし、以上のような構造では、半導体装置が高速、高
集積化された場合、多結晶シリコンゲートでは配線遅延
が問題となり、高融点金属ゲートやシリサイドゲート及
びポリサイドゲートではゲート酸化膜とゲート材料の反
応による素子特性の劣化やゲート材料中の不純物の影響
による素子特性の劣化が問題となっている。
集積化された場合、多結晶シリコンゲートでは配線遅延
が問題となり、高融点金属ゲートやシリサイドゲート及
びポリサイドゲートではゲート酸化膜とゲート材料の反
応による素子特性の劣化やゲート材料中の不純物の影響
による素子特性の劣化が問題となっている。
本発明はこのような問題点に鑑み、半導体装置において
配線遅延が少なく素子特性の安定化が容易なゲート配線
構造を形成するものである。
配線遅延が少なく素子特性の安定化が容易なゲート配線
構造を形成するものである。
課題を解決するだめの手段
上記問題点を解決するため本発明では、ポリサイド配線
においてトランジスタ形成領域のゲート配線のみ多結晶
シリコン膜を厚く形成するか若しくは、多結晶シリコン
上にシリコンと反応し難い高融点金属シリサイドを形成
したポリサイド構造とする半導体装置である。
においてトランジスタ形成領域のゲート配線のみ多結晶
シリコン膜を厚く形成するか若しくは、多結晶シリコン
上にシリコンと反応し難い高融点金属シリサイドを形成
したポリサイド構造とする半導体装置である。
作 用
本発明によると、ゲート配線のトランジスタ形成領域の
多結晶シリコン膜が厚く形成され、ゲート酸化膜とシリ
サイド構成元素との反応が抑制される結果、素子特性の
安定な半導体装置の製造が可能となる。
多結晶シリコン膜が厚く形成され、ゲート酸化膜とシリ
サイド構成元素との反応が抑制される結果、素子特性の
安定な半導体装置の製造が可能となる。
実施例
本発明の一実施例装置の構造を第１図に、その製造方法
の工程断面図を第２図に示す。第１図において、１１は
半導体基板、１２は選択酸化膜、１３はゲート配線段差
部、１４は多結晶シリコン、１５はシソサイド、１θは
ゲート酸化膜、１了はハづ間約縁膜、１８は八で配線で
ある。
の工程断面図を第２図に示す。第１図において、１１は
半導体基板、１２は選択酸化膜、１３はゲート配線段差
部、１４は多結晶シリコン、１５はシソサイド、１θは
ゲート酸化膜、１了はハづ間約縁膜、１８は八で配線で
ある。
第２図にこの装置の製造工程を示す。まず第２図ａに示
すように従来の方法で形成したゲート酸５ ′・−・ 化膜１６上に例えば４０００への多結晶シリコン１４を
形成する。さらに上記多結晶シリコン上に７オトレジス
トを塗布したのち、フォトレジストと多結晶シリコンの
等速エツチングを行うことにより、上記多結晶シリコン
１４の平坦化を行う。
すように従来の方法で形成したゲート酸５ ′・−・ 化膜１６上に例えば４０００への多結晶シリコン１４を
形成する。さらに上記多結晶シリコン上に７オトレジス
トを塗布したのち、フォトレジストと多結晶シリコンの
等速エツチングを行うことにより、上記多結晶シリコン
１４の平坦化を行う。
この結果、トランジスタ領域の多結晶シリコン１４は、
トランジスタ領域以外の多結晶シリコン膜よυも厚く形
成できる（第１図ｂ）。さらにこの多結晶シリコン１４
上に例えば、２０００へのＭＯ。
トランジスタ領域以外の多結晶シリコン膜よυも厚く形
成できる（第１図ｂ）。さらにこの多結晶シリコン１４
上に例えば、２０００へのＭＯ。
Ｔ ｉ 、’Ｗ、 Ｔａなどの高融点金属シリサイド１
５を形成する。次に、上記高融点金属シリサイド１５及
び多結晶シリコン１４を所定のパターンのレジストマス
クを用いてエツチングしてポリサイド構造電極を形成す
る。上記レジストマスクを除去したのち、層間絶縁膜１
７を形成しＡＩ配線１８を形成する。
５を形成する。次に、上記高融点金属シリサイド１５及
び多結晶シリコン１４を所定のパターンのレジストマス
クを用いてエツチングしてポリサイド構造電極を形成す
る。上記レジストマスクを除去したのち、層間絶縁膜１
７を形成しＡＩ配線１８を形成する。
第２の実施例を第５図に示す。第６図に上記実施例の製
造工程を示す。従来の方法で形成したゲート酸化膜３３
上に例えば２０００人の多結晶シリコン３４を形成し、
さらにその上に例えば６ ベージ １０００人のＷ３１２などの高融点金属シリサイド３５
を形成する。次に選択酸化膜３２の段差部３６とトラン
ジスタ部以外の上記高融点金属シリサイド３５を所定の
パターンのレジストマスクラ用イてエンチングして上記
高融点金属シリサイド３５を除去する。このシリサイド
は、多結晶シリコン３４と反応しにくいものであシ、上
記レジストマスクを除去したのち、Ｔ ＩＳ ｌ ２な
どの低抵抗高融点金属シリサイド３７を形成する。所定
の電極パターンに加工したのち、層間絶縁膜３８を形成
し、Ａβ配線３９を形成する。
造工程を示す。従来の方法で形成したゲート酸化膜３３
上に例えば２０００人の多結晶シリコン３４を形成し、
さらにその上に例えば６ ベージ １０００人のＷ３１２などの高融点金属シリサイド３５
を形成する。次に選択酸化膜３２の段差部３６とトラン
ジスタ部以外の上記高融点金属シリサイド３５を所定の
パターンのレジストマスクラ用イてエンチングして上記
高融点金属シリサイド３５を除去する。このシリサイド
は、多結晶シリコン３４と反応しにくいものであシ、上
記レジストマスクを除去したのち、Ｔ ＩＳ ｌ ２な
どの低抵抗高融点金属シリサイド３７を形成する。所定
の電極パターンに加工したのち、層間絶縁膜３８を形成
し、Ａβ配線３９を形成する。
上記形成工程において、多結晶シリコン１４゜３４中へ
の不純物注入は、ＰＯＣｌ３拡散法、隣のイオン注入法
の何れでも、ゲート酸化膜耐圧の良好な特性が得られる
。
の不純物注入は、ＰＯＣｌ３拡散法、隣のイオン注入法
の何れでも、ゲート酸化膜耐圧の良好な特性が得られる
。
このように、多結晶シリコン３４と低抵抗金属シリサイ
ドの間に、反応パン７７層として、多結晶シリコンと反
応のしにくい他の高融点金属シリサイドを設けることに
より、多結晶シリコン３４を介してのゲート酸化膜とシ
リサイド構成元素と了 へ−７ の反応が抑制される。
ドの間に、反応パン７７層として、多結晶シリコンと反
応のしにくい他の高融点金属シリサイドを設けることに
より、多結晶シリコン３４を介してのゲート酸化膜とシ
リサイド構成元素と了 へ−７ の反応が抑制される。
発明の効果
本発明によれば、従来の安定した多結晶シリコンゲート
素子の特徴を失うことなく、半導体装置の高速、高集積
化が容易となる。
素子の特徴を失うことなく、半導体装置の高速、高集積
化が容易となる。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は上記半導体装置の製造方法を示す工程断面図
、第３図、第４図は従来の半導体装置の断面図、第５図
は本発明の第二の実施例における半導体装置の断面図、
第６図は上記半導体装置の製造方法を示す工程断面図で
ある。 １１・・・・・・半導体基板、１２・・・・・・選択酸
化膜、１４・・・・多結晶シリコン、１５・・・・・・
高融点金属シリサイド、１６ ・・ゲート酸化膜、１７
・・・・・層間絶縁膜、１８・・・・・ＡＩ配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １８／ ／ｌ ／ 〜１２ 〜Ｉ： 〜ｌ １ノ配線 ７層閏鞄Ｒ朕 １５島融点充萬シゾ丈イド Φ多結晶シリコン ？ ｆｋｔ犬酸４こ河更 ｌ＃−、導体基荻 暮 艶 −一り ｃｑ ′
−ヘ
ヘ Ｃ−６
、第２図は上記半導体装置の製造方法を示す工程断面図
、第３図、第４図は従来の半導体装置の断面図、第５図
は本発明の第二の実施例における半導体装置の断面図、
第６図は上記半導体装置の製造方法を示す工程断面図で
ある。 １１・・・・・・半導体基板、１２・・・・・・選択酸
化膜、１４・・・・多結晶シリコン、１５・・・・・・
高融点金属シリサイド、１６ ・・ゲート酸化膜、１７
・・・・・層間絶縁膜、１８・・・・・ＡＩ配線。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １８／ ／ｌ ／ 〜１２ 〜Ｉ： 〜ｌ １ノ配線 ７層閏鞄Ｒ朕 １５島融点充萬シゾ丈イド Φ多結晶シリコン ？ ｆｋｔ犬酸４こ河更 ｌ＃−、導体基荻 暮 艶 −一り ｃｑ ′
−ヘ
ヘ Ｃ−６
Claims (4)
- （１）半導体基板上にゲート電極となる多結晶シリコン
コン配線層を設け、上記多結晶シリコン膜をトランジス
タ領域においてトランジスタ領域外よりも厚く形成し、
前記多結晶シリコン上に、高融点金属又は高融点金属シ
リサイドを形成してポリサイド構造とした半導体装置。 - （２）半導体基板上にゲート電極となる多結晶シリコン
配線層を設け、上記多結晶シリコンのうちトランジスタ
形成領域の上記多結晶シリコン膜がトランジスタ形成領
域外よりも厚く形成したのち、前記多結晶シリコン膜上
に高融点金属又は高融点金属シリサイドを形成してポリ
サイド構造を形成することを特徴とする半導体装置の製
造方法。 - （３）半導体基板上にゲート電極となる多結晶シリコン
配線層を設け、トランジスタ領域の上記多結晶シリコン
配線層上にのみ、高融点金属シリサイドが形成され、さ
らに前記多結晶シリコン及び高融点金属シリサイド上に
低抵抗高融点金属又は高融点金属シリサイドを形成して
、ポリサイド構造とした半導体装置。 - （４）半導体基板上にゲート電極となる多結晶シリコン
配線層を設け、トランジスタ領域の上記多結晶シリコン
配線層上にのみ、高融点金属シリサイドが形成され、さ
らに前記多結晶シリコン及び高融点金属シリサイド上に
低抵抗高融点金属又は高融点金属シリサイドを形成して
、ポリサイド構造を形成することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2609788A JPH01201962A (ja) | 1988-02-05 | 1988-02-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2609788A JPH01201962A (ja) | 1988-02-05 | 1988-02-05 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01201962A true JPH01201962A (ja) | 1989-08-14 |
Family
ID=12184095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2609788A Pending JPH01201962A (ja) | 1988-02-05 | 1988-02-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01201962A (ja) |
-
1988
- 1988-02-05 JP JP2609788A patent/JPH01201962A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| JPS59965A (ja) | 半導体装置の製造方法 | |
| JPH01201962A (ja) | 半導体装置およびその製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH0567744A (ja) | 半導体装置 | |
| JPS60775A (ja) | 半導体装置およびその製造方法 | |
| JPH01181469A (ja) | 半導体装置およびその製造方法 | |
| JP3104609B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPS62147757A (ja) | 抵抗形成法 | |
| JPS60236257A (ja) | 半導体装置 | |
| JPS58155767A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JPS639748B2 (ja) | ||
| JPS60245159A (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPS62118569A (ja) | 半導体装置の製造方法 | |
| JPS61111573A (ja) | 半導体装置 | |
| JPH0370144A (ja) | 半導体装置の製造方法 | |
| JPH0444250A (ja) | 半導体装置の製造方法 | |
| JPS61224414A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPS62291956A (ja) | 半導体装置 | |
| JPS58161362A (ja) | 半導体装置 | |
| JPS5972741A (ja) | 半導体装置の製造方法 |