JPS60120549A - 半導体素子用抵抗体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体集積回路において必要な半導体素子用抵
抗体に関するものである。

（従来技術） 集積回路において必要とされる抵抗体、特に１０’Ω程
度以上の高抵抗体は、従来、　ＯＶＤ法で堆積したノン
ドープ多結晶シリコンに、イオン注入法によシ砒素、シ
ん、硼素等の不純物を導入し、該多結晶シリコンの抵抗
値を制御したものを用いていた。しかし、この抵抗体は
次に述べるように、抵抗値の制御性、再現性が悪く、大
きな問題であった。

第１図はシリコン酸化膜上にＯＶＤ法で堆積した膜厚４
５００　Ａのノンドープ多結晶シリコン層に１砒素を１
５０ＫｅＶの注入エネルギで、イオン注入し、審累雰囲
気で１０００°Ｃ１３０分の熱処理を行った後の、多結
晶シリコン層のシート抵抗のイオン注入量依存性を示す
ものである。このように高抵抗領域では抵抗値のイオン
注入量依存性、すなわち不純物濃度依存性が非常に強く
、わずかの不純物量の変化に対しても抵抗値は大きく変
化するので制鉤が困難である。さらに、多結晶シリコン
中での不純物の拡散係数は非常に大きく、例えばイオン
注入した砒素、シん、硼素等は１０００°０．３０分程
度の熱処理で、拡散のために膜厚方向に均一に分布する
。このため、イオン注入量の制御性は通常１チ以内であ
るが、多結晶シリコン膜厚が５優程度はらりくので、不
純物濃度としては５チ以上ばらつくことになる。従って
、第１図かられかるようにシート抵抗としては５０％以
上もばらつき制御性、再現性の面で大きな問題であった
。また高抵抗体からの電極取出しのために高抵抗体の両
端は高濃度に不純物を導入することによシ低抵抗にする
必要がある。この低抵抗層から高抵抗体部分への不純物
の横方向拡散長は、例えば１０００°Ｃ１３０分程度の
熱処理で２〜３μｍにもなシ、微細高密度集積回路製作
上大きな問題であった。

これらの問題点を解決するものとして、すでに本発明者
によシ「抵抗体およびその形成方法」（％願昭５７−１
４０９５４　）が特許出願されているが、本発明はそれ
をさらに改良したものである。

（発明の目的） 本発明は従来用いられている多結晶シリコン高抵抗体の
以上のような問題点を解決するため多結晶シリコンを用
いず、シリコン酸化膜等の絶縁膜表面あるいは内部にシ
リコンあるいはゲルマニウムをイオン注入することによ
シ制御性、Ｐｒ現性に優れた微細な抵抗体をうろことを
目的とする。

（発明の構成） 上記の目的を達成するため、本発明は抵抗体ｊｔＭの両
端部に電極が前記抵抗体層の一部と接して設けられた構
成からなる半導体素子用抵抗体において、前記抵抗体層
が絶縁層の一部に半導体となルうる元素が導入された領
域でなることを特徴とする半導体素子用抵抗体を発明の
要旨とするものである。

次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の鞘神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうろことは云
うまでもない。

第２図は本発明による抵抗体の一実施例を示すものであ
って、図においてｌはシリコン基板、２はシリコン酸化
膜（Ｓｉ０２）ｍ　３は低抵抗多結晶シリコン、４はモ
リブデン、５はシリコンイオン注入１−を示す。第２図
（ａｌに示すようにシリコン基板１上に抵抗体として用
いるｓｌｏ、膜２を熱酸化あるいはＯＶＤ　＊　等で形
成する。この実施例ではウェット０２雰囲気での熱酸化
法を用い、膜厚は５ｏｏｏ　Ｘとした。次に第２図（ｂ
）に示すように高抵抗体の電極として砒素ドープ多結晶
シリコンをＯＶＤ法等で堆積し、通常のフォトエツチン
グにより、３．３よりなる対向電極を８１０．２上に形
成する。この実施例では多結晶シリコンの膜厚はａｏｏ
ｏＸとした。

次に第２図（ｃ）に示すように多結晶シリコン３，３お
よびＳｉｎ、　２上に次に行うイオン注入のマスクとし
て用いるためのモリブデン４を真空蒸着法等丁堆積する
。このモリブデンの膜厚は次に行うイオン注入のイオン
種、注入エネルギ、注入量を考慮して十分イオンを阻止
できる膜厚を選ぶ必要がある。この実施例ではモリブデ
ン４の膜厚は５０００Ａとした。次に、堆積したモリブ
デンの内対向電極３．３′の間の８１０．上にあるモリ
ブデンを通常のフォトエツチングによシ除去する。しか
る後に、全面にシリコンのイオン注入を行い、対向電極
３゜３′の間にあるＳ１０．の表面にシリコンイオン注
入層５を形成する。注入エネルギ、注入量は目的とする
抵抗体の抵抗値に応じて定める。この実施例では注入エ
ネルギは２５　ＫｅＶ　、注入量は７　Ｘ　１　ｏ１７
ｃｒｎ（とした。さらにドーパントとして砒素をイオン
注入した。この砒素のイオン注入条件も目的とする抵抗
値に応じて定める。この実施例では注入エネルギを６０
ＫｅＶ、注入量を４　Ｘ　１０′６６ｎ−”とした。な
お、ドーパントとしては砒素の他ＫＪ７ん、硼素等ても
よく、さらにイオン注入によらず、熱拡散で導入しても
よい。次に、イオン注入時のマスクとして用いたモリブ
デン４を、例えば硫酸と過酸化水素の混合液を用いて除
去する。しかる彼にアニールを行えば第２図ｆａ）に示
すように電極３，３′を２端子とする抵抗体が形成でき
る。なおシリコンイオン注入層抵抗体５の端部は、対向
電極３，３′の下部に延びてもよい。

第３図に、上述の方法によ多形成した抵抗体のシート抵
抗の熱処理温度依存性の測定結果を示す。

熱処理芥囲気は窒素雰囲気とし、熱処理時間は３０分と
した。このように、絶縁膜であるＳｉＯ□膜がシリコン
および砒素のイオン注入によシ導電性を持つようにな４
ことがわかる。そして、熱処理温度の上昇に対して、イ
オン注入直後から６００°Ｃ程度までは抵抗値が増加し
、８００６Ｃ程度からは逆に抵抗値が減少することがわ
かる。イオン注入直後から６００°Ｃ程度にかけての電
気伝導は、イオン注入のダメージに基くものであると考
えられ、８００°Ｃ程度以上の電気伝導はイオン注入し
たシリコンによｐＳｉＯ□族の表面近傍にシリコン層が
形成されたためであると考えられる。アニール温度が６
００°Ｃ程度以下の領域では、ダメージに基く伝導であ
るため、動作中に抵抗値が変化する可、油性があシ、抵
抗体としては不安定である。これに対してｓ　ｏ　ｏ　
’ｃ程度以上の領域においては、ダメージは回復してい
るので、抵抗体としての動作は安定である。このように
８００６０程度以上のアニールを行うことにヨシ、安定
な抵抗体を得ることができるので、アニールは８００°
Ｃ以上で行うことが望ましい。例えば９００’Ｏのアニ
ールを行えば、１．５　Ｘ　ｌ　Ｏ’Ω％の抵抗体を形
成することができる。また抵抗値はシリコンのイオン注
入条件あるいはドーパントの注入条件等によ多制御でき
る。

一例としてＳ１０．にＳｌ　と不純物を添加した場合の
データを示すと、注入エネルギー２０　ＫｅＶで８１を
、注入量６．Ｉ　Ｘ　１０５戸”の条件で注入する。こ
の場合の不純物として砒素を用い、注入エネルギー６０
　ＫｅＶ　テ注入後”４１雰囲気中１０００’０　、３
０分の熱処理を行う。このさい砒素の注入量が ５Ｘ１０’η−のときシート抵抗は３Ｘ１０’Ω不　。

Ｉ　Ｘ　１０’ηがのときシート抵抗は９ＸｌＯ’Ω４
であシ、シリコン及び不純物の注入条件にょシシート抵
抗を制御することができる。

本発明による抵抗体では、シリコンイオン注入によＪ　
Ｓｉｎ、膜の表面に近い部分のみを導電層化しているの
で、Ｓ１０□膜厚のばらつきは抵抗値に影響を及はさず
、抵抗値の制御性、再現性に優れているという利点があ
る。さらに、本発明によれば従来の多結晶シリコンを用
いた場合のような横掘がシがないので、微細化できる等
の利点がある。

以上はＳ１０．膜にシリコンイオン注入を行う場合を述
べたが、シリコン窒化膜あるいはアルミナ。

サファイヤ等の絶縁膜にシリコンのイオン注入を行って
も同様の効果が期待される。また、シリコンの代わシに
ゲルマニウムをイオン注入しても同様の効果が期待され
る。また電極は対向電極の場合を述べたが、例えば同心
円状の電極を用いてもよいことはいうまでもない。

また、この実施例では電極を設けた後、８１０．膜にシ
リコンイオン注入を行う場合を述べたが、先にシリコン
イオン注入を行い、その後、電極を設けても、同様の効
果が期待されるものである。

第４図は本発明の他の実施例を示すものであって、高エ
ネルギでシリコンをイオン注入することによシ、埋め込
み型の抵抗体を形成したものである。第４図（ａ）　、
　（ｂ）に示すようにシリコン基板上に形成した日１０
．膜上にイオン注入のマスクとして用いるモリブデンを
第１の実施例と同様な方法で形成し１次にｓｉｏ、ＢＱ
中にシリコンのイオン注入を行う。ここで８１の注入エ
ネルギを例えば１５０ＫｅＶと高エネルギにすると、Ｓ
ｉＯ，ＪｌｉＱの表面ではなく、Ｓ１０！膜中にシリコ
ンイオン注入層５が形成される。

さらに、ドーノくントとして例えばシんを１６０ＫｅＶ
のエネルギでイオン注入し、次に第４図（ｃｌに示すよ
うにイオン注入のマスクとして用いたモリブデンを除去
した後、例えば、窒素雰囲気９００°Ｃ２３０分のアニ
ールを行った後、電極取出ができる深さまでＳｉＯ，ｊ
４２にスルーホール６を通常のフォトエツチングにより
開ける。次に低抵抗多結晶シリコン等の電極７を形成す
ることによシ導電層がＳ１０゜膜中にある抵抗体を形成
することができる。この実施例においても第１の実施例
の場合と同様の効果があり、抵抗値の制φυ性、書現１
１のよい、微細な抵抗体の形成を可能にするものである
。なお電極７は抵抗体５の側面に接触するように形成し
てもよい。

第５図は本発明の他の実施例を示すものであって、抵抗
体の電極および導電層とも埋め込み型の場合である。第
５図（ａｌに示すように、シリコン基板上に形成した５
ｉ０２ｉ　２上に低抵抗多結晶シリコン３，３′よシな
る電極を設け、次にＯＶＤ法等によシＳ１０．膜８を堆
積する。この実施例においては、Ｂｉｂ、膜８の膜厚は
１５００Ｘとした。第５図（ｂ）に示すようにモリブデ
ン４をマスクとして電極３．３′間のＳ１０．膜８およ
び２中に選択的に、シリコンを例えば１８０ＫｅＶのエ
ネルギで、りんを２００　ＫｅＶのエネルギでイオン注
入する。１８０ＫｅＶのシリコンおよび２００ＫｅＶの
シんのＳ１０．中での侵入深さは、日１０２膜８の膜厚
である１ｓｏｏ　Ｘよりも大きいので、第５図（ｂ）に
示すようにＳｉｎ、膜８および２にまたがって、イオン
注入Ｎ５を形成することができる。

次に第５図（０）に示すように、イオン注入のマスクと
して用いたモリブデン４を除去し、窒素雰囲気で、例え
ば９００°０，３０分のアニールを行えば、電極３．３
′および導電層５よシ成る抵抗体を形成することができ
る。集積回路製造においては多結晶シリコン３，３′を
配線として用いれば、配線３−３′間に所望の抵抗値を
持つ抵抗体を接続した集積回路を製造できる。この実施
例による抵抗体形成方法は、第１の実施例で述べたのと
同様に、抵抗値の制御性、再現性に優れた倣細な抵抗体
形成を可能にするものである。さらにこの実施例による
方法では、シリコン酸化膜８上に第２層配線を形成する
ことができるので、高密度集積回路製造に適している。

第６図は本発明の他の実施例を示すものであって、縦方
向に抵抗体を形成する場合である。第６図（ａ）に示す
ようにシリコン基板１上の５１０２膜２上に抵抗体の下
部電極となる低抵抗多結晶シリコン３等を、　ＯＶＤ法
等によル堆積し、さらにその上にＯＶＤ法等によｊ９　
Ｓｉｎ、膜８を堆積する。この実施例ではＳ１０．膜８
の膜厚は５００Ａとした。なお、このＳｉｎ、膜は、下
部電極として多結晶シリコンを用いた場合には該多結晶
シリコンの一部を熱酸化することにより得ることもでき
る。次に第６図（ｂ）に示すように、モリブデン４をマ
スクとして選択的にＳｉｎ、ｊＱ８にシリコンおよび砒
素をイオン注入し、イオン注入Ｎ５を形成する。このと
きの注入エネルギは、Ｓｉｎ、膜８の深さ方向にわたっ
て全て導電層化されるように選ぶ必要がある。この実施
例ではシリコンを２５ＫｅＶ、砒素を５０にθＶのエネ
ルギでイオン注入した。注入殖は得ようとする抵抗値に
応じて決定する。次に第６図（ｃ）に示すように、モリ
ブデンを除去し、窒素雰囲気、　９００６０　、３０分
のアニール後、導電層５上Ｋ　Ａｊ等の金属を蒸着して
上部電極７を形成すれば、３，７を電極とする縦型構造
の抵抗体を形成することができる。なお土部電極７は抵
抗体５０面積よシ大となってもよい。この実施例による
方法は、これまで述べてきた実施例と同様に制御性、再
現性に優れた倣細な抵抗体の形成を可能にする。特Ｖこ
この実施例によれば縦型構造の抵抗体を形成できるので
、より倣細な抵抗体の形成を可能にするものである。

（発明の効果） 以上説明したように、本発明によれば抵抗体は絶縁線へ
のシリコンイオン注入を用いて形成しているので、高抵
抗体を制御性、再現性よく実現でき、絶縁層厚のばらつ
きの抵抗値への影響もなく、さらに不純物の拡散による
横掘がりもないため、微細化できる等の利点があり、高
密度集積回路の製造を可能にする効果を有するものであ
る。

【図面の簡単な説明】

第１図は従来の多結晶シリコンを用いて形成した抵抗体
のシート抵抗のイオン注入量依存性を示す図、第２図は
本発明による抵抗体形成の一実施例を示す図、第３図は
本発明によシ形成した抵抗体のシート抵抗の熱処理温度
依存性を示す図、第４図、第５図及び第６図は本発明に
よる抵抗体形成の他の実施例を示す。 １・・シリコン基板、２・・−シリコン酸化）１（（熱
酸化膜）％３１３’・・・低抵抗多ｈ１．晶シリコン、
４・・−モリブデン、５・・・イオン注入層、６・・−
スル−ホール、７・・・金屑あるいは低抵抗多結晶シリ
コン、８・・・シリコン酸化膜（ＯＶＤ酸化膜） 特許出願人 第１図 ２図

Claims (3)

【特許請求の範囲】
1. （１）抵抗体層の両端部に電極が前記抵抗体層の一部と
   接して設けられた構成からなる半導体素子用抵抗体にお
   いて、前記抵抗体層が絶縁層の一部に半導体となりうる
   元素が導入された領域でなることを特徴とす石半導体素
   子用抵抗体。
2. （２）半導体となシうる元素が導入された領域に、他の
   不純物が絡加されていることを特徴とする特許請求の範
   囲第１項記載の半導体素子用抵抗体。
3. （３）半導体となシうる元素が導入された領域が絶縁層
   中に埋設されて設けられていることを特徴とする特許請
   求の範囲第１項または第２項記載の半導体素子用抵抗体
   。 （４１絶縁層が導電体上に積層されてなり、半導体とな
   りうる元素が導入された領域が前記絶縁層の厚さ方向の
   全域にわたって形成され、該元素が導入された領域の主
   面を導電層が覆った形状からなることを特徴とする特許
   請求の範囲第１項または第２項記載の半導体素子用抵抗
   体。