JPS58212133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58212133A JPS58212133A JP8920783A JP8920783A JPS58212133A JP S58212133 A JPS58212133 A JP S58212133A JP 8920783 A JP8920783 A JP 8920783A JP 8920783 A JP8920783 A JP 8920783A JP S58212133 A JPS58212133 A JP S58212133A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- approx
- selectively etched
- semiconductor device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000011574 phosphorus Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000010408 film Substances 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000008018 melting Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- -1 Mo-8il 1cile Chemical class 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係わり、絶縁電界効果
トランジスタ（ＭＯＳＦＥＴ）のゲート電極。
トランジスタ（ＭＯＳＦＥＴ）のゲート電極。
ソース′ｄ＆、ドレイン電極、および配線、または他の
半導体装置の電極、配＃、の形成方法等に適用される製
造方法に関するものである。現在絶縁電界効果トランジ
スタのゲート電極としてはポリシリコンまたはＡｌが最
も広く用いられている。ポリシリコンは高温で安定であ
るため、これをゲート嵯極材料として用いると、ゲー）
４極形成後これをマスクとしてソース、ドレイン領域を
選択拡散によって形成する、いわゆる自己整合法ができ
るため、半導体装置の集積度を向上することができ、ま
たマスク合わせ誤差に伴なうゲート部分の寄生容量を少
なくできるが、比抵抗が高く、ポリシリコン膜厚が３０
００Ａ程度の時９×１０ Ω−儂程になり、烏速な素子
を作ることが困難である。
半導体装置の電極、配＃、の形成方法等に適用される製
造方法に関するものである。現在絶縁電界効果トランジ
スタのゲート電極としてはポリシリコンまたはＡｌが最
も広く用いられている。ポリシリコンは高温で安定であ
るため、これをゲート嵯極材料として用いると、ゲー）
４極形成後これをマスクとしてソース、ドレイン領域を
選択拡散によって形成する、いわゆる自己整合法ができ
るため、半導体装置の集積度を向上することができ、ま
たマスク合わせ誤差に伴なうゲート部分の寄生容量を少
なくできるが、比抵抗が高く、ポリシリコン膜厚が３０
００Ａ程度の時９×１０ Ω−儂程になり、烏速な素子
を作ることが困難である。
一方Ａ［をゲート電極として用いる場合、比抵抗は約２
．３Ｘ１０ Ω−儂と充分に小さいが、融点が約６６
０°０であるため自己整合法による素子作成が不可能と
なり、高集積度素子を作る上で問題がある。
．３Ｘ１０ Ω−儂と充分に小さいが、融点が約６６
０°０であるため自己整合法による素子作成が不可能と
なり、高集積度素子を作る上で問題がある。
そこでこれらの問題を解決するために融点が高く、しか
も比抵抗の小さい高融点金属、たとえばＭｏ ＋Ｗ、Ｎ
ｂ、Ｔａ、Ｔｉ等をゲート電極材料として用いる検討を
行なったが、これらの金属は二酸化珪素との密着性が必
ずしもよくな（、Ｍｏ、Ｗにおいては耐酸性も乏しく、
高温酸化性雰囲気では耐酸化性も充分でないなどの欠点
があった。また素子形成に際しては界面準位が発生し、
信頼性にも問題があることがわかった。そこでこれらの
問題を解決するために、該高融点金属の珪化物たとえば
ＭＯ−シリサイド？たとえばスパッター法にて付着し、
ゲート成極を形成したところ、該膜はａｓ ｄｅｐｏの
状態で６ Ｘ １０−’Ω−１の比抵抗を示すが、これ
を不活性ガス雰囲気、たとえば窒素中で８００ ’Ｏ〜
１２００°０例えば１０００°Ｃで１０分程熱処理をす
ると比抵抗がＩＸＩＦ’専−儒程度になり、ポリシリコ
ンの約１／１０になることがわかった。温度を変えると
、１１１）Ｏ’０で５分、９００°Ｃで４０分、８００
’Ｏで１８０分程度で同様の効果が得られた。しかも耐
酸性、耐酸化性も充分で、二酸化珪素との密着性もよく
、ポリシリコンのエッチャントで選択エツチングも可能
で素子作成において自己整合法も可能であり、電気的特
性並びに信頼性もポリシリコンゲートと同程度であるこ
とから、今までよりもより商運で高集積度の素子を作る
ことテぶ可能になった。さらに該熱処理をＰＯＣｌ・を
導入し”” ＋Ｊ ７を含む雰囲気で行なうと、第１図
で示すように窒素中で熱処理するよりもさらに比抵抗を
下げることができ、熱処理時間が長くなる程この傾向が
著しいことがわかった。
も比抵抗の小さい高融点金属、たとえばＭｏ ＋Ｗ、Ｎ
ｂ、Ｔａ、Ｔｉ等をゲート電極材料として用いる検討を
行なったが、これらの金属は二酸化珪素との密着性が必
ずしもよくな（、Ｍｏ、Ｗにおいては耐酸性も乏しく、
高温酸化性雰囲気では耐酸化性も充分でないなどの欠点
があった。また素子形成に際しては界面準位が発生し、
信頼性にも問題があることがわかった。そこでこれらの
問題を解決するために、該高融点金属の珪化物たとえば
ＭＯ−シリサイド？たとえばスパッター法にて付着し、
ゲート成極を形成したところ、該膜はａｓ ｄｅｐｏの
状態で６ Ｘ １０−’Ω−１の比抵抗を示すが、これ
を不活性ガス雰囲気、たとえば窒素中で８００ ’Ｏ〜
１２００°０例えば１０００°Ｃで１０分程熱処理をす
ると比抵抗がＩＸＩＦ’専−儒程度になり、ポリシリコ
ンの約１／１０になることがわかった。温度を変えると
、１１１）Ｏ’０で５分、９００°Ｃで４０分、８００
’Ｏで１８０分程度で同様の効果が得られた。しかも耐
酸性、耐酸化性も充分で、二酸化珪素との密着性もよく
、ポリシリコンのエッチャントで選択エツチングも可能
で素子作成において自己整合法も可能であり、電気的特
性並びに信頼性もポリシリコンゲートと同程度であるこ
とから、今までよりもより商運で高集積度の素子を作る
ことテぶ可能になった。さらに該熱処理をＰＯＣｌ・を
導入し”” ＋Ｊ ７を含む雰囲気で行なうと、第１図
で示すように窒素中で熱処理するよりもさらに比抵抗を
下げることができ、熱処理時間が長くなる程この傾向が
著しいことがわかった。
以下、本発明を一実施例を用いて説明する。第２図は本
発明の一実施例である。すなわち、高融点金属の珪化物
たとえば珪化そリプデン（Ｍｏ −８ｉ −１ｉｃｉｄ
ｅ）を絶縁電界効果トランジスタのゲート電極、ソース
電極、ドレイン１ば極として用いた場合 。
発明の一実施例である。すなわち、高融点金属の珪化物
たとえば珪化そリプデン（Ｍｏ −８ｉ −１ｉｃｉｄ
ｅ）を絶縁電界効果トランジスタのゲート電極、ソース
電極、ドレイン１ば極として用いた場合 。
である。第３図（ａ）〜（ｅ）にこれらの工程を追って
詳しく説明する。第３図（ａ）に示すように一導電性半
導体基体たとえばｐ型シリコン１の表面をたとえば約１
μ酸化し、その一部を選択エツチングにて除去したのち
再びたとえばｔｏｏｏＸ＠酸化して素子形成部とする。
詳しく説明する。第３図（ａ）に示すように一導電性半
導体基体たとえばｐ型シリコン１の表面をたとえば約１
μ酸化し、その一部を選択エツチングにて除去したのち
再びたとえばｔｏｏｏＸ＠酸化して素子形成部とする。
その後（ｂ）で示すように全面にＭｏ−８ｉｌｉｃｉｄ
ｅをたとえばスノ（ツタ−法にて３０００Ｘ程付着させ
る。この際のＭｏ−８ｉｌｉｃｉｄｅ膜厚はもっト薄く
数百オングストロームでもかまわないし、もっと厚くて
もかまわない。この理由は第４図にｉ”Ｈ・ 示すように該膜の比抵□抗がａｓ ｄｅｐｏ及び熱処理
後において５００Ａ〜１５０００Ａにおいてほとんど膜
厚に依存せず一定であることによる。ただし、ゲート電
極として用いる場合は、３１）ＯＯＡ以下が特に望ま己
＜、それ以外の使用においても電極または配線部の段差
を小ぢくする目的でなるべくうすい方が望ましい。また
付着方法はスパッター法に限定される必☆はなく、蒸着
法、化学反応法、プラズマ蒸着法、等いずれでもよい。
ｅをたとえばスノ（ツタ−法にて３０００Ｘ程付着させ
る。この際のＭｏ−８ｉｌｉｃｉｄｅ膜厚はもっト薄く
数百オングストロームでもかまわないし、もっと厚くて
もかまわない。この理由は第４図にｉ”Ｈ・ 示すように該膜の比抵□抗がａｓ ｄｅｐｏ及び熱処理
後において５００Ａ〜１５０００Ａにおいてほとんど膜
厚に依存せず一定であることによる。ただし、ゲート電
極として用いる場合は、３１）ＯＯＡ以下が特に望ま己
＜、それ以外の使用においても電極または配線部の段差
を小ぢくする目的でなるべくうすい方が望ましい。また
付着方法はスパッター法に限定される必☆はなく、蒸着
法、化学反応法、プラズマ蒸着法、等いずれでもよい。
これらの薄膜形成後公知の選択エツチング法にてエツチ
ングし、ゲート１６極２を形成する。その後（ｃ）に示
すようにこのゲー）４極をマスクとしてｔｏｏｏＸの珪
素酸化物をエツチングしたのち、ｎ型不純物たとえばリ
ンを拡散してソース、ドレイン領域３．４を形成する。
ングし、ゲート１６極２を形成する。その後（ｃ）に示
すようにこのゲー）４極をマスクとしてｔｏｏｏＸの珪
素酸化物をエツチングしたのち、ｎ型不純物たとえばリ
ンを拡散してソース、ドレイン領域３．４を形成する。
この際にゲート成極はリン雰囲気中で熱処理されること
になり、比抵抗の低下がもたらされる。この処理はＭｏ
−８ｉｌｉｃｉｄｅ膜を全面に付着後すぐ行なってもか
まわない。この場合、該膜はリンに対してマスク効果が
充分で、比抵抗のみを下けることが可能でめる。これら
が完了したのち、（ｄ）で示すように全面にたとえば化
学反応を利用して二酸化珪素膜５を約１μ付着させ緻密
化したのち、選択エツチングにてソース、ドレイン、ゲ
ート１極取り出し用穴６〜８を開ける。その後（ｅ）で
示すように再びＭｏ−８ｉ １ ｉ ｃ ｉ ｄｅ膜を
全面につけ選べ。
になり、比抵抗の低下がもたらされる。この処理はＭｏ
−８ｉｌｉｃｉｄｅ膜を全面に付着後すぐ行なってもか
まわない。この場合、該膜はリンに対してマスク効果が
充分で、比抵抗のみを下けることが可能でめる。これら
が完了したのち、（ｄ）で示すように全面にたとえば化
学反応を利用して二酸化珪素膜５を約１μ付着させ緻密
化したのち、選択エツチングにてソース、ドレイン、ゲ
ート１極取り出し用穴６〜８を開ける。その後（ｅ）で
示すように再びＭｏ−８ｉ １ ｉ ｃ ｉ ｄｅ膜を
全面につけ選べ。
エツチングにて成極９〜１１を形成したのち、熱処理を
行なう。この場合の熱処理もｆＶｌｏ−８ｉ ｌ ｉ
ｃ ｉ ｄｅ付着後すぐに行なってもかまわない。また
、成極の一部たとえばソース、ドレイン電極、あるいは
配線はＡｌ ｔたけ他の金属たとえば高融点金属で形成
してもかまわない。第５図は本発明の他の実施例を示す
。すなわちｐ−ｎ接合２１よりの取り出し電極２２及び
配線２３に用いた例である。
行なう。この場合の熱処理もｆＶｌｏ−８ｉ ｌ ｉ
ｃ ｉ ｄｅ付着後すぐに行なってもかまわない。また
、成極の一部たとえばソース、ドレイン電極、あるいは
配線はＡｌ ｔたけ他の金属たとえば高融点金属で形成
してもかまわない。第５図は本発明の他の実施例を示す
。すなわちｐ−ｎ接合２１よりの取り出し電極２２及び
配線２３に用いた例である。
あらかじめ形成されたｐ−ｎ接合２１に取り出し用穴２
４を開けたのちＭｏ−８ｉｌｉｃｉｄｅによる電極２２
を形成しその後全面に絶縁膜２５を付着させ、配線との
コンタクト用穴２６を形成したのち再びＭｏ−５ｉｌｉ
ｃｉｄｅによる配線２３を形成する。この場合Ｍｏ−８
ｉｌｉｃｉｄｅは全面に付着後すぐに、または電極及び
配線形成後ＰＯＣ／３拡散雰囲気にて熱処理することに
より、比抵抗をＩ Ｘ １０−４Ω−口以下に下げるこ
とができる。
４を開けたのちＭｏ−８ｉｌｉｃｉｄｅによる電極２２
を形成しその後全面に絶縁膜２５を付着させ、配線との
コンタクト用穴２６を形成したのち再びＭｏ−５ｉｌｉ
ｃｉｄｅによる配線２３を形成する。この場合Ｍｏ−８
ｉｌｉｃｉｄｅは全面に付着後すぐに、または電極及び
配線形成後ＰＯＣ／３拡散雰囲気にて熱処理することに
より、比抵抗をＩ Ｘ １０−４Ω−口以下に下げるこ
とができる。
上記実施例においてはｎチャネルＭＯ８ＦＥＴの電極と
ｐ −ｎ接合の成極、配線の場合についてのみ説明しノ
こが、他の半導体装置例えば、バイポーラ素子のは極、
配線の場合にも応用できることは言う捷でもない。また
金属珪化物としてもＭｏ−８ｉ ｌ １ｃｉｌｅの他の
畠融点金属特にＴａ、Ｎｂ、Ｗ、Ｔｉの珪化物において
効果が著しい。又、リンを含む雰囲気の形成はＰＯＣＡ
３以外でも可能である。
ｐ −ｎ接合の成極、配線の場合についてのみ説明しノ
こが、他の半導体装置例えば、バイポーラ素子のは極、
配線の場合にも応用できることは言う捷でもない。また
金属珪化物としてもＭｏ−８ｉ ｌ １ｃｉｌｅの他の
畠融点金属特にＴａ、Ｎｂ、Ｗ、Ｔｉの珪化物において
効果が著しい。又、リンを含む雰囲気の形成はＰＯＣＡ
３以外でも可能である。
第１図は窒素中及びＰＯＣｌ３拡散雰囲気中でのＭｏ−
８ｉ ｌ ｉ ａｉｄ ｅの比抵抗の変化を示す特性図
、第２図は本発明を絶縁電界効果トランジスタの電極処
理に用いた一実施例を説明するだめの断面図、第３図は
その製造工程を説明するための断面図、第４図はＭｏ−
８ｉ ｌ ｉ ｃ ｉ ｄｅの付着直後及び熱処理後の
比抵抗の膜厚依存性を示す特性図、第５図は本発明の他
の実施例を説明するための断面図である。 、、−
８ｉ ｌ ｉ ａｉｄ ｅの比抵抗の変化を示す特性図
、第２図は本発明を絶縁電界効果トランジスタの電極処
理に用いた一実施例を説明するだめの断面図、第３図は
その製造工程を説明するための断面図、第４図はＭｏ−
８ｉ ｌ ｉ ｃ ｉ ｄｅの付着直後及び熱処理後の
比抵抗の膜厚依存性を示す特性図、第５図は本発明の他
の実施例を説明するための断面図である。 、、−
Claims (1)
- 【特許請求の範囲】 （ｌ１ｇ極ないしは配線の少なくとも一部が高融点金属
の珪化物により構成され、その珪化物が半導体上に形成
されてなる半導体装置をｓ ｏ ｏ ’ａ〜１２００’
Ｃの温度下で熱処理することを特徴とする半導体装置の
製造方法。 （２１Ｍｆｌ記熱処理をリンを含む雰囲気にて行うこと
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8920783A JPS58212133A (ja) | 1983-05-23 | 1983-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8920783A JPS58212133A (ja) | 1983-05-23 | 1983-05-23 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2860177A Division JPS53114672A (en) | 1977-03-17 | 1977-03-17 | Manufacture for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58212133A true JPS58212133A (ja) | 1983-12-09 |
Family
ID=13964268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8920783A Pending JPS58212133A (ja) | 1983-05-23 | 1983-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122165A (ja) * | 1987-11-06 | 1989-05-15 | Yamaha Corp | 半導体装置の製法 |
-
1983
- 1983-05-23 JP JP8920783A patent/JPS58212133A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122165A (ja) * | 1987-11-06 | 1989-05-15 | Yamaha Corp | 半導体装置の製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US4830971A (en) | Method for manufacturing a semiconductor device utilizing self-aligned contact regions | |
| US5231038A (en) | Method of producing field effect transistor | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| JPH0523055B2 (ja) | ||
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPS61166075A (ja) | 半導体装置およびその製造方法 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US4924281A (en) | Gate structure for a MOS FET | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| JPH0258259A (ja) | 半導体装置の製造方法 | |
| JPS58212133A (ja) | 半導体装置の製造方法 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| JP3545084B2 (ja) | 半導体装置の製造方法 | |
| JPS61267365A (ja) | 半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| JPH0564469B2 (ja) | ||
| JP3416205B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPS6161463A (ja) | 半導体集積回路素子およびその製造方法 | |
| JP2748532B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62200747A (ja) | 半導体装置の製造方法 | |
| JP3475107B2 (ja) | 半導体装置の製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 |