JPH0494165A - 半導体集積回路装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 絶縁膜上に成長させた半導体層を用いて電極抵抗、トラ
ンジスタなどの回路素子を形成した半導体集積回路装置
およびその製造方法に関し各回路素子の特性の安定性を
損なうことなく縮小化することを可能にすることを目的
とし第１の絶縁膜上に、各回路素子の動作領域の形状を
持った第２の絶縁膜を形成し、全面に半導体層を形成し
、該半導体層の前記第１の絶縁膜上の部分を回路素子の
電極引き出し領域とし、前記第２の絶縁膜上の部分を回
路素子の動作領域とするようにバターニングすることに
より、各回路素子の動作領域直下の絶縁膜が第１の厚さ
に形成され。

各回路素子の電極引き出し領域直下の絶縁膜が第１の厚
さより薄い第２の厚さに形成されるように構成する。

［産業上の利用分野］ 本発明は、半導体集積回路装置およびその製造方法、特
に絶縁膜上に成長させた半導体層を用いて各回路素子を
形成した半導体集積回路装置およびその製造方法に関す
る。

絶縁膜上に成長させた半導体層を用いて各回路素子を形
成した半導体集積回路装置は、その高速性、高集積性、
耐放射線性などの利点を持つので。

次世代を担う半導体デバイスとして期待され、盛んに研
究・開発が行われている。

［従来の技術］ 第６図は１従来例を示す図である。

同図において、２１はシリコン基板、２２は第１ｓｉＯ
□＠２３は第１ポリシリコン層、２４は第２ＳｉＯ□膜
、２５は第２ポリノリコン層２６は第３３　ｉ　Ｏ２膜
、２７はアルミニウム電極である。

図中点々を付した部分は、イオン注入した不純物イオン
をアニールによって活性化した領域を示す。

本従来例は、第１ｓｉＯ□＠２２として示した絶縁膜上
に、半導体集積回路装置を構成する回路素子の例として
、第１ポリシリコン層２３ａから成る電極、第１ポリシ
リコン１ｉ２３ｂの両端にコンタクト領域２８ａ、２８
ｂを形成し、その間を動作領域２９とする抵抗、および
、第１ポリシリコン層２３ｃの一端にソース領域３０を
形成し他端にドレイン領域３Ｘを形成し、その間を動作
領域３２とし、第２ＳｉＯｚ膜２４をゲート酸化膜とし
、第２ポリシリコン層２５ｂをゲート電極とするトラン
ジスタを形成したものである。

本従来例において、半導体集積回路装置を高集積化する
ために、電極、抵抗、トランジスタなどの各回路素子の
表面積を縮小する場合、活性化９■域から動作領域へ不
純物の拡散法がりを抑制する必要がある。そうしないと
１例えば抵抗の場合第１ポリシリコン層２３ｂの両端に
形成したコンタクト領域２８ａおよび２８ｂから動作領
域２９中に不純物が拡散して行くと、極端な場合コンタ
クト領域２８ａおよび２８ｂが接触してしまい抵抗とし
ての機能を失う。また２例えばトランジスタの場合、第
１ポリシリコン層２３ｃの一端に形成したソース領域３
０および他端に形成したドレイン領域３１から動作領域
３２中に不純物が拡散して行くと、ソース領域３０およ
びドレイン領域３１が接触してしまい、トランジスタと
しての機能を失う。

ヘビードープの活性化領域からノンドープあるいはライ
トドープの動作領域への不純物の拡散法がりは、不可避
の現象である。そこで、これを極力抑制するために、従
来、　ＲＴＡ　（Ｒａｐｉｄ　ＴｈｅｒｍａＩ　Ａｎｎ
ｅａｌ）などの熱処理低減法を用いていた。

［発明が解決しようとする課題］ 従来、絶縁膜上に形成した半導体集積回路装置を高集積
化するために５電極、抵抗５　トランジスタなどの各回
路素子の表面積を縮小する場合、活性化領域から動作領
域へ不純物の拡散法がりを抑制するために熱処理低減法
を用いていた。

しかし、上述したように、ヘビードープの活性化領域か
らノンドープあるいはライトドープの動作領域への不純
物の拡散法がりは、不可避の現象であるから、熱処理低
減法を用いる回路素子の表面積の縮小化には自ずから限
界が存在する。

以上述べたように、従来の技術には１絶縁膜上に形成し
た半導体集積回路装置の高集積化に対する限界が存在す
る。という問題があった。

本発明は、この問題点を解決して、各回路素子の特性の
安定性を損なうことなく縮小化することを可能にした半
導体集積回路装置およびその製造方法、特に絶縁膜上に
成長させた半導体層を用いて各回路素子を形成した半導
体集積回路装置およびその製造方法を提供することを目
的とする。

〔課題を解決するための手段） 上記の目的を達成するために２本発明に係る半導体集積
回路装置は、絶縁膜上に成長させた半導体層を用いて電
極２抵抗、トランジスタなどの回路素子を形成した半導
体集積回路装置において。

各回路素子の動作領域直下の絶縁膜は第１の厚さに形成
され、各回路素子の電極引き出し領域直下の絶縁膜は第
１の厚さより薄い第２の厚さに形成されていることを特
徴とするように構成する。

本発明に係る半導体集積回路装置の製造方法は絶縁膜上
に成長させた半導体層を用いて電極、抵抗、トランジス
タなどの回路素子を形成した半導体集積回路装置の製造
方法において、第１の絶縁膜上に、各回路素子の動作領
域の形状を持った第２の絶縁膜を形成する工程と、全面
に半導体層を形成する工程と、該半導体層の前記第１の
絶縁膜上の部分を回路素子の電極引き出し領域とし、前
記第２の絶縁膜上の部分を回路素子の動作領域とするよ
うにパターニングする工程とを含むように構成する。

［作　用］ 本発明の原理を１本発明の一実施例を示す第１図を藉っ
て説明する。

本発明の半導体集積回路装置は１絶縁膜（２および３）
上に成長させた半導体層（６）を用いて電極、抵抗、ト
ランジスタなどの回路素子を形成した構造を有する。

電極を構成する半導体層（６ａ）のうち、動作領域直下
には厚めの絶Ｕ膜（４ａ）が形成されており、電極引き
出し領域直下は絶縁膜（２および３）に接している。

抵抗を構成する半導体層（６ｂ）のうち、動作領域直下
には厚めの絶縁膜（４ｂ）が形成されており、コンタク
ト領域（１２ａ、１２ｂ）直下は絶縁膜（２および３）
に接している。

トランジスタを構成する半導体Ｊｉｍ（６ｃ）のうち、
動作領域直下には厚めの絶縁膜（４ｃ）が形成されてお
り、ソース領域（１３）直下およびドレイン領域（１４
）直下は絶縁膜（２および３）に接している。

本発明に係る半導体集積回路装置では、高集積化するた
めに、電極、抵抗、トランジスタなどの各回路素子の表
面積を縮小する場合、ヘビードープの活性化領域（抵抗
にあってはコンタクト領域１２ａ、１２ｂ、）ランジス
タにあってはソース領域１３およびドレイン領域１４）
からノンドープあるいはライトドープの動作領域への不
純物の拡散法がりを考慮する必要がない。

なぜなら５ヘビードープの活性化領域からノンドープあ
るいはライトドープの動作領域への不純物の拡散法がり
は、不可避の現象であるから２本発明に係る半導体集積
回路装置においても当然生じる。しかし１本発明では、
動作領域の直下に厚めの絶縁膜を形成しているので、動
作領域は活性化領域よりも高い場所に位置しているから
、活性化領域から不純物の拡散法がりが起こっても動作
領域にまでは到達しないからである。

したがって、ｘｉの低抵抗化、抵抗やトランジスタの特
性の安定化を図りながら、これらの回路素子を縮小化す
ることか可能となる。

〔実　施　例］ （半導体集積回路装置の実施例） 第１図は５本発明の一実施例を示す図である。

同図において、■はシリコン基板、２は第１Ｓ１０、膜
３３はＳｉＮ膜、４は第２３ｉ○２膜６は第１ポリシリ
コン層、７は第３３　ｉＯ□膜８は第２ポリシリコン層
、１０は第４３　ｉ　Ｏ２膜１１はアルミニウム電極で
ある。

図中点々を付した部分は、イオン注入した不純物イオン
をアニールによって活性化した領域を示す。

本実施例の半導体集積回路装置は、第１ＳｉＯ□膜２上
に堆積したＳｉＮ膜３上に成長させた第１ポリシリコン
層６を用いて電極、抵抗５　トランジスタなどの回路素
子を形成した構造を有する。

電極を構成する第１ポリシリコン層６ａのウジ５動作領
域直下には厚めの第２　Ｓ　ｉ　Ｏｚ膜４ａが形成され
ており、電極引き出し頭載直下は５ｉＮｌｌ！Ｊ３に接
している。

抵抗を構成する第１ポリシリコン層６ｂのうち動作領域
直下には厚めの第２３ｉＯ２膜４ｂが形成されており、
コンタクト領域１２ａ、１２ｂ直下はＳ’ｉ’Ｎ膜３に
接している。

トランジスタを構成する第１ポリシリコン層６Ｃのうち
、動作領域直下には厚めの第２ＳｉＯｚ膜４ｃが形成さ
れており、ソース領域１３直下およびドレイン領域１４
直下はＳｉＮ膜３に接している。。

トランジスタは、上述の構造に加えて、ゲート酸化膜と
しての第３ＳｉＯ，膜７ｃ、ゲート電極としての第２ポ
リシリコン層８ｃを備えている。

（半導体集積回路装置の製造方法の実施例）第２図〜第
５図および第１回を用いて１本発明に係る半導体集積回
路装置の製造方法を工程順に説明する。

１）工程１（第２回参照） シリコン基板１上に、５０００〜１００００人厚の第１
ＳｉＯｚ膜２，５００〜７００人厚ノｓｉＮ膜３．およ
び３０ｏｏ〜５ｏｏｏ人厚の第２３ｉＯ□膜４を順次積
層した。

表面にレジスト５を塗布した後、電極、抵抗。

およびトランジスタの動作領域となるべき部分５ａ、５
ｔｉ、５ｃが残るように、バターニングした。

２）工程２（第２図、第３図参照） レジスト５ａ、５ｂ、５ｃをマスクとして第１Ｓ　ｉＯ
ｚ膜４をエツチングすることによって、電極、抵抗、お
よびトランジスタの動作領域となるべき部分の直下に、
第１ＳｉＯ，膜４ａ、４ｂ４ｃを残した。

レジスト５ａ、５ｂ、５ｃを剥離した。

表面に、第１ポリシリコン層６を１０．００〜２０００
人の厚さに成長させた。

表面に、トランジスタのゲート酸化膜となる１００〜２
００人厚の第３ＳｉＯ□膜７を熱酸化によって形成した
。

３）工程３（第４図参照） 表面に、第２ポリシリコン層８を１０００〜２０００人
の厚さに成長させた後２フォトリソグラフィ技術によっ
て、抵抗およびトランジスタを形成すべき部分８ａ、８
ｂ以外を除去した。

全面に、加速エネルギー４０ｋｅＶ、　　ドーズ量１　
’Ｘ　Ｉ　Ｏ”−Ｉ　Ｘ　１０”／、ｃｍ”の条件でＡ
ｓ’をイオン注入した。図中×で示した部分がＡｓ’イ
オン注入領域である。図かられかるように、第２ポリシ
リコン層８ａ、８ｂが存在する部分にはそこにイオン注
入され、第２ポリシリコン層８が存在しない部分には第
１ポリシリコン層６中にイオン注入された。

４）工程４（第５図参照） 電機、抵抗、およびトランジスタの両端部に電極引き出
し領域９を残すように、第３ＳｉＯ□膜７および第１ポ
リシリコン層６をフォトリソグラフィ技術によってバタ
ーニングした。

５）工程５（第１図参照） 全面に２表面保護膜としての第４ＳｉＯ□膜ｌＯを形成
した後、熱処理を行い、工程３（第４図）においてイオ
ン注入したＡｓ”イオンを活性化させた。この状態を図
中に点々を付した領域として示す。

第４ＳｉＯ，膜１０および第３３　ｉｏ□ＷＸ７を開口
してコンタクト窓を形成した後、全面にアルミニウムを
堆積し、バターニングしてアルミニウム電極１１を形成
した。

以上の各工程を経て２本発明に係る半導体集積回路装置
を作製した。

本実施例では、イオン注入の際にｎ型不純物イオンとし
てＡｓ”イオンを用いたが　Ｐ゛イオン用いてもよい。

また、ｎ型化イオン注入の代わりにｐ型化イオン注入を
適用することもできる。

さらに、レジストマスクを用いてイオン注入を行えば、
ｎ型領域およびｐ型頭域の両方を混在させることもでき
る。

本実施例では、抵抗およびトランジスタの動作ＳＪｉ域
がノンドープの場合について説明したが、ｎ型またはＰ
型のライトドープを行い、特性の最適化を図ることもで
きる。

（発明の効果］ 本発明によれば、絶縁膜上に成長させた半導体層を用い
て各回路素子を形成した半導体集積回路装置を構成する
各回路素子をその特性の安定性をｔ員なうことなく縮小
化することが可能になる。

したがって、半導体集積回路装置の高集積化に寄与する
ところが大きい。

【図面の簡単な説明】

第１図は本発明の一実施例を示す同 第２図〜第５図は本発明に係る半導体集積回路装置の製
造方法の各工程を示す図 第６図は従来例を示す図 である。 第１図において １；シリコン基板 ２：第１ＳｉＯｚ膜 ３：ＳｉＮ膜 ４：第２ＳｉＯｚｌｌ！ ：第１ポリンリコン層 第３３＋Ｏｚ膜 ：第２ポリシリコン層 ：第４３ｉ○２膜 アルミニウム電極

Claims (2)

【特許請求の範囲】
1. （１）絶縁膜上に成長させた半導体層を用いて電極、抵
   抗、トランジスタなどの回路素子を形成した半導体集積
   回路装置において、 各回路素子の動作領域直下の絶縁膜は第１の厚さに形成
   され、 各回路素子の電極引き出し領域直下の絶縁膜は第１の厚
   さより薄い第２の厚さに形成されていることを特徴とす
   る半導体集積回路装置。
2. （２）絶縁膜上に成長させた半導体層を用いて電極、抵
   抗、トランジスタなどの回路素子を形成した半導体集積
   回路装置の製造方法において、第１の絶縁膜上に、各回
   路素子の動作領域の形状を持った第２の絶縁膜を形成す
   る工程と、全面に半導体層を形成する工程と、 該半導体層の前記第１の絶縁膜上の部分を回路素子の電
   極引き出し領域とし、前記第２の絶縁膜上の部分を回路
   素子の動作領域とするようにパターニングする工程 とを含むことを特徴とする半導体集積回路装置の製造方
   法。