JPH07106556A

JPH07106556A - 半導体装置の製造方法

Info

Publication number: JPH07106556A
Application number: JP24704193A
Authority: JP
Inventors: Shinji Ogawa; 伸二小川
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 1993-10-01
Filing date: 1993-10-01
Publication date: 1995-04-21

Abstract

(57)【要約】【目的】絶縁ゲート型半導体装置のゲート端部の絶縁
膜の耐圧を高くする。【構成】シリコン基板１０の素子形成領域にゲート酸
化膜１２ａを設け、さらにリンのドーピングされた導電
性の多結晶シリコン膜１３を設ける。多結晶シリコン膜
をドライエッチング法により選択的に除去し、ゲート電
極１３ａを設ける。シリコン基板を熱酸化させて、ゲー
ト電極及びゲート酸化膜を隣接するソース領域形成部分
１５及びドレイン領域形成部分１６に酸化膜１３ａ１，
１５ｂ，１６ｂを設ける。酸化膜１３ａ１は、酸化膜１
５ｂ，１６ｂより１０ｎｍ程度厚くなっている。このた
め、各酸化膜をウエットエッチング法により除去したと
きに、ゲート電極下のゲート酸化膜はオーバーエッチン
グされない。したがって、不純物拡散させてソース領域
及びドレイン領域を設けたときに、ゲート電極とソース
領域及びドレイン領域端部の距離が確保され、絶縁耐圧
が高められる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に絶縁ゲート型半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】従来、この種の半導体装置の製造方法
は、例えば図５に示すように、Ｐ型シリコン半導体基板
１にフィールド酸化膜２を形成し、素子形成領域Ｄにゲ
ート酸化膜３を形成し、さらにリンのドーピンングされ
た多結晶シリコン膜４を形成した後、素子形成領域Ｄの
ゲート電極形成位置に選択的にホトレジスト膜５を設け
ている（図５（ａ）参照）。この多結晶シリコン膜４を
ドライエッチング法により選択的に除去してゲート電極
４ａを形成し（図５（ｂ）参照）、さらに、フィールド
酸化膜２をホトレジスト膜８で被覆した後、ゲート酸化
膜３を挟んで位置するソース領域形成部分６及びドレイ
ン領域形成部分７の酸化膜をウエットエッチング法によ
り選択的に除去する（図５（ｃ）参照）。ここで、ドラ
イエッチング法の代わりにウエットエッチング法を用い
た理由は、シリコン基板に与えるダメージがほとんどな
く、また、作業が簡単であり製造コストが安価になるた
めである。酸化膜の除去されたシリコン基板１内にイオ
ン注入法により５価の不純物としてヒ素イオン（以下、
Ａｓイオンと記す）を注入し（図５（ｄ）参照）、さら
に熱処理することによりＡｓイオンを拡散させてソース
領域６ａ及びドレイン領域７ａを形成している（図５
（ｅ）参照）。

【０００３】

【発明が解決しようとする課題】しかし、上記半導体装
置の製造方法によれば、ゲート電極４ａとゲート酸化膜
３とソース領域形成部分６及びドレイン領域形成部分７
の酸化膜６ｂ、７ｂとは、図６（ａ）に示すような関係
にあり、ゲート電極４ａとゲート酸化膜３の端部は、同
一垂直線上に位置している。このため、ソース領域形成
部分６及びドレイン領域形成部分７の酸化膜６ｂ、７ｂ
をウエットエッチン法によりエッチング除去すると、図
６（ｂ）に示すように、ゲート酸化膜３がオーバーエッ
チングされることになる。この状態で、ソース領域形成
部分６及びドレイン領域形成部分７にＡｓイオンを注入
し、さらに酸化雰囲気中にて熱酸化させると、図６
（ｃ）に示すように、ゲート電極４ａの側端部において
多結晶シリコン膜４ａが酸化された部分４ａ１と、Ａｓ
イオンが拡散した部分に形成された酸化膜６ｃ，７ｃと
が接触した状態になる。また、両者の接触部分は、ゲー
ト電極４ａの端部とも非常に近接している。その結果、
ゲート電極４ａの端部においてゲート電極４ａとソース
領域６ａ及びゲート電極４ａとドレイン領域７ａ間の絶
縁耐圧の劣化が生じ易く、半導体装置の信頼性が低下す
るという問題がある。

【０００４】かかる問題を避けるために、ゲートの側部
に絶縁膜の側壁を設けるようにした半導体装置の製造方
法が知られている（例えば、特開昭和６０−１３０８５
９号公報参照）。しかし、この製造方法によれば、側壁
を設ける工程が複雑であるため、半導体装置の製造コス
トが著しく上昇するという問題がある。

【０００５】本発明は、上記した問題を解決しようとす
るもので、簡単かつ安価な方法により信頼性の高い絶縁
ゲート型半導体装置を得ることができる半導体装置の製
造方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に上記請求項１に係る発明の構成上の特徴は、半導体基
板上にゲート絶縁膜を設けるゲート絶縁膜形成工程と、
ゲート絶縁膜上にゲート電極を設けるゲート電極形成工
程と、半導体基板を熱酸化させることによりゲート電極
表面の酸化膜の厚みが、同ゲート電極に隣接する半導体
基板の所定領域の酸化膜の厚みより大になるようにする
酸化膜形成工程と、各酸化膜をウエットエッチング法に
より除去する酸化膜除去工程と、半導体基板のゲート絶
縁膜を挟む所定領域に不純物を導入する不純物導入工程
とを設けたことにある。

【０００７】また、上記請求項２に係る発明の構成上の
特徴は、前記請求項１に記載の半導体装置の製造方法に
おいて、半導体基板を単結晶シリコンによって構成し、
ゲート電極を多結晶シリコンによって構成したことにあ
る。

【０００８】

【発明の作用・効果】上記のように構成した請求項１に
係る発明においては、ゲート電極形成後に、ゲート電極
及びゲート電極に隣接する半導体基板の例えばソース領
域形成部分及びドレイン領域形成部分を熱酸化すること
により、ゲート電極部分の酸化膜の膜厚をソース領域形
成部分及びドレイン領域形成部分における膜厚より大き
くなるようにした。このため、その後のウエットエッチ
ング法による酸化膜の除去工程において、ゲート電極部
分の酸化膜の除去がソース領域形成部分等の酸化膜の除
去より時間が掛かり、ゲート電極の直下のゲート酸化膜
がオーバーエッチングされることがない。

【０００９】そのため、ソース領域形成部分及びドレイ
ン領域形成部分への不純物の熱拡散工程において、ゲー
ト電極端部の酸化膜と、不純物の拡散時に半導体基板に
形成された酸化膜とがゲート酸化膜によって隔離され
る。また、半導体基板に形成された酸化膜の端部と、ゲ
ート電極の端部との距離も十分に保たれる。

【００１０】その結果、ゲート電極の端部において、ゲ
ート電極とソース領域間及びゲート電極とドレイン領域
間の絶縁耐圧が高められ、半導体装置の信頼性が高めら
れる。また、上記製造方法は、従来の製造工程に酸化膜
形成工程を付加するのみの簡易な方法であるため、わず
かの手間で上記の顕著な効果が得られる。

【００１１】また、上記のように構成した請求項２に係
る発明においては、半導体基板を単結晶シリコンとし、
かつゲート電極を多結晶シリコンとしたので、熱酸化す
ることによってゲート電極部分に形成される酸化膜が同
時に形成されるソース領域形成部分及びドレイン領域形
成部分に形成される膜厚より容易に大きくなる。したが
って、前記請求項１に記載のオーバエッチングされない
ことに関係した効果を最も確実に実現することができ
る。

【００１２】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１及び図２は、本発明に係る製造方法を用いた
シリコン半導体集積回路の製造工程を模式的に示したも
のである。まず、単結晶シリコンにより構成したＰ−形
シリコン半導体基板（以下、シリコン基板と記す）１０
に選択酸化法により厚さ９５０ｎｍのフィールド酸化膜
１１及びそれにより分離された素子形成領域Ｄを形成す
る。さらに、素子形成領域Ｄを犠性酸化し、ウエットエ
ッチング後、露出したシリコン基板１０の表面に熱酸化
により、厚さ５０ｎｍの酸化膜１２を形成する。このシ
リコン基板１０の表面に減圧ＣＶＤ法により厚さ４００
ｎｍの多結晶シリコン膜を形成し、さらにリンを熱拡散
させることにより、比抵抗２０オーム／□の導電性の多
結晶シリコン膜１３を形成する（図１（ａ）参照）。た
だし、ＣＶＤ法による多結晶シリコン膜の成膜時に、リ
ンをドーピングさせるようにしてもよい。

【００１３】つぎに、素子形成領域Ｄのゲート電極形成
部分にホトレジスト膜１４を選択的に設ける（図１
（ａ）参照）。このホトレジスト膜１４をエッチングの
マスクとして、反応イオンエッチング法等のドライエッ
チング法を用いて多結晶シリコン膜１３を選択的にエッ
チング除去し、ゲート電極１３ａを設ける（図１（ｂ）
参照）。この時、多結晶シリコン膜１３が除去される時
間より約３０％程度長い時間エッチングを行うようにす
る。これにより、図３（ａ）に詳細に示すように、ゲー
ト電極１３ａを挟むソース領域形成部分１５及びドレイ
ン領域形成部分１６の酸化膜１２が、約１５ｎｍ程度除
去される。

【００１４】このシリコン基板１０を、９５０゜Ｃの酸
化雰囲気中にて約３０分間熱酸化させる（図１（ｃ）参
照）。これにより、ゲート電極１３ａの表面に酸化膜１
３ａ１が形成され、かつソース領域形成部分１５及びド
レイン領域形成部分１６に酸化膜１５ｂ，１６ｂが追加
形成される。このとき、多結晶シリコンの方が単結晶シ
リコンに比べて酸化速度が速いため、図３（ｂ）に詳細
に示すように、酸化膜１３ａ１の厚さは約６０ｎｍにな
るのに対して、酸化膜１５ｂ，１６ｂ部の厚さは約５０
ｎｍになる。なお、図３（ｂ）に示す点線は、図３
（ａ）の外形位置を示すもので、酸化膜の成長の状態を
示すために付されたものである。

【００１５】つぎに、フィールド酸化膜１１上に、選択
的にホトレジスト膜１７を設け、ゲート電極１３ａの表
面の酸化膜１３ａと、ソース領域形成部分１５及びドレ
イン領域形形成部分１６の酸化膜１５ｂ，１６ｂをウエ
ットエッチング法によりエッチングを行う（図１（ｄ）
参照）。そして、ゲート電極１３ａの酸化膜１３ａ１が
除去されるまでエッチングを行うことにより、図３
（ｃ）に詳細に示すように、ゲート酸化膜１２ａがオー
バーエッチングされることなく、ソース領域形成部分１
５およびドレイン領域形成部分１６の酸化膜１５ｂ，１
６ｂが確実に除去される。また、ウエットエッチング法
を採用したことにより、ドライエッチング法に比べてシ
リコン基板１０に損傷が加えられることはほとんどな
い。

【００１６】ホトレジスト膜１７を除去した後、シリコ
ン面の露出したソース領域形成部分１５及びドレイン領
域形成部分１６にＡｓイオンを電圧４０ＫＶでドーズ量
３×１０¹⁵ｃｍ^-2注入する（図２（ｅ）参照）。

【００１７】そして、このシリコン基板１０を、酸素雰
囲気中にて９５０゜Ｃ，３０分熱処理し、注入されたＡ
ｓイオンを熱拡散させ、ソース領域１５ａ及びドレイン
領域１６ａを形成する（図２（ｆ）参照）。そして、図
４に詳細に示すように、Ａｓイオンの熱拡散と共に、ゲ
ート電極１３ａの表面に約６０ｎｍの膜厚の酸化膜１３
ａ２が形成され、かつソース領域１５ａ及びドレイン領
域１６ａの表面に約６０ｎｍの膜厚の酸化膜１５ｃ，１
６ｃが形成される。なお、図４に示す点線は、図３
（ｃ）の外形位置を示すもので、酸化膜の成長の状態を
示すために付されたものである。

【００１８】このとき、ゲート電極１３ａ直下のゲート
酸化膜１２ａはオーバーエッチングされていないので、
図４に示すように、ゲート電極１３ａ表面の酸化膜１３
ａ２と酸化膜１５ｃ，１６ｃとがゲート酸化膜１２ａに
よって隔てられ、両者間の距離が十分に保たれた状態に
なる。また、酸化膜１５ｃ，１６ｃとゲート電極１３ａ
の端部との距離も十分に保たれる。

【００１９】その結果、ゲート電極１３ａの端部におい
てゲート電極１３ａとソース領域１５ａ間及びゲート電
極１３ａとドレイン電極１６ａ間の絶縁耐圧が高めら
れ、半導体装置の信頼性が高められる。

【００２０】また、上記製造方法は、従来の製造工程に
熱酸化工程を加えるのみの簡易な方法であるため、わず
かの手間で上記効果を得ることができる。

【００２１】なお、上記実施例においては、本発明をＰ
−シリコン基板に適用した場合について説明している
が、その他に相補型半導体装置のＰウエル領域に本発明
を適用してもよい。

【００２２】また、不純物の導入方法としては、イオン
注入法を用いずに直接熱拡散法により行っても良い。

【図面の簡単な説明】

【図１】本発明の一実施例であるシリコン絶縁ゲート
型電界効果トランジスタの製造工程の一部を示す模式図
である。

【図２】同製造工程の一部を示す模式図である。

【図３】同ゲート電極形成部分、ゲート電極酸化部分
及び酸化膜除去部分を拡大して示す模式図である。

【図４】ソース領域及びドレイン領域形成部分へ不純
物を熱拡散させた部分を拡大して示す模式図である。

【図５】従来例に係るシリコン絶縁ゲート型電界効果
トランジスタの製造工程の一部を示す模式図である。

【図６】従来例に係るゲート電極形成部分、酸化膜除
去部分及びソース領域形成部分及びドレイン領域形成部
分へ不純物を熱拡散させた部分を拡大して示す模式図で
ある。

【符号の説明】

Ｄ…素子形成領域、１０…シリコン半導体基板、１１…
フィールド酸化膜、１２ａ…ゲート酸化膜、１３…多結
晶シリコン膜、１３ａ…ゲート電極、１３ａ１，１３ａ
２…熱酸化膜、１４，１７…ホトレジスト膜、１５…ソ
ース領域形成部分、１５ａ…ソース領域、１５ｂ，１５
ｃ…熱酸化膜、１６…ドレイン領域形成部分、１６ａ…
ドレイン領域、１６ｂ，１６ｃ…熱酸化膜。

Claims

【特許請求の範囲】

【請求項１】半導体基板上にゲート絶縁膜を設けるゲ
ート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を設けるゲート電極形
成工程と、前記半導体基板を熱酸化させることにより前記ゲート電
極表面の酸化膜の厚みが、同ゲート電極に隣接する前記
半導体基板の所定領域の酸化膜の厚みより大になるよう
にする酸化膜形成工程と、前記各酸化膜をウエットエッチング法により除去する酸
化膜除去工程と、前記半導体基板の前記ゲート絶縁膜を挟む所定領域に不
純物を導入する不純物導入工程とを設けたことを特徴と
する半導体装置の製造方法。
【請求項２】前記請求項１に記載の半導体装置の製造
方法において、前記半導体基板を単結晶シリコンによって構成し、前記
ゲート電極を多結晶シリコンによって構成したことを特
徴とする半導体装置の製造方法。