JPS6366419B2 - - Google Patents

Info

Publication number
JPS6366419B2
JPS6366419B2 JP13002182A JP13002182A JPS6366419B2 JP S6366419 B2 JPS6366419 B2 JP S6366419B2 JP 13002182 A JP13002182 A JP 13002182A JP 13002182 A JP13002182 A JP 13002182A JP S6366419 B2 JPS6366419 B2 JP S6366419B2
Authority
JP
Japan
Prior art keywords
silicon nitride
oxidation
silicon
nitride film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13002182A
Other languages
English (en)
Other versions
JPS5919357A (ja
Inventor
Saburo Oosaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13002182A priority Critical patent/JPS5919357A/ja
Publication of JPS5919357A publication Critical patent/JPS5919357A/ja
Publication of JPS6366419B2 publication Critical patent/JPS6366419B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
この発明は、シリコン窒化膜等の耐酸化性絶縁
膜を用いた半導体装置の製造方法に関し、特にこ
のような絶縁膜の耐酸化性の程度をイオン注入に
より変化させる方法に関するものである。 従来、シリコン窒化膜を用いた半導体装置の製
造方法、特にシリコン基板による集積回路装置等
の製造方法においては、シリコン窒化膜はその耐
酸化性を利用した基板の部分的酸化、いわゆる選
択酸化の工程に用いられることが多かつた。 以下図に従つて従来例の説明を行なう。 第1図は従来の選択酸化の工程を示す図であ
り、図において、1はシリコン基板、2は該基板
1の主表面上に形成されたシリコン酸化膜、3は
該酸化膜2上に形成されたシリコン窒化膜、4は
該シリコン窒化膜3をパターンニングするための
レジストマスク、12は選択酸化により形成され
たシリコン酸化膜である。 次に製造方法について説明する。 まず第1図aに示すようにシリコン基板1上に
シリコン酸化膜2を形成し、その上にシリコン窒
化膜3を形成する。この第1図aの構造に対し、
レジストマスク4を用いた写真製版技術等によ
り、シリコン窒化膜3の一部を除去し、第1図b
の構造を得る。次にイオン注入法等により、上記
シリコン窒化膜3の除去された部分からシリコン
基板1に対し、ボロン等をイオン注入し、レジス
ト4を除去した後、該シリコン基板1を酸化性雰
囲気中で熱処理してシリコン酸化膜12を形成す
る。 このようなシリコン窒化膜を用いた従来の選択
酸化法では、写真製版技術によるレジストをマス
クとして、不必要な部分のシリコン窒化膜を除去
した後に酸化性雰囲気中で熱処理を行つていた。 ところが、このような従来の方法には、シリコ
ン窒化膜のパターンニング除去工程が含まれてお
り、このためマスクであるレジストとシリコン窒
化膜との密着性の良し悪し、又パターンニング除
去に伴うサイドエツチング効果等により、レジス
トパターンが正確に形成されていても、最終的な
酸化膜のパターン寸法や形状について、精度と再
現性を十分得ることができなかつた。 この発明は、上記のような問題点を解決するた
めになされたもので、酸化膜形成のためのマスク
となる耐酸化性膜にイオン注入して酸化速度を変
化させ、その後熱処理を行つて、イオン注入した
領域に酸化膜を形成するようにすることにより、
酸化膜パターンの寸法や形状における精度と再現
性を向上することができる半導体装置の製造方法
に得ることを目的とする。 以下この発明の一実施例を図について説明す
る。 第2図は本発明の一実施例による半導体装置の
製造方法を工程順に示す断面図であり、図中第1
図と同一符号は同一のものを示し、22はシリコ
ン窒化膜3の酸化膜化した部分である。 次に製造方法について説明する。 まず、第2図aに示すように、シリコン半導体
基板1の主表面上にシリコン酸化膜2を形成し、
その上にシリコン窒化膜3を形成する。続いて写
真製版技術によりシリコン窒化膜3上に必要とす
るレジストパターン4を形成する。これを第2図
bに示す。 第2図bに示された半導体基板上のシリコン窒
化膜3に対し、たとえばリンを、イオン注入法に
より注入する。このときの注入条件としては、イ
オンがレジスト4を通過しない程度のエネルギー
であればいくらでもよく、また注入量及び注入角
度についても、用途・目的に応じて任意に設定し
てよい。また、上記リンのイオン注入前に、たと
えばボロン等の異種の不純物を基板側へ注入する
ようにしてもよい。 その後レジスト4を除去した後、酸化性雰囲気
中で熱処理すると、上記シリコン窒化膜3はリン
のイオン注入領域の耐酸化性が弱まつているため
この部分が酸化膜22に変わる。 次に本発明を適用した実験例について説明す
る。 まず、第2図aのシリコン半導体基板1として
P形〈111〉のシリコン基板を用い、この上に
1000Åの熱酸化膜2及び400Åのシリコン窒化膜
3を形成する。続いて、第2図bに示すように、
写真製版技術を用いてレジスト4により必要とす
るパターンを形成した後、シリコン半導体基板1
に対し、リンをイオン注入技術により注入した。
注入条件は、注入量を5×1015、1×1016、2×
1016atoms/cm2とし、いづれの場合も注入エネル
ギーについては、注入された不純物の最大濃度に
なる深さが、上記シリコン窒化膜3の膜厚のほぼ
中心になる様に選んだ。 次にシリコン半導体基板を1050℃のH2/O2
囲気中で約7時間熱酸化を行つた。この熱処理後
の断面構造は第2図cのようになつている。 レジストにより選択的にリンがイオン注入され
た領域22の酸化膜厚の測定結果は下記に示すと
おりである。
【表】 また、リンがイオン注入されていない領域につ
いては、シリコン窒化膜3がまだ幾分残存してお
り、耐酸化性の変化のないことを示していた。 このような本実施例では、半導体基板主面上に
形成されたシリコン窒化膜に対して、選択的にリ
ンをイオン注入した後、半導体基板を酸化性雰囲
気中で熱処理するようにしたので、窒化膜の、イ
オン注入された部分のみを選択的に他の部分より
速く酸化膜に変えることができ、選択的な酸化膜
の形成が可能となる。またレジストパターンを、
窒化膜の選択エツチングのためではなく、選択的
なイオン注入のためのマスクとして用いているた
め、最終的に形成される絶縁膜のパターンや形状
に、従来法のようなレジストの密着性やサイドエ
ツチ等による精度あるいは再現性の低下が少なく
なる。 またシリコン窒化膜のイオン注入による耐酸化
性の度合いは、注入される不純物の注入量に依存
するから、第2図cに示されるシリコン基板上の
酸化膜22の厚みも、酸化温度・時間及び注入量
によつて正確に制御できる。 なお、上記実施例では、シリコン基板主面上に
形成されたシリコン窒化膜に対する、リンの選択
的イオン注入について説明したが、基板は半導体
なら何でもよく、注入不純物の絶縁膜の耐酸化性
を変化させるものであれば、異種の不純物の組み
合わせでもよく、注入も条件等を変えて何回行つ
てもよい。また、絶縁膜もシリコン窒化膜に限ら
ず、シリコン、オキシナイトライド等でもよい。 さらに上記実施例では、耐酸化性絶縁膜に選択
的にイオン注入を行なう場合について示したが、
本発明は耐酸化性絶縁膜全面にイオン注入する場
合にも適用できる。 すなわち本発明の原理は半導体基板主表面上に
形成されたシリコン窒化膜等の耐酸化性絶縁膜に
対し、酸化雰囲気中での酸化速度をリン等のイオ
ン注入によつて加速させるもので、イオン注入量
あるいはイオン注入深さ(注入エネルギー)を変
えることで、酸化速度あるいは酸化厚さを正確に
制御できるものであり、従つて本発明は、上記実
施例以外の応用例として、シリコン窒化膜の表面
部分全面に熱酸化膜を形成する場合にも適用でき
る。この場合イオン注入の注入量、あるいは注入
エネルギーを変えることにより、基板表面部の任
意の深さまで酸化することができ、しかも酸化性
雰囲気中での熱処理をより低温かつ短時間で行な
うことができる効果がある。 以上のように本発明によれば、窒化膜形成のた
めのマスクとなる耐酸化性絶縁膜にイオン注入を
施して、その酸化速度を加速し、その後熱処理を
行つて、イオン注入した領域に酸化膜を形成する
ようにしたので、耐酸化性絶縁膜のパターンニン
グ工程をなくして、酸化膜パターンの寸法や形状
における精度及び再現性を向上することができ、
しかも酸化処理をより低温かつ短時間で行なうこ
とができる効果がある。
【図面の簡単な説明】
第1図は従来法によるシリコン窒化膜を用いた
シリコン基板の選択酸化法の一例を示す断面図、
第2図は本発明の一実施例による半導体装置の製
造方法を説明するための断面図である。 図において、1はシリコン基板、2はシリコン
酸化膜、3はシリコン窒化膜、4はレジスト、2
2はシリコン窒化膜の酸化膜化部分である。なお
図中同一符号は同一又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板主表面上に耐酸化性絶縁膜を形成
    する第1の工程と、 該耐酸化性絶縁膜に不純物をイオン注入する第
    2の工程と、 上記半導体基板を酸素雰囲気中で熱処理する第
    3の工程とを含むことを特徴とする半導体装置の
    製造方法。 2 上記半導体基板をシリコン、イオン注入する
    不純物をリン、上記耐酸化性絶縁膜をシリコン窒
    化膜としたことを特徴とする特許請求の範囲第1
    項記載の半導体装置の製造方法。
JP13002182A 1982-07-24 1982-07-24 半導体装置の製造方法 Granted JPS5919357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13002182A JPS5919357A (ja) 1982-07-24 1982-07-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13002182A JPS5919357A (ja) 1982-07-24 1982-07-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5919357A JPS5919357A (ja) 1984-01-31
JPS6366419B2 true JPS6366419B2 (ja) 1988-12-20

Family

ID=15024199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13002182A Granted JPS5919357A (ja) 1982-07-24 1982-07-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5919357A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940735A (en) * 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films
JP4872395B2 (ja) * 2006-03-15 2012-02-08 ヤマハ株式会社 シリコン酸化膜形成法、容量素子の製法及び半導体装置の製法

Also Published As

Publication number Publication date
JPS5919357A (ja) 1984-01-31

Similar Documents

Publication Publication Date Title
US4253888A (en) Pretreatment of photoresist masking layers resulting in higher temperature device processing
JPH08148649A (ja) 半導体装置の製造方法
JPH0628282B2 (ja) 半導体装置の製造方法
US4311533A (en) Method of making self-aligned differently doped regions by controlled thermal flow of photoresist layer
JPS6366419B2 (ja)
JP2822211B2 (ja) 半導体装置の製造方法
JPS5984436A (ja) 半導体装置の製造方法
JPH03116968A (ja) 半導体装置の製造方法
JPS5861625A (ja) 半導体装置の製造方法
KR0124637B1 (ko) 반도체소자의 격리막 형성방법
JPH02142117A (ja) 半導体集積回路の製造方法
KR0124643B1 (ko) 반도체소자의 격리막 형성방법
JP2727347B2 (ja) 半導体装置の製造方法
KR970003735B1 (ko) 바이폴라 집적회로 제조방법
JPS59964A (ja) 半導体装置の製造方法
JPS6098641A (ja) 半導体装置の製造方法
JPH0117256B2 (ja)
JPS6119144A (ja) 半導体装置の製造方法
JPS60258965A (ja) 半導体装置の製造方法
JPS61136233A (ja) 半導体装置の製造方法
JPH05121421A (ja) 半導体装置の製造方法
JPS6118149A (ja) 半導体装置の製造方法
JPS6161546B2 (ja)
JPS59135764A (ja) 半導体装置の製造方法
JPS5928356A (ja) 半導体装置の製造方法