JPS63102337A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63102337A
JPS63102337A JP24874186A JP24874186A JPS63102337A JP S63102337 A JPS63102337 A JP S63102337A JP 24874186 A JP24874186 A JP 24874186A JP 24874186 A JP24874186 A JP 24874186A JP S63102337 A JPS63102337 A JP S63102337A
Authority
JP
Japan
Prior art keywords
trench
oxide film
impurity
silicon substrate
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24874186A
Other languages
English (en)
Other versions
JPH0740586B2 (ja
Inventor
Katsuya Ishikawa
克也 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP24874186A priority Critical patent/JPH0740586B2/ja
Publication of JPS63102337A publication Critical patent/JPS63102337A/ja
Publication of JPH0740586B2 publication Critical patent/JPH0740586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板の溝部(以下、トレンチという)
の内部に、イオン注入による不純物領域を形成する方法
に関するものである。
従来の技術 イオン注入は、半導体集積回路におけるトレンチ内面へ
の不純物領域形成の1つの手法としても、現在用いられ
ている。その際、イオンの単結晶中におけるチャンネリ
ングを避けるために、イオン注入方向tiを、通常基板
の垂直な方向tより5〜9°程度傾けて注入するのが一
般的となっている。ti/を角度が5〜9°の一般的な
イオン注入装置を用いた場合、第4図の不純物領域4の
ようにトレンチ底部が側壁より深(なってしまう。
発明が解決しようとする問題点 そこで、トレンチ底部に不純物が多く入るため、トレン
チキャパシタンスを作成した時にトレンチ底部よりリー
ク電流が増したり、空乏層の不均一性が生じたりする問
題が出てくる。
イオン注入法を利用して、トレンチ側壁および底部に均
一に注入するためには、ti/を角度の大きな特別な装
置を用いて、トレンチ側壁へ注入した後、トレンチ底部
へはti/を角度の小さい装置を用いて再度注入しな(
ではならない。
問題点を解決するための手段 前項の問題点を解決するために、本発明は、あらかじめ
、トレンチ底部に高濃度の不純物を注入した後、酸化さ
せる。その後、この酸化膜を通して、高エネルギーでイ
オン注入することによりトレンチ内に均一に注入するこ
とが可能となる。
作用 トレンチ内に均一に不純物領域を形成することにより、
素子の電流リークがなく、容量の大きい電気的性質の向
上および信頼性の向上が得られる。
実施例 以下、本発明の一実施例を、図面を用いて詳細に説明す
る。第1図〜第3図は、トレンチ内に均一に不純物を形
成する方法を示した工程順断面図である。第1図は、シ
リコン基板10上に、酸化膜1をマスクとしてドライエ
ツチングによりトレンチを形成後、n型不純物としてA
sをイオン注入により注入し、トレンチ底部に高濃度不
純物領域2を形成している。第2図は、第1図のシリコ
ン基板10を酸化させて、トレンチ底部を増速酸化させ
てトレンチ底部は厚く、そして、トレンチ側壁は薄く酸
化膜3を形成し、その後、トレンチ内に均一にn型不純
物領域4を形成するように、Asをイオン注入する。そ
して、アニールする前に酸化膜3を除去することにより
、酸化膜3に注入された多量のAs不純物を取り除き、
その後アニールして不純物の活性化を行い、トレンチ内
に均一に不純物領域4を形成する。
発明の詳細 な説明したように、本発明によれば、イオン注入を用い
てトレンチ内に均一に不純物領域を形成できる。そして
、素子の電気的性質の向上および信頼性の向上が得られ
る。
【図面の簡単な説明】
第1図から第3図は本発明の一実施例の製造工程を示す
工程順断面図、第4図は従来の方法を説明するための半
導体装置断面図である。 1・・・・・・酸化膜マスク、2・・・・・・高濃度n
型不純物領域、3・・・・・・酸化膜、4・・・・・・
n型不純物領域、10・・・・・・シリコン基板。

Claims (1)

    【特許請求の範囲】
  1. シリコン基板に溝を形成し、その溝の底部にイオン注入
    を行ない、その注入欠陥による増速酸化により得られる
    酸化膜を形成することを特徴とする半導体装置の製造方
    法。
JP24874186A 1986-10-20 1986-10-20 半導体装置の製造方法 Expired - Lifetime JPH0740586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24874186A JPH0740586B2 (ja) 1986-10-20 1986-10-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24874186A JPH0740586B2 (ja) 1986-10-20 1986-10-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63102337A true JPS63102337A (ja) 1988-05-07
JPH0740586B2 JPH0740586B2 (ja) 1995-05-01

Family

ID=17182671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24874186A Expired - Lifetime JPH0740586B2 (ja) 1986-10-20 1986-10-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0740586B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273913A (en) * 1992-07-07 1993-12-28 International Business Machines Corporation High performance lateral PNP transistor with buried base contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273913A (en) * 1992-07-07 1993-12-28 International Business Machines Corporation High performance lateral PNP transistor with buried base contact

Also Published As

Publication number Publication date
JPH0740586B2 (ja) 1995-05-01

Similar Documents

Publication Publication Date Title
JPH04102317A (ja) 半導体装置の製造方法
JPH01125935A (ja) 半導体装置の製造方法
JPS63244776A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS63102337A (ja) 半導体装置の製造方法
CN111128725A (zh) 一种igbt器件制备方法
JPH1187706A (ja) 半導体装置の製造方法
JP2005026652A (ja) 半導体素子の製造方法
KR100250751B1 (ko) 반도체 소자의 제조방법
JPH04137730A (ja) 半導体装置の製造方法
JPH03229427A (ja) Mos型半導体装置の製造方法
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
JPH0437168A (ja) 半導体装置及びその製造方法
JPS62241376A (ja) Mos型半導体装置の製造方法
JPS63133659A (ja) 半導体装置の製造方法
JPS63261879A (ja) 半導体装置の製造方法
KR100588781B1 (ko) 반도체 소자 및 그 제조방법
KR20040006417A (ko) 반도체 소자의 제조 방법
KR19980046004A (ko) 반도체 소자 및 그의 제조방법
KR19980069097A (ko) 반도체 장치의 제조 방법
JPS63119560A (ja) 半導体装置の製造方法
KR100290898B1 (ko) 반도체소자의 산화막 형성방법
JPS63102352A (ja) 半導体装置の製造方法
JPS63124571A (ja) 半導体装置の製造方法
KR20040046514A (ko) 반도체 소자의 소자 분리막 형성방법
JPH03181136A (ja) 半導体装置の製造方法