JPH0740586B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0740586B2 JPH0740586B2 JP24874186A JP24874186A JPH0740586B2 JP H0740586 B2 JPH0740586 B2 JP H0740586B2 JP 24874186 A JP24874186 A JP 24874186A JP 24874186 A JP24874186 A JP 24874186A JP H0740586 B2 JPH0740586 B2 JP H0740586B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- impurity region
- oxide film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板の溝部(以下、トレンチという)
の内部に、イオン注入による不純物領域を形成する半導
体装置の製造方法に関するものである。
の内部に、イオン注入による不純物領域を形成する半導
体装置の製造方法に関するものである。
従来の技術 イオン注入は、半導体集積回路におけるトレンチ内面へ
の不純物領域形成の1つの手法としても、現在用いられ
ている。その際、イオンの単結晶中におけるチャンネリ
ングを避けるために、イオン注入方向(tilt角度)を、
通常基板の垂直な方向より5〜9°程度傾けて注入する
のが一般的となっている。tilt角度が5〜9°の一般的
なイオン注入装置を用いた場合、第4図に示すように、
例えばAsイオンを注入した場合、n型不純物領域4が側
壁よりトレンチ底部の方が深くなってしまう。
の不純物領域形成の1つの手法としても、現在用いられ
ている。その際、イオンの単結晶中におけるチャンネリ
ングを避けるために、イオン注入方向(tilt角度)を、
通常基板の垂直な方向より5〜9°程度傾けて注入する
のが一般的となっている。tilt角度が5〜9°の一般的
なイオン注入装置を用いた場合、第4図に示すように、
例えばAsイオンを注入した場合、n型不純物領域4が側
壁よりトレンチ底部の方が深くなってしまう。
発明が解決しようとする問題点 そこで、トレンチ底部に不純物が多く入るため、トレン
チキャパシタンスを作成した時にトレンチ底部よりリー
ク電流が増したり、空乏層の不均一性が生じたりする問
題が出てくる。
チキャパシタンスを作成した時にトレンチ底部よりリー
ク電流が増したり、空乏層の不均一性が生じたりする問
題が出てくる。
イオン注入法を利用して、トレンチ側壁および底部に均
一に注入するためには、tilt角度の大きな特別な装置を
用いて、トレンチ側壁へ注入した後、トレンチ底部へは
tilt角度の小さい装置を用いて再度注入しなくてはなら
ない。
一に注入するためには、tilt角度の大きな特別な装置を
用いて、トレンチ側壁へ注入した後、トレンチ底部へは
tilt角度の小さい装置を用いて再度注入しなくてはなら
ない。
問題点を解決するための手段 前項の問題点を解決するために、本発明は、あらかじ
め、トレンチ底部に高濃度の不純物を注入した後、前記
トレンチの表面を酸化させる。その後、この酸化膜を通
して、高エネルギーで斜め方向よりイオン注入すること
によりトレンチ内に均一な深さに注入することが可能と
なる。
め、トレンチ底部に高濃度の不純物を注入した後、前記
トレンチの表面を酸化させる。その後、この酸化膜を通
して、高エネルギーで斜め方向よりイオン注入すること
によりトレンチ内に均一な深さに注入することが可能と
なる。
作用 トレンチ内に均一に不純物領域を形成することにより、
素子の電流リークがなく、容量の大きい電気的性質の向
上および信頼性の向上が得られる。
素子の電流リークがなく、容量の大きい電気的性質の向
上および信頼性の向上が得られる。
実施例 以下、本発明の一実施例を、図面を用いて詳細に説明す
る。第1図〜第3図は、トレンチ内に均一に不純物を形
成する方法を示した工程順断面図である。第1図は、シ
リコン基板10上に、酸化膜1をマスクとしてドライエッ
チングによりトレンチを形成後、n型不純物としてAsを
シリコン基板10に対して垂直方向にイオン注入により注
入し、トレンチ底部に高濃度不純物領域2を形成してい
る。第2図は、第1図のシリコン基板10を酸化させて、
トレンチ底部を増速酸化させてトレンチ底部は厚く、そ
して、トレンチ側壁は薄く酸化膜3を形成し、その後、
トレンチ内に均一にn型不純物領域4を形成するよう
に、Asをシリコン基板10に対して斜め方向よりイオン注
入する。そして、アニールする前に酸化膜3を除去する
ことにより、酸化膜3に注入された多量のAs不純物を取
り除き、その後アニールして不純物の活性化を行い、ト
レンチ内に均一に不純物領域4を形成する。
る。第1図〜第3図は、トレンチ内に均一に不純物を形
成する方法を示した工程順断面図である。第1図は、シ
リコン基板10上に、酸化膜1をマスクとしてドライエッ
チングによりトレンチを形成後、n型不純物としてAsを
シリコン基板10に対して垂直方向にイオン注入により注
入し、トレンチ底部に高濃度不純物領域2を形成してい
る。第2図は、第1図のシリコン基板10を酸化させて、
トレンチ底部を増速酸化させてトレンチ底部は厚く、そ
して、トレンチ側壁は薄く酸化膜3を形成し、その後、
トレンチ内に均一にn型不純物領域4を形成するよう
に、Asをシリコン基板10に対して斜め方向よりイオン注
入する。そして、アニールする前に酸化膜3を除去する
ことにより、酸化膜3に注入された多量のAs不純物を取
り除き、その後アニールして不純物の活性化を行い、ト
レンチ内に均一に不純物領域4を形成する。
発明の効果 以上説明したように、本発明によれば、イオン注入を用
いてトレンチ内に均一に不純物領域を形成できる。そし
て、素子の電気的性質の向上および信頼性の向上が得ら
れる。
いてトレンチ内に均一に不純物領域を形成できる。そし
て、素子の電気的性質の向上および信頼性の向上が得ら
れる。
第1図から第3図は本発明の一実施例の製造工程を示す
工程順断面図、第4図は従来の方法を説明するための半
導体装置断面図である。 1……酸化膜、2……高濃度n型不純物領域、3……酸
化膜、4……n型不純物領域、10……シリコン基板。
工程順断面図、第4図は従来の方法を説明するための半
導体装置断面図である。 1……酸化膜、2……高濃度n型不純物領域、3……酸
化膜、4……n型不純物領域、10……シリコン基板。
Claims (1)
- 【請求項1】シリコン基板に溝を形成する工程と、その
溝の底部にイオン注入を行ない、その注入欠陥による増
速酸化により得られる酸化膜を形成する工程と、前記シ
リコン基板表面に対して斜め方向より前記溝にイオン注
入を行なう工程とを備えたことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24874186A JPH0740586B2 (ja) | 1986-10-20 | 1986-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24874186A JPH0740586B2 (ja) | 1986-10-20 | 1986-10-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63102337A JPS63102337A (ja) | 1988-05-07 |
| JPH0740586B2 true JPH0740586B2 (ja) | 1995-05-01 |
Family
ID=17182671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24874186A Expired - Lifetime JPH0740586B2 (ja) | 1986-10-20 | 1986-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740586B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273913A (en) * | 1992-07-07 | 1993-12-28 | International Business Machines Corporation | High performance lateral PNP transistor with buried base contact |
-
1986
- 1986-10-20 JP JP24874186A patent/JPH0740586B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63102337A (ja) | 1988-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| JPH01125935A (ja) | 半導体装置の製造方法 | |
| JPH0697665B2 (ja) | 集積回路構成体の製造方法 | |
| KR100798158B1 (ko) | 반도체 디바이스 제조 방법 | |
| JPH0740586B2 (ja) | 半導体装置の製造方法 | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| US7071076B2 (en) | Method of manufacturing semiconductor device | |
| JPS6398124A (ja) | 半導体装置の製造方法 | |
| KR100250751B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6293955A (ja) | 半導体装置の製造方法 | |
| KR0161728B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| JPS63133659A (ja) | 半導体装置の製造方法 | |
| KR20030048959A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPS62132356A (ja) | 半導体装置の製造方法 | |
| KR100242524B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100210850B1 (ko) | 수직 및 수평형 트랜치 캐패시터 제조방법 | |
| KR100972902B1 (ko) | 반도체 메모리 소자의 소자분리막 제조방법 | |
| KR100351905B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| KR900008620B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JP3312384B2 (ja) | ラテラルバイポーラトランジスタとその製造方法 | |
| JPS63102352A (ja) | 半導体装置の製造方法 | |
| JPS6297364A (ja) | 半導体装置の製造方法 | |
| JPS63119559A (ja) | 半導体装置の製造方法 |