JPS63124571A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63124571A JPS63124571A JP27117286A JP27117286A JPS63124571A JP S63124571 A JPS63124571 A JP S63124571A JP 27117286 A JP27117286 A JP 27117286A JP 27117286 A JP27117286 A JP 27117286A JP S63124571 A JPS63124571 A JP S63124571A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- tungsten
- polycrystalline silicon
- oxide film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 18
- 239000010937 tungsten Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000001947 vapour-phase growth Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- -1 Arsenic ions Chemical class 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000011574 phosphorus Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- XNSKTBBHUOFMFD-UHFFFAOYSA-N [P]=O.[W] Chemical compound [P]=O.[W] XNSKTBBHUOFMFD-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、轡にＭＯ８型Ｌ
ＤＤ）ランリスタの拡散層形成方法に関する。
ＤＤ）ランリスタの拡散層形成方法に関する。
〔従来の技術」
従来、ゲート１！他の側面に側壁を有するＭＯ８型トラ
ンジスタは、第６図乃至第９図に示した方法で形成され
ている。まず、第６図に示すように、半導体基板１上に
酸化膜２を形成する。この酸化膜２上に、多結晶シリコ
ンを成長し、パターニングを行ない、ゲート電極３を形
成する。
ンジスタは、第６図乃至第９図に示した方法で形成され
ている。まず、第６図に示すように、半導体基板１上に
酸化膜２を形成する。この酸化膜２上に、多結晶シリコ
ンを成長し、パターニングを行ない、ゲート電極３を形
成する。
その後、半導体基板１と逆導電型の不純物をイオン注入
法により半導体基板］の領域４へ４入する。たとえば半
導体基板１がＰ型の場合は、リンを４０ＫｅＶ、］ Ｘ
Ｉ Ｏ”ｔｘ ”の条件でイオン注入を行う。
法により半導体基板］の領域４へ４入する。たとえば半
導体基板１がＰ型の場合は、リンを４０ＫｅＶ、］ Ｘ
Ｉ Ｏ”ｔｘ ”の条件でイオン注入を行う。
その後、ゲート電極３の側面に側壁を形成しようとする
材料、たとえば気相成長法による酸化膜５を、半導体基
板１上に堆積する（第７図）。次に、気相成長法による
酸化１１１１［５の全面エツチバ。
材料、たとえば気相成長法による酸化膜５を、半導体基
板１上に堆積する（第７図）。次に、気相成長法による
酸化１１１１［５の全面エツチバ。
りを異方性ドライエッチにより行い、ゲート電極３の側
面に側壁を残す（第８図）。
面に側壁を残す（第８図）。
この側楡をマスクとして利用し、半導体基板１と逆導電
型の高濃度不純物を、イオン注入法により、半導体基板
１へ尋する（１０５）。たとえば、ヒ素を１５０ＫｅＶ
、ｌＸｌ０ α の条件でイオン注入を行う（第９図
）。
型の高濃度不純物を、イオン注入法により、半導体基板
１へ尋する（１０５）。たとえば、ヒ素を１５０ＫｅＶ
、ｌＸｌ０ α の条件でイオン注入を行う（第９図
）。
前遅した従来の半導体装置の製造方法は、ゲート電極３
の側面に側壁を残すため、異方性ドライエッチにより、
工、テバックを行う必要がある。
の側面に側壁を残すため、異方性ドライエッチにより、
工、テバックを行う必要がある。
このとき、ドライエ、テのダメージにより、半導体基１
１甲２よびゲー）［極３中に結晶欠陥が形成されるとい
う欠点がある。、また、工、チングのガス粒子が、半導
体基板］あるいはゲー１−［極３へ浸入するという欠点
がある。
１甲２よびゲー）［極３中に結晶欠陥が形成されるとい
う欠点がある。、また、工、チングのガス粒子が、半導
体基板］あるいはゲー１−［極３へ浸入するという欠点
がある。
従来方法により、拡牧１ｗ６を形成した場合、前述した
埋出により、デバイス特性物に拡散層の接合特注の劣化
を引き起すという問題がある。
埋出により、デバイス特性物に拡散層の接合特注の劣化
を引き起すという問題がある。
本発明の目的は、前記問題点を解決し、接合特注が劣化
せず、結晶欠陥が形成されないようにした半導体装置の
製造方法を提供することにある。
せず、結晶欠陥が形成されないようにした半導体装置の
製造方法を提供することにある。
本発明の半導体装置の製造方法の構成は、半導体基板上
ＩＣシリコン酸化膜を形成する工程と、前記シリコン酸
化膜上に多結晶シリコンを形成する工程と、前記多結晶
シリコンをパターニングしてゲート電極を形成する工程
と、気相成長方法にて前記ゲート電極のみにタングステ
ンな被着する工程と、前記タングステンが被着したゲー
ト電極をマスクとして、イオン注入法により前記半導体
基板へ不純物を導入する工程とを含むことを特徴とする
。
ＩＣシリコン酸化膜を形成する工程と、前記シリコン酸
化膜上に多結晶シリコンを形成する工程と、前記多結晶
シリコンをパターニングしてゲート電極を形成する工程
と、気相成長方法にて前記ゲート電極のみにタングステ
ンな被着する工程と、前記タングステンが被着したゲー
ト電極をマスクとして、イオン注入法により前記半導体
基板へ不純物を導入する工程とを含むことを特徴とする
。
次に本発明について図面を参照しながら詳細に説明する
。
。
第１図、第２図は本発明の第１の実施例の半導体装置の
製造方法の主壁工程を工程順に示した即「面図である。
製造方法の主壁工程を工程順に示した即「面図である。
まず、第１図において、２ｍシリコン基板１】上にゲー
ト酸化膜となる熱ンリコン改化膜１２を２００ｘ形成す
る。その上に、多結晶シリコン＜ ４０００１）を堆積
し、パターニングを行い、ゲート電極１３を形成する。
ト酸化膜となる熱ンリコン改化膜１２を２００ｘ形成す
る。その上に、多結晶シリコン＜ ４０００１）を堆積
し、パターニングを行い、ゲート電極１３を形成する。
気相成長方法により、タングステン１４を多結晶シリコ
ン上のみに選択的に２０００１被着する。次に、ヒ素を
１５０ＫｅＶ、 ｌ ＸＩ ０１６Ｃ２に−の条件で
イオン注入を行い、高濃度の拡散層１５を形成する。次
にタングステン１４を硫酸と過酸化水累水との混合溶液
にて除去した後、リンを３０ Ｋｅ Ｖ、 Ｉ Ｘ １
０−”ｃｍ’２の条件でイオン注入し、低濃度の拡散層
１６を形成する（第２図）。以上の工程により、デバイ
ス劣化のない拡散層】６が得られる。
ン上のみに選択的に２０００１被着する。次に、ヒ素を
１５０ＫｅＶ、 ｌ ＸＩ ０１６Ｃ２に−の条件で
イオン注入を行い、高濃度の拡散層１５を形成する。次
にタングステン１４を硫酸と過酸化水累水との混合溶液
にて除去した後、リンを３０ Ｋｅ Ｖ、 Ｉ Ｘ １
０−”ｃｍ’２の条件でイオン注入し、低濃度の拡散層
１６を形成する（第２図）。以上の工程により、デバイ
ス劣化のない拡散層】６が得られる。
次に本発明の第２の実施例の半導体装置の製造方法を第
３図乃至第５図を参照して説明する。
３図乃至第５図を参照して説明する。
まず、第３図に示すように、Ｐ型シリコン基板１１上に
、熱シリコン酸化膜１２を形成し、その上に多結晶シリ
コンのゲート電極】３を形成するまでは、前記第１の実
施例と同様である。次に、多結晶シリコンのゲート電極
１３をマスクＫして、リンを７０ＫｅＶ、ｌＸ１０
α の条件でイオン注入法により、シリコン基板１１中
へ導入する。
、熱シリコン酸化膜１２を形成し、その上に多結晶シリ
コンのゲート電極】３を形成するまでは、前記第１の実
施例と同様である。次に、多結晶シリコンのゲート電極
１３をマスクＫして、リンを７０ＫｅＶ、ｌＸ１０
α の条件でイオン注入法により、シリコン基板１１中
へ導入する。
窒素雰囲気中９５０℃、３０分の熱処理を行い、活性化
した低濃度の拡散層２５を形成する。
した低濃度の拡散層２５を形成する。
その後、多結晶シリコンのゲート電極１３のみにタング
ステン２４を気相成長方法にて、選択的に５００１被層
する。次に、タングステン２４が被層したゲート電極１
３をマスクとして、ヒ素を１００ＫｅＶ、ＩＸＩ Ｏｃ
ｍ −の条件でイオン注入を行う。これにより、半導体
基板１１中に高濃度の拡Ｉ＆＠２６を形成する（第４図
）。
ステン２４を気相成長方法にて、選択的に５００１被層
する。次に、タングステン２４が被層したゲート電極１
３をマスクとして、ヒ素を１００ＫｅＶ、ＩＸＩ Ｏｃ
ｍ −の条件でイオン注入を行う。これにより、半導体
基板１１中に高濃度の拡Ｉ＆＠２６を形成する（第４図
）。
ヒ素イオン注入のときに、ゲート電極１３上部に被層し
たタングステン２４！丁、ヒ素イオンのノ、クオンによ
り、ゲート電極１３中に導入される。
たタングステン２４！丁、ヒ素イオンのノ、クオンによ
り、ゲート電極１３中に導入される。
ヒ素イオン注入後、タングステン２４を第１の実施例で
示した浴液で除去し、窒素雰囲気中９００℃。
示した浴液で除去し、窒素雰囲気中９００℃。
１０分の熱処理を行うと、活性化した鍋＃度の拡散層２
６が形成さると同時に、ゲート電極１３上部にはタング
ステンとシリコンが反応して、低抵抗なタングステン嘩
ンリサイド２７が形成される（第５図）。
６が形成さると同時に、ゲート電極１３上部にはタング
ステンとシリコンが反応して、低抵抗なタングステン嘩
ンリサイド２７が形成される（第５図）。
以上の工程により、デバイス劣化のない拡散層２６が形
成できると同時に、低抵抗なゲート電極１３が形成でき
る。
成できると同時に、低抵抗なゲート電極１３が形成でき
る。
以上説明したよう和、本発明によれば、気相成長方法に
よるタングステンは多結晶シリコン上には成長し、酸化
膜上には成長しないという性質を利用して、ゲート電極
の側壁をタングステンで形成することにより、デバイス
劣化のない拡散層を形成することができる効果がある。
よるタングステンは多結晶シリコン上には成長し、酸化
膜上には成長しないという性質を利用して、ゲート電極
の側壁をタングステンで形成することにより、デバイス
劣化のない拡散層を形成することができる効果がある。
第１図、第２図は本発明の第１の実施例の半導体装置の
製造方法を工程順に示す断面図、第３図乃至第５図は本
発明の第２の実施例の半導体装置の製造方法を工程順に
示す断面図、第６図乃至第９図は従来の半導体装置の製
造方法を工程順に示す断面図である。 １．１１・・・・・・半導体基板、２，５．１２・・・
・−・酸化膜、３．１３・・・・・・多結晶シリコン、
４．６．１５゜１６．２５．２６・・・・・・拡散層、
１４．２４・・・・・・タングステン、２７・・・・・
・タングステン・７９サイド。 筈２図 粥３図 ダＳ図
製造方法を工程順に示す断面図、第３図乃至第５図は本
発明の第２の実施例の半導体装置の製造方法を工程順に
示す断面図、第６図乃至第９図は従来の半導体装置の製
造方法を工程順に示す断面図である。 １．１１・・・・・・半導体基板、２，５．１２・・・
・−・酸化膜、３．１３・・・・・・多結晶シリコン、
４．６．１５゜１６．２５．２６・・・・・・拡散層、
１４．２４・・・・・・タングステン、２７・・・・・
・タングステン・７９サイド。 筈２図 粥３図 ダＳ図
Claims (1)
- 半導体基板上にシリコン酸化膜を形成する工程と、前記
シリコン酸化膜上に多結晶シリコンを形成する工程と、
前記多結晶シリコンをパターニングしてゲート電極を形
成する工程と、気相成長方法にて前記ゲート電極のみに
タングステンを被着する工程と、前記タングステンが被
着したゲート電極をマスクとして、イオン注入法により
前記半導体基板へ不純物を導入する工程とを含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117286A JPS63124571A (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27117286A JPS63124571A (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124571A true JPS63124571A (ja) | 1988-05-28 |
Family
ID=17496343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27117286A Pending JPS63124571A (ja) | 1986-11-14 | 1986-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283936A (ja) * | 1988-09-21 | 1990-03-26 | New Japan Radio Co Ltd | Ｍｏｓトランジスタの製造方法 |
| JPH02177442A (ja) * | 1988-12-28 | 1990-07-10 | Ricoh Co Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947769A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS59121878A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-11-14 JP JP27117286A patent/JPS63124571A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947769A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS59121878A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0283936A (ja) * | 1988-09-21 | 1990-03-26 | New Japan Radio Co Ltd | Ｍｏｓトランジスタの製造方法 |
| JPH02177442A (ja) * | 1988-12-28 | 1990-07-10 | Ricoh Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038874A (ja) | 半導体装置の製造方法 | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPS63124571A (ja) | 半導体装置の製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS6238869B2 (ja) | ||
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS60134472A (ja) | 半導体装置製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS61156883A (ja) | 半導体装置の製造方法 | |
| JPS63144573A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS62193261A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2576513B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 | |
| JPS6370458A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH02291120A (ja) | ＧａＡｓ電界郊果トランジスタの製法 | |
| JPS63233566A (ja) | 半導体装置の製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 | |
| JPH04237168A (ja) | Ｍｉｓ型半導体装置の製造方法 |