JPH08316220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08316220A JPH08316220A JP7148198A JP14819895A JPH08316220A JP H08316220 A JPH08316220 A JP H08316220A JP 7148198 A JP7148198 A JP 7148198A JP 14819895 A JP14819895 A JP 14819895A JP H08316220 A JPH08316220 A JP H08316220A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- resist film
- manufacturing
- selected region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【目的】本発明はイオン注入を行った後熱処理して、基
板内へ拡散する半導体装置の製造方法に関し、処理工程
数の低減、及びレジスト膜の劣化防止を図ることを目的
とする。 【構成】半導体基板１の表面に、薄い絶縁膜２が形成さ
れ、その上に選択された領域４を除いてレジスト膜３が
形成され、前記選択された領域４にイオン注入を行なっ
た後、前記絶縁膜２が選択的に除去され、その後熱処理
されてなる半導体装置の製造方法において、前記選択さ
れた絶縁膜２の除去は、前記レジスト膜３が剥離された
後、エッチング処理して形成される。
板内へ拡散する半導体装置の製造方法に関し、処理工程
数の低減、及びレジスト膜の劣化防止を図ることを目的
とする。 【構成】半導体基板１の表面に、薄い絶縁膜２が形成さ
れ、その上に選択された領域４を除いてレジスト膜３が
形成され、前記選択された領域４にイオン注入を行なっ
た後、前記絶縁膜２が選択的に除去され、その後熱処理
されてなる半導体装置の製造方法において、前記選択さ
れた絶縁膜２の除去は、前記レジスト膜３が剥離された
後、エッチング処理して形成される。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、半導体基板へイオン注入を行った後、熱
処理して基板内へ拡散する半導体装置の製造方法に関す
るものである。
に係り、特に、半導体基板へイオン注入を行った後、熱
処理して基板内へ拡散する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】従来、この種の半導体装置の製造方法に
おける製造工程は、図２に示される如く行なわれてい
る。
おける製造工程は、図２に示される如く行なわれてい
る。
【０００３】まず、図２（ａ）に示される如く、半導体
基板を形成するＮ-型のエピタキシャル層１上に、絶縁
膜である薄い酸化膜（膜厚は約１０００オングストロー
ム）２を形成する。次に、同図（ｂ）に示される如く、
選択された領域４を除いてレジスト膜３が形成され、そ
の後矢印に示される如くＢ（ボロン）のイオン注入を行
い、符号Ｂで示される如く半導体基板１の表面にＢが注
入される。次に、同図（ｃ）に示される如く、選択され
た領域４の酸化膜２を除くべく、フッ酸溶液でエッチン
グ処理される。次に、同図（ｄ）に示される如く、レジ
スト膜３を剥離する。最後に前洗浄した後、同図（ｅ）
に示される如くＯ2（酸素）ガス雰囲気中で熱処理さ
れ、半導体基板１の表面に注入されたＢが基板内に拡散
されて、Ｐ型の拡散層５が形成され、上面には酸化膜６
が形成される。
基板を形成するＮ-型のエピタキシャル層１上に、絶縁
膜である薄い酸化膜（膜厚は約１０００オングストロー
ム）２を形成する。次に、同図（ｂ）に示される如く、
選択された領域４を除いてレジスト膜３が形成され、そ
の後矢印に示される如くＢ（ボロン）のイオン注入を行
い、符号Ｂで示される如く半導体基板１の表面にＢが注
入される。次に、同図（ｃ）に示される如く、選択され
た領域４の酸化膜２を除くべく、フッ酸溶液でエッチン
グ処理される。次に、同図（ｄ）に示される如く、レジ
スト膜３を剥離する。最後に前洗浄した後、同図（ｅ）
に示される如くＯ2（酸素）ガス雰囲気中で熱処理さ
れ、半導体基板１の表面に注入されたＢが基板内に拡散
されて、Ｐ型の拡散層５が形成され、上面には酸化膜６
が形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例によれば、選択された領域４の酸化膜２を除去する
のに、同図（ｃ）に示される如く、エッチング処理工程
を要するので、工程数が増え、又レジスト膜３はイオン
注入のマスクと、酸化膜２のエッチングのマスクの両方
を兼ねるのでレジスト膜が劣化し、エッチング精度が悪
くなる恐れがある等の問題があった。
来例によれば、選択された領域４の酸化膜２を除去する
のに、同図（ｃ）に示される如く、エッチング処理工程
を要するので、工程数が増え、又レジスト膜３はイオン
注入のマスクと、酸化膜２のエッチングのマスクの両方
を兼ねるのでレジスト膜が劣化し、エッチング精度が悪
くなる恐れがある等の問題があった。
【０００５】本発明は、イオン注入された酸化膜（絶縁
膜）の方が、イオン注入されていない酸化膜よりもエッ
チングレートが大きいという性質を利用し、上記問題を
解決したものである。
膜）の方が、イオン注入されていない酸化膜よりもエッ
チングレートが大きいという性質を利用し、上記問題を
解決したものである。
【０００６】
【課題を解決するための手段】上記課題は、レジスト膜
が剥離された後、前記前洗浄工程で、弱酸フッ酸を含ん
だ溶液により前洗浄を兼ねてエッチング処理することに
より、解決される。
が剥離された後、前記前洗浄工程で、弱酸フッ酸を含ん
だ溶液により前洗浄を兼ねてエッチング処理することに
より、解決される。
【０００７】
【作用】上記製造方法によれば、あらためて酸化膜を除
去するためのエッチング工程を不要として、処理工程数
を減少させ、生産性の向上が図れ、又レジスト膜はイオ
ン注入の際にのみにマスクとして使用され、レジスト膜
の劣化が防げ、高精度な半導体装置が得られる。
去するためのエッチング工程を不要として、処理工程数
を減少させ、生産性の向上が図れ、又レジスト膜はイオ
ン注入の際にのみにマスクとして使用され、レジスト膜
の劣化が防げ、高精度な半導体装置が得られる。
【０００８】
【実施例】次に、本発明に係る半導体装置の製造方法に
ついて、図１に基づいて説明する。図中、図２と対応す
る部分には同一符号を付す。
ついて、図１に基づいて説明する。図中、図２と対応す
る部分には同一符号を付す。
【０００９】まず、図１（ａ）に示される如く、半導体
基板を形成するＮ-型のエピタキシャル層１上に、絶縁
膜である薄い酸化膜（膜厚は約１０００オングストロー
ム）２を形成する。次に同図（ｂ）に示される如く、選
択された領域４を除いてレジスト膜が形成され、その後
矢印に示される如く、Ｂ（ボロン）のイオン注入が行な
われ、符号Ｂで示される如く半導体基板１の選択された
領域の表面にＢが注入される。次に、同図（ｃ）に示さ
れる如く、レジスト膜３の剥離が行なわれる。次に、同
図（ｄ）に示される如く、酸化膜４のエッチング処理を
兼ねた弱フッ酸を含んだ溶液で前洗浄される。ここで、
選択された領域４の酸化膜は、上述した如くイオン注入
されているので、他の領域の酸化膜よりもエッチングレ
ートが大きく、同図（ｃ）に示される如く、他の領域の
酸化膜を残して除去され、その部分の半導体基板の表面
が露出する。最後に、同図（ｅ）に示される如く、Ｏ2
（酸素）ガス雰囲気中で熱処理され、半導体基板１の表
面に注入されたＢが基板内に拡散されてＰ型の拡散層５
が形成され、上面には酸化膜６が形成される。
基板を形成するＮ-型のエピタキシャル層１上に、絶縁
膜である薄い酸化膜（膜厚は約１０００オングストロー
ム）２を形成する。次に同図（ｂ）に示される如く、選
択された領域４を除いてレジスト膜が形成され、その後
矢印に示される如く、Ｂ（ボロン）のイオン注入が行な
われ、符号Ｂで示される如く半導体基板１の選択された
領域の表面にＢが注入される。次に、同図（ｃ）に示さ
れる如く、レジスト膜３の剥離が行なわれる。次に、同
図（ｄ）に示される如く、酸化膜４のエッチング処理を
兼ねた弱フッ酸を含んだ溶液で前洗浄される。ここで、
選択された領域４の酸化膜は、上述した如くイオン注入
されているので、他の領域の酸化膜よりもエッチングレ
ートが大きく、同図（ｃ）に示される如く、他の領域の
酸化膜を残して除去され、その部分の半導体基板の表面
が露出する。最後に、同図（ｅ）に示される如く、Ｏ2
（酸素）ガス雰囲気中で熱処理され、半導体基板１の表
面に注入されたＢが基板内に拡散されてＰ型の拡散層５
が形成され、上面には酸化膜６が形成される。
【００１０】なお、上記説明中イオンとしてＢについて
述べたが、基板がＰ型の場合は、Ｐ（リン）が使用され
る。又、絶縁膜として酸化膜について述べたが、窒化膜
等の他の絶縁膜でもよい。
述べたが、基板がＰ型の場合は、Ｐ（リン）が使用され
る。又、絶縁膜として酸化膜について述べたが、窒化膜
等の他の絶縁膜でもよい。
【００１１】
【発明の効果】上述の如く、本発明に係る半導体装置の
製造方法によれば、レジスト膜が剥離された後に、薄い
絶縁膜をエッチング処理しているため、この処理を熱処
理前の前洗浄工程で行うことができるので、あらたなエ
ッチング工程を不要とし、工程数が減少して生産性が向
上し、又レジスト膜をイオン注入の際のみにマスクとし
て使用されるので、レジスト膜の劣化が防げ、高精度な
半導体装置が得られる等の利点が生じる。
製造方法によれば、レジスト膜が剥離された後に、薄い
絶縁膜をエッチング処理しているため、この処理を熱処
理前の前洗浄工程で行うことができるので、あらたなエ
ッチング工程を不要とし、工程数が減少して生産性が向
上し、又レジスト膜をイオン注入の際のみにマスクとし
て使用されるので、レジスト膜の劣化が防げ、高精度な
半導体装置が得られる等の利点が生じる。
【図１】本発明に係る半導体装置の製造工程を示す図で
ある。
ある。
【図２】従来の半導体装置の製造工程を示す図である。
１ 半導体基板（エピ層） ２ 薄い酸化膜（絶縁膜） ３ レジスト膜 ４ 選択された領域 ５ 拡散層 ６ 酸化膜
Claims (1)
- 【請求項１】 半導体基板の表面に、薄い絶縁膜が形成
され、その上に選択された領域を除いてレジスト膜が形
成され、前記選択された領域にイオン注入を行なった
後、前記絶縁膜が選択的に除去され、その後熱処理され
てなる半導体装置の製造方法において、 前記選択された絶縁膜の除去は、前記レジスト膜が剥離
された後、エッチング処理して形成されてなることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7148198A JPH08316220A (ja) | 1995-05-23 | 1995-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7148198A JPH08316220A (ja) | 1995-05-23 | 1995-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316220A true JPH08316220A (ja) | 1996-11-29 |
Family
ID=15447459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7148198A Pending JPH08316220A (ja) | 1995-05-23 | 1995-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316220A (ja) |
-
1995
- 1995-05-23 JP JP7148198A patent/JPH08316220A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114199B2 (ja) | 半導体装置の製造方法 | |
| JPS6359251B2 (ja) | ||
| JPH08316220A (ja) | 半導体装置の製造方法 | |
| JPH09191055A (ja) | 工程期間短縮型の半導体製造方法 | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPH06163450A (ja) | 半導体装置の製造方法 | |
| JPS6041243A (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH06167802A (ja) | 位相シフトマスクの製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH02102558A (ja) | 半導体素子の製造方法 | |
| JPS59117217A (ja) | 半導体素子の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| JPS6142411B2 (ja) | ||
| JPS63280437A (ja) | 半導体装置の素子分離領域の形成方法 | |
| JPH0582743A (ja) | 半導体素子の製造方法 | |
| JPH022621A (ja) | 半導体装置の製造方法 | |
| JPS59175767A (ja) | 半導体装置の製造方法 | |
| JPS63124422A (ja) | 半導体装置のシリコンエツチング方法 | |
| JPH0562922A (ja) | 半導体集積回路装置の製造方法 |