JP2634265B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2634265B2 JP2634265B2 JP1322299A JP32229989A JP2634265B2 JP 2634265 B2 JP2634265 B2 JP 2634265B2 JP 1322299 A JP1322299 A JP 1322299A JP 32229989 A JP32229989 A JP 32229989A JP 2634265 B2 JP2634265 B2 JP 2634265B2
- Authority
- JP
- Japan
- Prior art keywords
- buried
- layer
- carbon layer
- heat treatment
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に、
基板内に埋込不純物活性層を有する半導体装置の製造及
びその製造方法に関するものである。
基板内に埋込不純物活性層を有する半導体装置の製造及
びその製造方法に関するものである。
〔従来の技術〕 一般にMOSトランジスタにおいて、ソフトエラー防止
のためやラッチアップ抑制のために高エネルギーイオン
注入を用いて埋込不純物活性層を形成したり、また、バ
イポーラトランジスタにおいて高エネルギーイオン注入
を用いてフローティングコレクタである埋込不純物活性
層を形成する方法が発表されている。第４図は従来の埋
込不純物活性層を有する半導体装置の断面を示す図で、
図に示すように埋込不純物活性層５は半導体基板１の主
面側より数μｍ程度の位置に設けられている。
のためやラッチアップ抑制のために高エネルギーイオン
注入を用いて埋込不純物活性層を形成したり、また、バ
イポーラトランジスタにおいて高エネルギーイオン注入
を用いてフローティングコレクタである埋込不純物活性
層を形成する方法が発表されている。第４図は従来の埋
込不純物活性層を有する半導体装置の断面を示す図で、
図に示すように埋込不純物活性層５は半導体基板１の主
面側より数μｍ程度の位置に設けられている。
次にこの埋込不純物活性層の製造方法について説明す
る。まず、半導体基板１の主面側より加速エネルギーが
数百keVから数MeV程度の高エネルギーイオン注入を用い
てボロンイオンやリンイオン等のアクセプタイオンやド
ナーイオンを注入し、半導体基板１の主面側より数μｍ
の深さに埋込不純物層５を形成する。次に熱処理を加え
ることにより、この埋込不純物層５を活性化すると同時
にイオン注入による結晶欠陥を回復させる。
る。まず、半導体基板１の主面側より加速エネルギーが
数百keVから数MeV程度の高エネルギーイオン注入を用い
てボロンイオンやリンイオン等のアクセプタイオンやド
ナーイオンを注入し、半導体基板１の主面側より数μｍ
の深さに埋込不純物層５を形成する。次に熱処理を加え
ることにより、この埋込不純物層５を活性化すると同時
にイオン注入による結晶欠陥を回復させる。
しかしながら、従来の半導体装置及びその製造方法で
は、熱処理による埋込不純物層５の結晶欠陥の回復は、
埋込不純物層５の上下からその中心に向かって起こる
が、埋込不純物層の上下の層がともに単結晶の基板１で
あるので、熱処理した結晶、不純物層の中心部に転位等
の２次欠陥が発生しやすく欠陥が完全には回復しないと
いう性質があり、２次欠陥のない高濃度不純物層を形成
することは極めて困難であった。このため、従来の装置
はこのような２次欠陥部でリーク電流が発生しやすく、
デバイスとしては使用不可能となってしまうという問題
があった。
は、熱処理による埋込不純物層５の結晶欠陥の回復は、
埋込不純物層５の上下からその中心に向かって起こる
が、埋込不純物層の上下の層がともに単結晶の基板１で
あるので、熱処理した結晶、不純物層の中心部に転位等
の２次欠陥が発生しやすく欠陥が完全には回復しないと
いう性質があり、２次欠陥のない高濃度不純物層を形成
することは極めて困難であった。このため、従来の装置
はこのような２次欠陥部でリーク電流が発生しやすく、
デバイスとしては使用不可能となってしまうという問題
があった。
本発明は以上のような従来の問題点に鑑みてなされた
もので、高濃度不純物活性層の結晶欠陥回復のための熱
処理時に、２次欠陥の発生を防止できる半導体装置及び
その製造方法を提供することを目的とする。
もので、高濃度不純物活性層の結晶欠陥回復のための熱
処理時に、２次欠陥の発生を防止できる半導体装置及び
その製造方法を提供することを目的とする。
この発明に係る半導体装置は、半導体基板内の所定の
位置に高エネルギーイオン注入によって形成された，炭
素を含む埋込炭素層と、該埋込炭素層により熱処理時に
その酸素濃度を低減された領域であって、該埋込炭素層
の上部と下部に隣接して形成された低濃度酸素領域と、
ドーパントの高エネルギーイオン注入により形成された
埋込不純物活性層とを備え、上記埋込不純物活性層は、
上記埋込炭素層の半導体主面側に隣接した低濃度酸素領
域に形成したものである。
位置に高エネルギーイオン注入によって形成された，炭
素を含む埋込炭素層と、該埋込炭素層により熱処理時に
その酸素濃度を低減された領域であって、該埋込炭素層
の上部と下部に隣接して形成された低濃度酸素領域と、
ドーパントの高エネルギーイオン注入により形成された
埋込不純物活性層とを備え、上記埋込不純物活性層は、
上記埋込炭素層の半導体主面側に隣接した低濃度酸素領
域に形成したものである。
また、この発明に係る半導体装置の製造方法は、半導
体基板内の所定の位置に炭素イオンを高エネルギーイオ
ン注入することにより埋込炭素層を形成する工程と、熱
処理により上記埋込炭素層に酸素を析出させると同時
に、該埋込炭素層の上部と下部に隣接して低濃度酸素領
域を形成する工程と、該埋込炭素層の半導体主面側に隣
接して形成された低濃度酸素領域に、ドーパントの高エ
ネルギーイオンによって埋込不純物層を形成する工程
と、熱処理により上記埋込不純物層を活性化し、欠陥を
回復させる工程とを含むことを特徴とするものである。
体基板内の所定の位置に炭素イオンを高エネルギーイオ
ン注入することにより埋込炭素層を形成する工程と、熱
処理により上記埋込炭素層に酸素を析出させると同時
に、該埋込炭素層の上部と下部に隣接して低濃度酸素領
域を形成する工程と、該埋込炭素層の半導体主面側に隣
接して形成された低濃度酸素領域に、ドーパントの高エ
ネルギーイオンによって埋込不純物層を形成する工程
と、熱処理により上記埋込不純物層を活性化し、欠陥を
回復させる工程とを含むことを特徴とするものである。
この発明に係る半導体装置においては、半導体基板内
の所定の位置に高エネルギーイオン注入によって形成さ
れた，炭素を含む埋込炭素層と、該埋込炭素層により熱
処理時にその酸素濃度を低減された領域であって、該埋
込炭素層の上部と下部に隣接して形成された低濃度酸素
領域と、ドーパントの高エネルギーイオン注入により形
成された埋込不純物活性層とを備え、上記埋込不純物活
性層を、上記埋込炭素層の半導体主面側に隣接した低濃
度酸素領域に形成したので、熱処理時に埋込不純物活性
層領域の酸素濃度が低減され、２次欠陥の発生が抑制さ
れる。
の所定の位置に高エネルギーイオン注入によって形成さ
れた，炭素を含む埋込炭素層と、該埋込炭素層により熱
処理時にその酸素濃度を低減された領域であって、該埋
込炭素層の上部と下部に隣接して形成された低濃度酸素
領域と、ドーパントの高エネルギーイオン注入により形
成された埋込不純物活性層とを備え、上記埋込不純物活
性層を、上記埋込炭素層の半導体主面側に隣接した低濃
度酸素領域に形成したので、熱処理時に埋込不純物活性
層領域の酸素濃度が低減され、２次欠陥の発生が抑制さ
れる。
また、この発明による半導体製造方法では、埋込炭素
層を高エネルギーイオン注入を用いることにより容易に
形成され、しかもこの埋込炭素層中の炭素の酸素析出効
果により埋込不純物層を形成する位置の酸素濃度が容易
に低減されるので、埋込不純物層の活性化と欠陥回復の
ための熱処理において、２次欠陥の発生が抑制される。
層を高エネルギーイオン注入を用いることにより容易に
形成され、しかもこの埋込炭素層中の炭素の酸素析出効
果により埋込不純物層を形成する位置の酸素濃度が容易
に低減されるので、埋込不純物層の活性化と欠陥回復の
ための熱処理において、２次欠陥の発生が抑制される。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による埋込不純物層を有す
る半導体装置の断面図を示したものであり、図に示すよ
うに半導体基板１内に酸素を析出させるための層である
埋込炭素層２が設けられ、その上下に低濃度酸素領域3,
4が形成され、埋込炭素層２の上部の低濃度酸素領域３
に埋込不純物活性層５を有している。
る半導体装置の断面図を示したものであり、図に示すよ
うに半導体基板１内に酸素を析出させるための層である
埋込炭素層２が設けられ、その上下に低濃度酸素領域3,
4が形成され、埋込炭素層２の上部の低濃度酸素領域３
に埋込不純物活性層５を有している。
次に第２図を用いてこの半導体装置の製造方法につい
て説明する。
て説明する。
まず、半導体基板１に高エネルギーイオン注入を用い
て１×1013〜1017ions/cm2の注入量で炭素イオン注入
し、深さ数μｍのところに埋込炭素層２を形成する（第
２図（ａ））。
て１×1013〜1017ions/cm2の注入量で炭素イオン注入
し、深さ数μｍのところに埋込炭素層２を形成する（第
２図（ａ））。
次に熱処理を加えることにより埋込炭素層２に酸素原
子を析出させ、上下に低濃度酸素領域3,4を形成する
（第２図（ｂ））。
子を析出させ、上下に低濃度酸素領域3,4を形成する
（第２図（ｂ））。
次にボロン，リン，ヒ素等のアクセプタイオンあるい
はドナーイオンを低濃度酸素領域に高エネルギーを用い
て例えば、１×1013〜1016ions/cm2の注入量でイオン注
入し、埋込不純物層５を形成する（第２図（ｃ））。
はドナーイオンを低濃度酸素領域に高エネルギーを用い
て例えば、１×1013〜1016ions/cm2の注入量でイオン注
入し、埋込不純物層５を形成する（第２図（ｃ））。
この後、熱処理を加え、埋込不純物層５を活性化する
とともに、埋込不純物５の結晶欠陥を回復させ、第３図
に示すような不純物プロファイルを得る。
とともに、埋込不純物５の結晶欠陥を回復させ、第３図
に示すような不純物プロファイルを得る。
以下、本発明による半導体装置の特性について説明す
る。
る。
本発明の半導体装置では第１図に示すように埋込炭素
層２を形成するようにしたので、熱処理を加えることに
より、埋込炭素層２の炭素原子の強い酸素析出効果のた
め酸素原子が埋込炭素層２に析出する。その結果、埋込
炭素層２の上下には低濃度酸素領域3,4が形成されるわ
けである。また、高エネルギーイオン注入による高濃度
埋込不純物層の２次欠陥は半導体基板の酸素量に依存
し、酸素量が少ないと欠陥の発生は抑制される。そのた
め、第１図に示したように低濃度酸素領域３に埋込不純
物層５を形成すれば２次欠陥の発生は抑制され、高濃度
不純物層の形成が可能となる。
層２を形成するようにしたので、熱処理を加えることに
より、埋込炭素層２の炭素原子の強い酸素析出効果のた
め酸素原子が埋込炭素層２に析出する。その結果、埋込
炭素層２の上下には低濃度酸素領域3,4が形成されるわ
けである。また、高エネルギーイオン注入による高濃度
埋込不純物層の２次欠陥は半導体基板の酸素量に依存
し、酸素量が少ないと欠陥の発生は抑制される。そのた
め、第１図に示したように低濃度酸素領域３に埋込不純
物層５を形成すれば２次欠陥の発生は抑制され、高濃度
不純物層の形成が可能となる。
なお、上記実施例では埋込炭素層２を形成し、熱処理
により低濃度酸素領域３を形成した後に埋込不純物層５
を形成する製造方法を示したが、これは埋込炭素層２の
上に埋込不純物層５を形成した後に熱処理を加え、低濃
度酸素領域の形成と不純物層の活性化を同時に行っても
よい。また、さらには、埋込炭素層２の熱処理，及びそ
の上に形成した埋込不純物層５の熱処理をともにのちの
素子分離酸化膜形成時の工程に含まれる熱処理工程で兼
ねるようにしてもよい。また、さらには、酸素分離酸化
膜形成後に上記実施例を行ってもよい。
により低濃度酸素領域３を形成した後に埋込不純物層５
を形成する製造方法を示したが、これは埋込炭素層２の
上に埋込不純物層５を形成した後に熱処理を加え、低濃
度酸素領域の形成と不純物層の活性化を同時に行っても
よい。また、さらには、埋込炭素層２の熱処理，及びそ
の上に形成した埋込不純物層５の熱処理をともにのちの
素子分離酸化膜形成時の工程に含まれる熱処理工程で兼
ねるようにしてもよい。また、さらには、酸素分離酸化
膜形成後に上記実施例を行ってもよい。
また、上記実施例では埋込炭素層２及び埋込不純物層
５の深さ，またはイオン注入量の一例を示したが、当然
本発明はこの値に限定されるものでなく、これらの値は
高エネルギーイオン注入により埋込層を形成するため加
速エネルギー，あるいは注入量を変化させることによ
り、容易に制御できるものであり、低濃度酸素領域及び
不純物活性層の深さ，及び濃度はデバイスの用途に応じ
て所望の値に形成するとよい。
５の深さ，またはイオン注入量の一例を示したが、当然
本発明はこの値に限定されるものでなく、これらの値は
高エネルギーイオン注入により埋込層を形成するため加
速エネルギー，あるいは注入量を変化させることによ
り、容易に制御できるものであり、低濃度酸素領域及び
不純物活性層の深さ，及び濃度はデバイスの用途に応じ
て所望の値に形成するとよい。
〔発明の効果〕 以上のように、この発明によれば、半導体基板内の所
定の位置に高エネルギーイオン注入によって形成され
た，炭素を含む埋込炭素層と、該埋込炭素層により熱処
理時にその酸素濃度を低減された領域であって、該埋込
炭素層の上部と下部に隣接して形成された低濃度酸素領
域と、ドーパントの高エネルギーイオン注入により形成
された埋込不純物活性層とを備え、上記埋込不純物活性
層を、上記埋込炭素層の半導体主面側に隣接した低濃度
酸素領域に形成したので、埋込不純物層の活性化及び結
晶欠陥回復のための熱処理時に、２次欠陥の発生を防止
でき、高濃度不純物埋込活性層の形成が可能となる。し
たがって、ソフトエラー防止効果やラッチアップ耐性効
果が強い高精度のMOSトランジスタが容易に製造できる
とともに、さらにはこのような高エネルギーイオン注入
を用いてバイポーラトランジスタのフローティングコレ
クタが容易に形成できる効果がある。
定の位置に高エネルギーイオン注入によって形成され
た，炭素を含む埋込炭素層と、該埋込炭素層により熱処
理時にその酸素濃度を低減された領域であって、該埋込
炭素層の上部と下部に隣接して形成された低濃度酸素領
域と、ドーパントの高エネルギーイオン注入により形成
された埋込不純物活性層とを備え、上記埋込不純物活性
層を、上記埋込炭素層の半導体主面側に隣接した低濃度
酸素領域に形成したので、埋込不純物層の活性化及び結
晶欠陥回復のための熱処理時に、２次欠陥の発生を防止
でき、高濃度不純物埋込活性層の形成が可能となる。し
たがって、ソフトエラー防止効果やラッチアップ耐性効
果が強い高精度のMOSトランジスタが容易に製造できる
とともに、さらにはこのような高エネルギーイオン注入
を用いてバイポーラトランジスタのフローティングコレ
クタが容易に形成できる効果がある。
第１図は本発明の一実施例による半導体装置の埋込不純
物層を示す断面図、第２図は本発明の一実施例による半
導体装置の埋込不純物層の製造方法を示す図、第３図は
本発明により得られる半導体装置の不純物プロファイル
を示す図、第４図は従来の半導体装置の埋込不純物層を
示す断面図である。 １は半導体基板、２は埋込炭素層、3,4は低濃度酸素領
域、５は埋込不純物層である。 なお図中同一符号は同一又は相当部分を示す。
物層を示す断面図、第２図は本発明の一実施例による半
導体装置の埋込不純物層の製造方法を示す図、第３図は
本発明により得られる半導体装置の不純物プロファイル
を示す図、第４図は従来の半導体装置の埋込不純物層を
示す断面図である。 １は半導体基板、２は埋込炭素層、3,4は低濃度酸素領
域、５は埋込不純物層である。 なお図中同一符号は同一又は相当部分を示す。
Claims (2)
- 【請求項１】半導体基板内の所定の位置に高エネルギー
イオン注入によって形成された，炭素を含む埋込炭素層
と、 該埋込炭素層により熱処理時にその酸素濃度を低減され
た領域であって、該埋込炭素層の上部と下部に隣接して
形成された低濃度酸素領域と、 ドーパントの高エネルギーイオン注入により形成された
埋込不純物活性層とを備え、 上記埋込不純物活性層は、上記埋込炭素層の半導体主面
側に隣接した低濃度酸素領域に形成されていることを特
徴とする半導体装置。 - 【請求項２】半導体基板内の所定の位置に炭素イオンを
高エネルギーイオン注入することにより埋込炭素層を形
成する工程と、 熱処理により上記埋込炭素層に酸素を析出させると同時
に、該埋込炭素層の上部と下部に隣接して低濃度酸素領
域を形成する工程と、 該埋込炭素層の半導体主面側に隣接して形成された低濃
度酸素領域に、ドーパントの高エネルギーイオン注入に
よって埋込不純物層を形成する工程と、 熱処理により上記埋込不純物層を活性化し、欠陥を回復
させる工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322299A JP2634265B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1322299A JP2634265B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03181125A JPH03181125A (ja) | 1991-08-07 |
| JP2634265B2 true JP2634265B2 (ja) | 1997-07-23 |
Family
ID=18142082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1322299A Expired - Lifetime JP2634265B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634265B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188925A (ja) * | 1983-04-12 | 1984-10-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6084813A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6392030A (ja) * | 1986-10-06 | 1988-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02205018A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | 半導体装置の製造方法 |
-
1989
- 1989-12-11 JP JP1322299A patent/JP2634265B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03181125A (ja) | 1991-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198157B1 (en) | Semiconductor device having buried boron and carbon regions | |
| JP2746499B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JP2634265B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0817841A (ja) | 半導体基板，半導体装置及び半導体装置の製造方法 | |
| JP3810168B2 (ja) | 半導体基板の製造方法 | |
| JPS6398124A (ja) | 半導体装置の製造方法 | |
| JP2980474B2 (ja) | 縦型トランジスタおよびその製造方法 | |
| JPS6317227B2 (ja) | ||
| JPS63293817A (ja) | 半導体装置の製造方法 | |
| JPH03215943A (ja) | 半導体集積回路装置 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH0756881B2 (ja) | 埋込み酸化膜の形成方法 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| JPH09232324A (ja) | 半導体基板及びその製造方法 | |
| JPH05226351A (ja) | 半導体装置の製造方法 | |
| JPS61116842A (ja) | 半導体装置の製造方法 | |
| JPH06267881A (ja) | 半導体装置とその製造方法 | |
| JPH0443673A (ja) | 半導体装置の製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| JPH06124960A (ja) | 半導体装置の製造方法 | |
| JPH03194963A (ja) | 半導体装置の製造方法 | |
| JPS5994875A (ja) | シリコンゲ−ト型電界効果トランジスタの製造方法 | |
| JPH02302029A (ja) | 不純物分布領域の形成方法 | |
| JPS5917244A (ja) | 半導体装置の製造方法 |