JPH03181125A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03181125A JPH03181125A JP32229989A JP32229989A JPH03181125A JP H03181125 A JPH03181125 A JP H03181125A JP 32229989 A JP32229989 A JP 32229989A JP 32229989 A JP32229989 A JP 32229989A JP H03181125 A JPH03181125 A JP H03181125A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- carbon
- buried impurity
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 50
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 33
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 29
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 27
- 239000001301 oxygen Substances 0.000 claims abstract description 27
- 230000007547 defect Effects 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract 2
- 230000001376 precipitating effect Effects 0.000 claims abstract 2
- -1 carbon ions Chemical class 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000001556 precipitation Methods 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に関し、特に、基
板内に埋込不純物活性層を有する半導体装置の構造及び
その製造方法に関するものである。
板内に埋込不純物活性層を有する半導体装置の構造及び
その製造方法に関するものである。
一般にMOS)ランジスタにおいて、ソフトエラー防止
のためやラッチアップ抑制のために高エネルギーイオン
注入を用いて埋込不純物活性層を形成したり、また、バ
イポーラトランジスタにおいて高エネルギーイオン注入
を用いてフローティングコレクタである埋込不純物活性
層を形成する方法が発表されている。第4図は従来の埋
込不純物活性層を有する半導体装置の断面を示す図で、
図に示すように埋込不純物活性層5は半導体基板1の主
面側より数μm程度の位置に設けられている。
のためやラッチアップ抑制のために高エネルギーイオン
注入を用いて埋込不純物活性層を形成したり、また、バ
イポーラトランジスタにおいて高エネルギーイオン注入
を用いてフローティングコレクタである埋込不純物活性
層を形成する方法が発表されている。第4図は従来の埋
込不純物活性層を有する半導体装置の断面を示す図で、
図に示すように埋込不純物活性層5は半導体基板1の主
面側より数μm程度の位置に設けられている。
次にこの埋込不純物活性層の製造方法について説明する
。まず、半導体基板lの主面側より加速エネルギーが数
百keVから数MeV程度の高工ネルギーイオン注入を
用いてボロンイオンやリンイオン等のアクセプタイオン
やドナーイオンを注入し、半導体基板1の主面側より数
μmの深さに埋込不純物層5を形成する0次に熱処理を
加えることにより、この埋込不純物層5を活性化すると
同時にイオン注入による結晶欠陥を回復させる。
。まず、半導体基板lの主面側より加速エネルギーが数
百keVから数MeV程度の高工ネルギーイオン注入を
用いてボロンイオンやリンイオン等のアクセプタイオン
やドナーイオンを注入し、半導体基板1の主面側より数
μmの深さに埋込不純物層5を形成する0次に熱処理を
加えることにより、この埋込不純物層5を活性化すると
同時にイオン注入による結晶欠陥を回復させる。
しかしながら、従来の半導体装置及びその製造方法では
、熱処理による埋込不純物N5の結晶欠陥の回復は、埋
込不純物層5の上下からその中心に向かって起こるが、
埋込不純物層の上下の層がともに単結晶の基板lである
ので、熱処理した結果、不純物層の中心部に転位等の2
次欠陥が発生しやすく欠陥が完全には回復しないという
性質があり、2次欠陥のない高濃度不純物層を形成する
ことは極めて困難であった。このため、従来の装置はこ
のような2次欠陥部でリーク電流が発生しやすく、デバ
イスとしては使用不可能となってしまうという問題があ
った。
、熱処理による埋込不純物N5の結晶欠陥の回復は、埋
込不純物層5の上下からその中心に向かって起こるが、
埋込不純物層の上下の層がともに単結晶の基板lである
ので、熱処理した結果、不純物層の中心部に転位等の2
次欠陥が発生しやすく欠陥が完全には回復しないという
性質があり、2次欠陥のない高濃度不純物層を形成する
ことは極めて困難であった。このため、従来の装置はこ
のような2次欠陥部でリーク電流が発生しやすく、デバ
イスとしては使用不可能となってしまうという問題があ
った。
本発明は以上のような従来の問題点に鑑みてなされたも
ので、高濃度不純物活性層の結晶欠陥回復のための熱処
理時に、2次欠陥の発生を防止できる半導体装置及びそ
の製造方法を提供することを目的とする。
ので、高濃度不純物活性層の結晶欠陥回復のための熱処
理時に、2次欠陥の発生を防止できる半導体装置及びそ
の製造方法を提供することを目的とする。
この発明に係る半導体装置は、半導体基板内に埋込不純
物活性層と、該埋込不純物活性層の下部に近接して形成
され、アニール時に該埋込不純物活性層形成領域の酸素
濃度を低減するための埋込炭素層とを備えたものである
。
物活性層と、該埋込不純物活性層の下部に近接して形成
され、アニール時に該埋込不純物活性層形成領域の酸素
濃度を低減するための埋込炭素層とを備えたものである
。
また、この発明に係る半導体装置の製造方法は、半導体
基板内の所定の位置に炭素イオンを高エネルギーイオン
注入することにより埋込炭素層を形成する工程と、埋込
炭素層の上部に近接して高エネルギーイオン注入により
埋込不純物層を形成する工程と、熱処理により埋込炭素
層に酸素を析出させるとともに、埋込不純物層を活性化
し欠陥を回復させる工程とを含むことを特徴とするもの
である。
基板内の所定の位置に炭素イオンを高エネルギーイオン
注入することにより埋込炭素層を形成する工程と、埋込
炭素層の上部に近接して高エネルギーイオン注入により
埋込不純物層を形成する工程と、熱処理により埋込炭素
層に酸素を析出させるとともに、埋込不純物層を活性化
し欠陥を回復させる工程とを含むことを特徴とするもの
である。
この発明における半導体装置は、埋込不純物活性層の下
部に近接して酸素析出層である炭素不純物層を形成した
ので、熱処理時に埋込不純物活性層領域の酸素濃度が低
減され、2次欠陥の発生が抑制される。
部に近接して酸素析出層である炭素不純物層を形成した
ので、熱処理時に埋込不純物活性層領域の酸素濃度が低
減され、2次欠陥の発生が抑制される。
また、この発明による半導体製造方法では、埋込炭素層
を高エネルギーイオン注入を用いることにより容易に形
成され、しかもこの埋込炭素層中の炭素の酸素析出効果
により埋込不純物層を形成する位置の酸素濃度が容易に
低減されるので、埋込不純物層の活性化と欠陥回復のた
めの熱処理において、2次欠陥の発生が抑制される。
を高エネルギーイオン注入を用いることにより容易に形
成され、しかもこの埋込炭素層中の炭素の酸素析出効果
により埋込不純物層を形成する位置の酸素濃度が容易に
低減されるので、埋込不純物層の活性化と欠陥回復のた
めの熱処理において、2次欠陥の発生が抑制される。
以下、この発明の一実施例を図について説明する。
第1図は本発明の一実施例による埋込不純物層を有する
半導体装置の断面図を示したものであり、図に示すよう
に半導体基板1内に酸素を析出させるための層である埋
込炭素層2が設けられ、その上下に低濃度酸素領域3.
4が形成され、埋込炭素層2の上部の低濃度酸素領域3
に埋込不純物活性層5を有している。
半導体装置の断面図を示したものであり、図に示すよう
に半導体基板1内に酸素を析出させるための層である埋
込炭素層2が設けられ、その上下に低濃度酸素領域3.
4が形成され、埋込炭素層2の上部の低濃度酸素領域3
に埋込不純物活性層5を有している。
次に第2図を用いてこの半導体装置の製造方法について
説明する。
説明する。
まず、半導体基板1に高エネルギーイオン注入を用いて
I X 10 ”〜I X 10 l5ions/cm
”の注入量で炭素イオン注入し、深さ数μmのところに
埋込炭素層2を形成する(第2図(a))。
I X 10 ”〜I X 10 l5ions/cm
”の注入量で炭素イオン注入し、深さ数μmのところに
埋込炭素層2を形成する(第2図(a))。
次に熱処理を加えることにより埋込炭素層2に酸素原子
を析出させ、上下に低濃度酸素領域3゜4を形成する(
第2図(b))。
を析出させ、上下に低濃度酸素領域3゜4を形成する(
第2図(b))。
次にボロン、リン、ヒ素等のアクセプタイオンあるいは
ドナーイオンを低濃度酸素領域に高エネルギーを用いて
例えば、I X 10” 〜I X 10”1ons/
c−の注入量でイオン注入し、埋込不純物層5を形成す
る(第2図(C))。
ドナーイオンを低濃度酸素領域に高エネルギーを用いて
例えば、I X 10” 〜I X 10”1ons/
c−の注入量でイオン注入し、埋込不純物層5を形成す
る(第2図(C))。
この後、熱処理を加え、埋込不純物N5を活性化すると
ともに、埋込不純物5の結晶欠陥を回復させ、第3図に
示すような不純物プロファイルを得る。
ともに、埋込不純物5の結晶欠陥を回復させ、第3図に
示すような不純物プロファイルを得る。
以下、本発明による半導体装置の特性について説明する
。
。
本発明の半導体装置では第1図に示すように埋込炭素N
2を形成するようにしたので、熱処理を加えることによ
り、埋込炭素層2の炭素原子の強い酸素析出効果のため
酸素原子が埋込炭素層2に析出する。その結果、埋込炭
素層2の上下には低濃度酸素領域3,4が形成されるわ
けである。また、高エネルギーイオン注入による高濃度
埋込不純物層の2次欠陥は半導体基板の酸素量に依存し
、酸素量が少ないと欠陥の発生は抑制される。そのため
、第1図に示したように低濃度酸素領域3に埋込不純物
l1i5を形成すれば2次欠陥の発生は抑制され、高濃
度不純物層の形成が可能となる。
2を形成するようにしたので、熱処理を加えることによ
り、埋込炭素層2の炭素原子の強い酸素析出効果のため
酸素原子が埋込炭素層2に析出する。その結果、埋込炭
素層2の上下には低濃度酸素領域3,4が形成されるわ
けである。また、高エネルギーイオン注入による高濃度
埋込不純物層の2次欠陥は半導体基板の酸素量に依存し
、酸素量が少ないと欠陥の発生は抑制される。そのため
、第1図に示したように低濃度酸素領域3に埋込不純物
l1i5を形成すれば2次欠陥の発生は抑制され、高濃
度不純物層の形成が可能となる。
なお、上記実施例では埋込炭素層2を形成し、熱処理に
より低濃度酸素領域3を形成した後に埋込不純物層5を
形成する製造方法を示したが、これは埋込炭素層2の上
に埋込不純物層5を形成した後に熱処理を加え、低濃度
酸素領域の形成と不純物層の活性化を同時に行ってもよ
い、また、さらには、埋込炭素層2の熱処理、及びその
上に形成した埋込不純物層5の熱処理をともにのちの素
子分離酸化膜形成時の工程に含まれる熱処理工程で兼ね
るようにしてもよい。
より低濃度酸素領域3を形成した後に埋込不純物層5を
形成する製造方法を示したが、これは埋込炭素層2の上
に埋込不純物層5を形成した後に熱処理を加え、低濃度
酸素領域の形成と不純物層の活性化を同時に行ってもよ
い、また、さらには、埋込炭素層2の熱処理、及びその
上に形成した埋込不純物層5の熱処理をともにのちの素
子分離酸化膜形成時の工程に含まれる熱処理工程で兼ね
るようにしてもよい。
また、上記実施例では埋込炭素層2及び埋込不純物層5
の深さ、またはイオン注入量の一例を示したが、当然本
発明はこの値に限定されるものでなく、これらの値は高
エネルギーイオン注入により埋込層を形成するため加速
エネルギー、あるいは注入量を変化させることにより、
容易に制御できるものであり、低濃度酸素領域及び不純
物活性層の深さ、及び濃度はデバイスの用途に応じて所
望の値に形成するとよい。
の深さ、またはイオン注入量の一例を示したが、当然本
発明はこの値に限定されるものでなく、これらの値は高
エネルギーイオン注入により埋込層を形成するため加速
エネルギー、あるいは注入量を変化させることにより、
容易に制御できるものであり、低濃度酸素領域及び不純
物活性層の深さ、及び濃度はデバイスの用途に応じて所
望の値に形成するとよい。
以上のように、この発明によれば、基板内に高エネルギ
ーイオン注入により形成された埋込炭素層と、炭素の酸
素析出効果により形成されが町込炭素層の上部の低濃度
酸素領域に、さらに高エネルギーイオン注入により形成
された埋込不純物層を有するようにしたので、埋込不純
物層の活性化及び結晶欠陥回復のための熱処理時に、2
次欠陥の発生を防止でき、高濃度不純物埋込活性層の形
成が可能となる。したがって、ソフトエラー防止効果や
ラフチアツブ耐性効果が強い高精度のMOSトランジス
タが容易に製造できるとともに、さらにはこのような高
エネルギーイオン注入を用いてバイポーラトランジスタ
のフローティングコレクタが容易に形成できる効果があ
る。
ーイオン注入により形成された埋込炭素層と、炭素の酸
素析出効果により形成されが町込炭素層の上部の低濃度
酸素領域に、さらに高エネルギーイオン注入により形成
された埋込不純物層を有するようにしたので、埋込不純
物層の活性化及び結晶欠陥回復のための熱処理時に、2
次欠陥の発生を防止でき、高濃度不純物埋込活性層の形
成が可能となる。したがって、ソフトエラー防止効果や
ラフチアツブ耐性効果が強い高精度のMOSトランジス
タが容易に製造できるとともに、さらにはこのような高
エネルギーイオン注入を用いてバイポーラトランジスタ
のフローティングコレクタが容易に形成できる効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置の埋込不純
物層を示す断面図1.第2図は本発明の一実施例による
半導体装置の埋込不純物層の製造方法を示す図、第3図
は本発明により得られる半導体装置の不純物プロファイ
ルを示す図、第4図は従来の半導体装置の埋込不純物層
を示す断面図である。 1は半導体基板、2は埋込炭素層、3.4は低濃度酸素
領域、5は埋込不純物層である。 なお図中同一符号は同−又は相当部分を示す。
物層を示す断面図1.第2図は本発明の一実施例による
半導体装置の埋込不純物層の製造方法を示す図、第3図
は本発明により得られる半導体装置の不純物プロファイ
ルを示す図、第4図は従来の半導体装置の埋込不純物層
を示す断面図である。 1は半導体基板、2は埋込炭素層、3.4は低濃度酸素
領域、5は埋込不純物層である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- (1)半導体基板内の所定の位置に形成された埋込不純
物活性層と、 該埋込不純物活性層の下部に近接して形成された炭素イ
オンを含む埋込炭素層とを備え、 上記埋込不純物活性層形成領域は上記埋込炭素層により
熱処理時にその酸素濃度を低減されていることを特徴と
する半導体装置。 - (2)半導体基板内の所定の位置に炭素イオンを高エネ
ルギーイオン注入することにより埋込炭素層を形成する
工程と、 該埋込炭素層の上部に近接して高エネルギーイオン注入
により埋込不純物層を形成する工程と、熱処理により、
前記埋込炭素層に酸素を析出させるとともに、前記埋込
不純物層を活性化し、欠陥を回復させる工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1322299A JP2634265B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1322299A JP2634265B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03181125A true JPH03181125A (ja) | 1991-08-07 |
JP2634265B2 JP2634265B2 (ja) | 1997-07-23 |
Family
ID=18142082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1322299A Expired - Lifetime JP2634265B2 (ja) | 1989-12-11 | 1989-12-11 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2634265B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188925A (ja) * | 1983-04-12 | 1984-10-26 | Toshiba Corp | 半導体装置の製造方法 |
JPS6084813A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 半導体装置の製造方法 |
JPS6392030A (ja) * | 1986-10-06 | 1988-04-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH02205018A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | 半導体装置の製造方法 |
-
1989
- 1989-12-11 JP JP1322299A patent/JP2634265B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59188925A (ja) * | 1983-04-12 | 1984-10-26 | Toshiba Corp | 半導体装置の製造方法 |
JPS6084813A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 半導体装置の製造方法 |
JPS6392030A (ja) * | 1986-10-06 | 1988-04-22 | Toshiba Corp | 半導体装置の製造方法 |
JPH02205018A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2634265B2 (ja) | 1997-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2746499B2 (ja) | 半導体装置及びその製造方法 | |
JPS6260818B2 (ja) | ||
JP2634265B2 (ja) | 半導体装置及びその製造方法 | |
JP3810168B2 (ja) | 半導体基板の製造方法 | |
JPH03131020A (ja) | 半導体装置の製造方法 | |
JPH01303727A (ja) | 不純物ゲッタリング方法 | |
JP3232663B2 (ja) | 半導体装置の製造方法 | |
JPH04115511A (ja) | Soi基板の製造方法 | |
JPH0411736A (ja) | 半導体装置およびその製造方法 | |
JPS6317227B2 (ja) | ||
JP2943369B2 (ja) | 半導体基板の製造方法 | |
JPS63293817A (ja) | 半導体装置の製造方法 | |
JPH0590272A (ja) | 半導体装置およびその製造方法 | |
JPS6386565A (ja) | 半導体装置の製造方法 | |
JPH02205018A (ja) | 半導体装置の製造方法 | |
JPS63271972A (ja) | 薄膜トランジスタの製法 | |
JPH05283355A (ja) | 半導体装置の製造方法 | |
JPS61116842A (ja) | 半導体装置の製造方法 | |
JPH09232324A (ja) | 半導体基板及びその製造方法 | |
JPH0756881B2 (ja) | 埋込み酸化膜の形成方法 | |
JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
JP2699587B2 (ja) | 半導体基板への不純物注入方法 | |
JPH07235610A (ja) | Cmos型半導体装置の製造方法 | |
JPS5994875A (ja) | シリコンゲ−ト型電界効果トランジスタの製造方法 | |
JPH06124960A (ja) | 半導体装置の製造方法 |