JPS6084813A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野〕 この発明は半導体装置の製造方法に関し、更に詳細には
、改良されたイントリンシックゲッタリング工程を含む
半導体装置の製造方法に藺するものである。

［発明の技術的背景］ ＩＣやＬＳＩ等の高集積化が進展するにつれて不良品発
生の危険性も増大するため、ウェハに対する結晶学的完
全性も従来より一層強く要求されるようになっている。

　一般にＩＣやＬＳＩ等の製造工程においては、ウェハ
は多数回の欠陥誘起処理を受ｔプるため、素子完成時に
おいては必然的に転位群や積層欠陥及び析出物などのプ
ロセス誘起欠陥がウェハに生じることになり、これらの
プロセス誘起欠陥によってデバイス特性の悪化やチップ
歩留りの低下がもたらされる。　従つ−（デバイス特性
の向上とチップ歩留りの向上のためにはこのようなプロ
セス誘起欠陥をできるかぎり少なくすることが必要であ
り、特に素子の集積度が人ぎくなる程、この必要性は増
大する。

インｌ−リンシックゲッタリングは前記のごときプロセ
ス誘起欠陥を効果的に抑制゛する方法として開発され、
現在では半導体装置の＃Ａ造方法に採用されているが、
従来の半導体装置の製造り法にはなお改善すべき問題点
が残されている。

従来のイントリンシックゲッタリングには以下に説明す
るように、旧来のイントリンシックゲッタリング方法（
以下には、これをＩＧ法と記載する）と、ＩＧ法を改善
したイオンインプラチージョンイントリンシックゲッタ
リング方法（以下には、これをＩＩＩＧ法と記載Ｊ−る
）とがある。

ＩＧ法は、よく知られているように酸素含有量の大きな
ウェハを用いることによってデバイスプロセス中にウェ
ハ内部に酸素析出物を含む層（ゲッタ勺イト）が残るよ
うにし、該酸素析出層をプロセス誘起欠陥のシンクとし
て利用する方法である。

一方、ＩＩＩＧ法は後に記載する前記ＩＧ法の欠陥を是
正するために開発された方法であり、この方法では、酸
素含有量の少ないウェハを用い、該ウェハに炭素を高エ
ネルギーでイオン注入し、注入された炭素原子を核とし
て有効に酸素を析出させることによって該ウェハの一部
のみにシンクとなるＭ索析出層を形成させることを特徴
とする。

［背景技術の問題点ｊ 前記ＩＧ法の欠点は、酸素含有量の大きなくつまり、表
面を除いてウェハ内に欠陥を多量に含む）ウェハを用い
るため、ウェハの機械的強度が茗しく低下することであ
る。

これに対し、ＩＩＩＧ法では酸素含有ωの小さいつ１ハ
を用いて該ウェハの一部のみに炭素をイオン注入して酸
素析出層を形成さＵ゛るのでウェハの機械的強度はこの
ようなブック処理をしないウェハどほぼ同じ程度どなっ
て前記ＩＧ法の欠点は除かれるが、ＩＩＩＧ法では、高
エネルギーのイオン注入装置が必要であるため、これが
実用上の大きな障害となっている。　ずなわら、ｌ１Ｉ
Ｇ法の実施に必要となる高エネルギーの（例えば加速電
圧がＩＭｅ　Ｖ以上の）イオン注入装置は現用のイオン
注入装置（加速電圧的２００ｋｅＶ）よりも極めて高価
である上、スループットが非常に低く、かつ安定性でも
劣っているため、高１ネルギーのイオン注入装置を用い
てＩＩＩＧ法を実施した場合、生産能率や歩留りが著し
く悪化し、チップコストを著しく高騰さける結果となる
からである。

それ故、現用の低エネルギーのイオン注入装置を用いて
ＩＩＩＧ法を実施することも試みられているが、高エネ
ルギーイオン注入装置の代りに低エネルギーイオン注入
装置を用いてＩＩＩＧ法を実施した場合には以下のよう
に種々の問題点が生じるため、こり方法をＪべての素子
に対して適用することはできない。

第１図は高エネルギーのイオン注入装置（加速電圧ＩＭ
ｅＶ以上）を用いて前記１１１Ｇ法を実施することによ
り形成したバイポーラＩＣの中のｎｐｎトランジスタの
断面構造を示す。　第１図にａ３いＣ１１は半導体基板
、２はｎ型高濃度層がら成る埋込層（コレクタ領域）、
３はｎ型エピタキシｔシル層から成るコレクタ領域、４
はｐ型低濃度層から成るベース領域、５はｎ型低濃度層
から成るエミッタ領域、６は半導体基板の表面に形成さ
れた酸化膜、７ａはコレクタ電極、７ｂはエミッタ電極
、７ｃはベース電極、８はイオン注入によって形成され
た酸素析出層である。

第１図に示されるように、高１ネルギーのイオン注入装
置を用いてＩＩＩＧ法を実施した場合、ゲッタサイトと
なる酸素析出層８Ｃよ埋込層２の下側に形成されるので
ゲッタ効果も大きく、かつ素子特性に著しい悪影響を与
えることも少ない。

一方、第２図及び第３図は現用の低エネルギーイオン注
入装置を用いて前記ｚＩＧ払を実施してｎ　ｐ　ＩＩバ
イポーラトランジスタを形成した例を示したものである
。　なお、第２図及び第３図において第１図と同一の符
号で示した部分は第１図の素子と同一の部分を示す。

第２図及び＠３図に示すように、一般に低エネルギのイ
オン注入装置を用いて前記１１１Ｇ法を実施した場合、
イオン注入深度が浅いため、ゲッタサイトである酸素析
出層８を素子間の分離領域に設けるかく第２図）、もし
くは素子内に設りるか（第３図）のいずれかの素子Ｍａ
迄になる。　このような素子構造の場合、次のような問
題が生ずる。　すなわち、■第２図のように素子同の分
離領域に酸素析出層８が形成される場合には、該酸素析
出層８と素子の能動領域とが離れているため十分なゲッ
タリング効果が得られない、■第３図のように素子内に
酸素析出層８が形成される場合には素子内に欠陥層が存
在することになるため素子特性が低下する、等の問題が
生ずることになる。

それ故、現用の低エネルギーイオン注入装置を用いてＩ
ＩＩＧ法を実施しＩＣ場合、第１図のごとき素子構造を
形成させることができないので一般に埋込層２を有する
ような構造の素子には有効なイントリンシックゲッタリ
ングを行うことかできず、その結果、バイポーラ素子の
低雑音化及び高信頼化を図ることが不可能であった。　
ちなみに、従来のバイポーラＩＣではバースト状ノイズ
ヤＰＮ接合のリーク電流異常がある程度の頻度で発生す
ることが知られており、従ってバイポーラＩＣではこれ
らの発生頻度を少なくすることによって高信頼化及び低
雑音化を達成Ｊ−ることが課題となっていた。

［発明の目的］ この発明は前記のごとき事情を考慮してなされたもので
あり、この発明の目的は、現用の低エネルギーイオン注
入装置を用いＣ例えばバイポーラＩＣのごとき埋込構造
を有する半導体装置に対しでも効果的なイントリンシッ
クゲッタリングを行うことのできる、半導体装置の製造
方法を提供することである。

［発明の概要〕 この発明による方法は、特許請求の範囲に記載したよう
に、半導体基板のコンタク１〜形成予定領域に低エネル
ギーイオン注入装置を用いて炭素イオンを注入し、注入
された炭素原子を核として酸素を析出させることにより
酸素析出物を含む層を形成させてゲッタリングを行った
後、該コンタクト形成予定領域上に配線を形成し、更に
該配線のシッタリングを行う際に該半導体基板と該配線
との合金化部分に該酸素析出層を取込むことを特徴とす
るものである。　この発明の方法によれば、酸素析出層
が素子の能動領域に近いコンタクト部分に形成されてお
り、従って素子内のゲッタリングが有効に行われるとと
もに、酸素析出層がゲッタリング終了後配線合金化部分
に取込まれており、従って完成した素子内には高濃度欠
陥層が存在しないので、前記■、■のごとき問題は発生
しない。

それ故、低エネルギーイオン注入装置を使用してもバイ
ポーラＩＣのごとき半導体装置に対して効果的なイン１
−リンシックゲッタリングを行うことができると同時に
素子特性の低下等を防止することができる。

［発明の実施例］ 第４図は本発明の方法をバイポーラＩＣの製造に適用し
た場合の各工程を素子の断面ｉ造として示したものであ
る。　なお、第４図において、第１図ないし第３図に表
示された符号と同一符号で表わされＩこ部分は第１図な
いし第３図に表示された部分と同〜である。

第４図に示す本発明の実施例では、まず、第４図（ａ　
）に示すように、酸化膜６に■ミッタ形成用開ロ６ａ　
（エミッタコンタクト孔でもある）を形成した後、該エ
ミッタ形成用開口６ａの周辺を除いて該酸化ＩＩ！６の
上にイオン注入阻止膜９を形成した。

このようにしてからエミッタ形成用間口６ａを通して例
えばＡＳ等のドナ不純物を低エネルギーのイオン注入装
置で半導体基板１に注入した後、引き続いて炭素等のゲ
ッタイオンを該イオン注入装置で注入した。　この実施
例ではＡＳの注入条件は、加速電圧１８０ｋｅＶ、ドー
ズ量１×１０１５／Ｃｍ２、炭素の注入条件は加速電圧
３０ｋｅ■、ドーズ量１×１０１４／ＣｌｌＩ２とした
。

引き続いてアニールをコうことにＪ、り注入イオンを活
性化した後、イオン注入阻止膜９を剥離すると、第４図
（ｂ）に示ずようにエミッタ領域５が形成されると同時
にその中に浅い酸素析出層８（ゲッタ領域）が形成され
た状態となる。　この酸素析出層８は前記アニール時に
エミッタ・ベース接合近傍の結晶欠陥や重金属や不純物
等をゲッタリングする働ぎをし、それまでの素子形成プ
ロセスで生じた基板表面及び内部の結晶欠陥を吸収する
。

次に、酸化膜６上に配線材としてＡ　１−８ｉの合金を
蒸着した後、通常のフォトエツチングプロセス（ＰＥＰ
）を行うことにより第４図（Ｃ）に示すようにコレクタ
電極７ａ、エミッタ電極７ｂ、及びベース電極７ｃがそ
れぞれのコンタクト形成予定領域上に形成される。　そ
こで更に該配線拐のシッタリングを行うと、各電極と該
半導体基板との相互接触部分は合金化して、それぞれ第
４図（Ｃ）に示すように合金化部分７１．７２．７３を
形成するが、エミッタ電極７ｂの合金化部分７２には前
記酸素析出層８が取込まれ、その結果、該酸素析出層８
は実質的に素子内から隔離された状態となる。

それゆえ、本発明方法によれば、現用の低エネルギーイ
オン注入装置を用いても、ゲッタリングを効果的に行う
ことができる一方、素子にとっては欠陥であるゲッタ領
域を素子完成後に素子内から実質的に隔離することがで
きるので、１／ｆノイズのような素子特性の悪化をもた
らすことはない。

なお、前記実施例では本発明方法をバイポーラＩＣに適
用した場合について説明したが、本発明の方法が前記の
ごときＰＮ接合を有づ−る素子だけでなく欠陥の発生し
やすい高濃度層を右する素子（例えば、Ｆ　Ｅ　Ｔ　）
にも適用できることは当然である。

［発明の効果］ 本発明方法を適用して製造したバイポーラＩＣについて
バースト状ノイズの発生頻度やＰＮ接合のリーク電流異
常の発生頻度を測定したところ、バースト状ノイズの発
生頻度は従来品の約１／２０に低減され、リーク電流異
常の発生頻度は従来品の約１／１０に低減されることが
明らかどなった。

これは、本発明方法によれば、バイポーラＩＣのごとき
比較的複雑な構造の半導体層の対しても有効なイントリ
ンシックゲッタリングが実施でき、その結果、素子形成
プロセス終了後の時点において素子内に有害なプロセス
誘起欠陥が少なく、素子表面及び内部に結晶欠陥が少な
くなることを示している。

以上に説明したように、この発明によれば、現用の低エ
ネルギーイオン注入装置を用いても、例えばバイポーラ
ＩＣのごとき半導体装置に何らの欠陥を生じさせずに効
果的なイントリンシックゲッタリングを実施することが
できる、半導体装置の製造方法が提供される。

【図面の簡単な説明】

第１図は高エネルギーイオン注入装置を用いて従来方法
のゲッタリングにより形成した半導体装置の断面図、第
２図及び第３図は低エネルギーイオン注入装置を用いて
従来方法のゲッタリング（より形成した半導体装置の断
面図、第４図は本発明方法の一実施例を示した図である
。 １・・・半導体基板、　２・・・埋込層（コレクタ領域
）、３・・・コレクタ領域、　４・・・ベース領域、　
５・・・エミッタ領域、　６・・・酸化膜、　８・・・
酸素析出物の層、７ａ・・・コレクタ電極、７ｂ・・・
エミッタ電極、　７Ｃ・・・ベース領域、　７１〜７３
・・・合金化部分、　９・・・イオン注入阻止膜。 第１図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. １　半導体基板の少なくとも一つのコンタクト形成予定
   領域に炭素イオンをイオン注入し、注入された炭素原子
   を核として酸素を析出させて該コンタクト形成予定領域
   に酸素析出物を形成す゛ることによりゲッタリングを行
   う工程と、該酸素析出物が形成された該コンタクト形成
   予定領域に配線材を堆積してコンタクトを形成する工程
   と、該配線材をシックリングツることによって該酸素析
   出物を該半導体基板と該配線材との合金化部分に取込む
   工程とを含む半導体装置の製造方法。