JPS63133664A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63133664A JPS63133664A JP61282436A JP28243686A JPS63133664A JP S63133664 A JPS63133664 A JP S63133664A JP 61282436 A JP61282436 A JP 61282436A JP 28243686 A JP28243686 A JP 28243686A JP S63133664 A JPS63133664 A JP S63133664A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- capacitor
- semiconductor device
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 33
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015654 memory Effects 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 235000007575 Calluna vulgaris Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主として、溝形（トレンチ）キャパシタを有
するメモリ装置に適用可能な半導体装置の製造方法に関
するものである。
するメモリ装置に適用可能な半導体装置の製造方法に関
するものである。
従来の技術
半導体記憶装置、特にダイナミ・ツク・ランダムアクセ
スメモリ（以下、Ｄ ＲＡ Ｍと略す）の高集積化、大
容量化に伴なうメモリセル面債の縮小により、メモリセ
ルとして必要な蓄債容量を確保するためキャパシタ構造
も従来のプレーナ型に代わるものとして、基板表面に凹
状の溝を掘り、この溝内にキャパシタを形成した、いわ
ゆる、トレンチキャパシタが１主目されている。
スメモリ（以下、Ｄ ＲＡ Ｍと略す）の高集積化、大
容量化に伴なうメモリセル面債の縮小により、メモリセ
ルとして必要な蓄債容量を確保するためキャパシタ構造
も従来のプレーナ型に代わるものとして、基板表面に凹
状の溝を掘り、この溝内にキャパシタを形成した、いわ
ゆる、トレンチキャパシタが１主目されている。
第２図（ａ）〜（Ｃ）に従来の技術によるトレンチキャ
パシタの製造工程順断面図を示す。
パシタの製造工程順断面図を示す。
まず、第２図’ａ）に示すように、シリコン基板１に凹
状の溝を形成した後、同図（ｂ）のように、熱酸化法に
より、キャパシタ絶縁膜５を形成し、ついで、たとえば
減圧ＣＶＤ法により、キャパシタ導電層６を形成して、
さらに、同図（Ｃ）に示すように、基板１と導電層６と
を両電極とするキャパシタを構成するものである。
状の溝を形成した後、同図（ｂ）のように、熱酸化法に
より、キャパシタ絶縁膜５を形成し、ついで、たとえば
減圧ＣＶＤ法により、キャパシタ導電層６を形成して、
さらに、同図（Ｃ）に示すように、基板１と導電層６と
を両電極とするキャパシタを構成するものである。
この構造のキャパシタでは溝の側壁部および底部におい
てら容量が確保できるため、小面積で大きな蓄積容量を
得ることが可能である。
てら容量が確保できるため、小面積で大きな蓄積容量を
得ることが可能である。
発明が解決しようとする問題点
しかしながらこのような製造方法によるトレンチキャパ
シタには次のような問題点がある。
シタには次のような問題点がある。
シリコン基板１に溝を形成した後、キャパシタ絶縁膜５
を形成する際、熱酸化法ではシリコン基板表面のコーナ
ー部において酸化膜との界面にシリコン基板が突き出た
ような形状、いわゆる“ホーン現象”が生じる。このた
め、このコーナー部において絶縁薄膜の膜厚が薄（なり
、キャパシタ特性における絶縁耐圧やリーク電流特性等
に不良を引きおこす原因となる。
を形成する際、熱酸化法ではシリコン基板表面のコーナ
ー部において酸化膜との界面にシリコン基板が突き出た
ような形状、いわゆる“ホーン現象”が生じる。このた
め、このコーナー部において絶縁薄膜の膜厚が薄（なり
、キャパシタ特性における絶縁耐圧やリーク電流特性等
に不良を引きおこす原因となる。
キャパシタ絶縁膜５の形成前において溝を、いったん、
ある条件の下で熱酸化してさらにその酸化膜を除去し、
コーナーを丸める方法（犠牲酸化、丸め酸化）や、熱酸
化法によらず、気相成長法を用いて絶縁膜を形成する方
法もあるが、基本的にコーナー部での膜厚が側壁部と同
程度であれば、コーナー部での電界集中により、側壁部
よりもコーナー部においてのリーク電流が増大するため
、従来のプレーナキャパシタと同程度の耐圧特性、リー
ク電流特性を得ることは不可能である。
ある条件の下で熱酸化してさらにその酸化膜を除去し、
コーナーを丸める方法（犠牲酸化、丸め酸化）や、熱酸
化法によらず、気相成長法を用いて絶縁膜を形成する方
法もあるが、基本的にコーナー部での膜厚が側壁部と同
程度であれば、コーナー部での電界集中により、側壁部
よりもコーナー部においてのリーク電流が増大するため
、従来のプレーナキャパシタと同程度の耐圧特性、リー
ク電流特性を得ることは不可能である。
本発明は、前記問題点を解決するためのもので、従来の
プレーナキャパシタと同程度の耐圧特性、リーク電流特
性を得ることが可能な溝形キャパシタを有する半導体装
置の製造方法を提供するものである。
プレーナキャパシタと同程度の耐圧特性、リーク電流特
性を得ることが可能な溝形キャパシタを有する半導体装
置の製造方法を提供するものである。
問題点を解決するだめの手段
前記問題点を解決するために本発明による半導体装置の
製造方法は次のような方法をとる。
製造方法は次のような方法をとる。
すなわち、半導体基板に凹状の溝形成後、基板に対し、
イオン入射角を選択することにより、溝の基板表面コー
ナー部のみイオン注入を行い、その後、溝の側壁、底部
および基板表面を熱酸化する際、前記イオン注入による
増速酸化により溝の基板表面コーナー部のみ熱酸化膜が
厚く形成される工程をそなえたものである。これにより
、溝形キャパシタのコーナー部におけるリーク電流が著
しく低下する。
イオン入射角を選択することにより、溝の基板表面コー
ナー部のみイオン注入を行い、その後、溝の側壁、底部
および基板表面を熱酸化する際、前記イオン注入による
増速酸化により溝の基板表面コーナー部のみ熱酸化膜が
厚く形成される工程をそなえたものである。これにより
、溝形キャパシタのコーナー部におけるリーク電流が著
しく低下する。
メモリセルとして必要な容量は、溝の側壁部および底部
での絶縁薄膜部分で確保できるように、溝の面積、深さ
により決定する。
での絶縁薄膜部分で確保できるように、溝の面積、深さ
により決定する。
作用
この半導体装置の製造方法により、次のような作用があ
る。
る。
まず、トレンチキャパシタの基板表面コーナー部のみイ
オン注入して増速酸化により、溝の側壁部および底部に
おけるキャパシタ絶縁膜より厚（することにより、キャ
パシタ特性における絶縁耐圧特性やリーク電流特性が著
しく向上する。
オン注入して増速酸化により、溝の側壁部および底部に
おけるキャパシタ絶縁膜より厚（することにより、キャ
パシタ特性における絶縁耐圧特性やリーク電流特性が著
しく向上する。
また、メモリセルとして必要な容量は、溝の側壁部およ
び底部で確保するため、素子が微細化でき高集積化、高
密度化にも有利である。
び底部で確保するため、素子が微細化でき高集積化、高
密度化にも有利である。
すなわち本発明の半導体装置の製造方法によればトレン
チキャパシタのリーク電流特性、絶縁耐圧特性の向上な
ど従来の問題点を解決し、高歩留まりで信頼性の高い半
導体装置の製造が可能である。
チキャパシタのリーク電流特性、絶縁耐圧特性の向上な
ど従来の問題点を解決し、高歩留まりで信頼性の高い半
導体装置の製造が可能である。
実施例
以下、本発明による半導体装置の製造方法を第１図に示
すトレンチキャパシタの製造工程順断面図により詳述す
る。
すトレンチキャパシタの製造工程順断面図により詳述す
る。
まず第１図（ａ）および同図（ｂ）に示すようにシリコ
ン基板１に部槽１μｍＸ２μｍ、深さ４ｕｍの凹状の溝
を形成した後、リソグラフィ工程により、溝および溝コ
ーナー部の基板表面を２１ｍＸ３μｍ程度の面積で露出
させる。
ン基板１に部槽１μｍＸ２μｍ、深さ４ｕｍの凹状の溝
を形成した後、リソグラフィ工程により、溝および溝コ
ーナー部の基板表面を２１ｍＸ３μｍ程度の面積で露出
させる。
次に、同図（Ｃ）に示すように、イオン入射角を４５°
に選択して溝の基板表面コーナー部にＡｓまたはＰイオ
ンを加速エネルギー４０Ｋｅｖ、注入量５ Ｘ １０
”ｃｍ−２イオン注入を行ない、同図（ｄ）のように、
溝コーナー部にイオン注入層・↓を形成する。
に選択して溝の基板表面コーナー部にＡｓまたはＰイオ
ンを加速エネルギー４０Ｋｅｖ、注入量５ Ｘ １０
”ｃｍ−２イオン注入を行ない、同図（ｄ）のように、
溝コーナー部にイオン注入層・↓を形成する。
次に、ホトレジスト２を除去後、溝および基板表面を１
０００℃ドライ酸素で熱酸化して、キャパシタ絶縁膜５
を側壁部および底部で１００八程度形成する。この際、
溝の基板表面コーナー部では前記イオン注入による増速
酸化で溝側壁および味部よりも厚く酸化され、経験によ
ると、１２０〜１５０Ａとなる。
０００℃ドライ酸素で熱酸化して、キャパシタ絶縁膜５
を側壁部および底部で１００八程度形成する。この際、
溝の基板表面コーナー部では前記イオン注入による増速
酸化で溝側壁および味部よりも厚く酸化され、経験によ
ると、１２０〜１５０Ａとなる。
次に、同図（ｆ）に示すように、キャパシタ電極となる
導電膜６として多結晶シリコンを減圧ＣＶＤ法により、
温度６１０°Ｃ，ＳｉＨ４ガスの熱分解で溝に埋め込み
、トレンチキャパシタを構成する。
導電膜６として多結晶シリコンを減圧ＣＶＤ法により、
温度６１０°Ｃ，ＳｉＨ４ガスの熱分解で溝に埋め込み
、トレンチキャパシタを構成する。
発明の効果
以上のように本発明による半導体装置の製造方法によれ
ば、トレンチキャパシタのリーク電流特性や絶縁耐圧特
性を著しく向上させることが可能であり、高歩留まりで
信頼性の高い半導体装置の製造が可能である。
ば、トレンチキャパシタのリーク電流特性や絶縁耐圧特
性を著しく向上させることが可能であり、高歩留まりで
信頼性の高い半導体装置の製造が可能である。
第１図は本発明実施例の半導体装置の製造方法の工程順
断面図、第２図は従来の技術による製造工程順断面図で
ある。 １・・・・・・シリコン基板、２・・・・・・ホトレジ
スト、３・・・・・・入射イオン、４・・・・・・イオ
ン注入層、５・・・・・・キャパシタ絶縁膜、６・・・
・・・キャパシタ導電膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 １−Ｌソコン、杢４反、 ２−−− ｔ、ＹレシスＥ ３−°入打イτノ 第１図 Ｇ−一−キーノ・°シダ４を梗
断面図、第２図は従来の技術による製造工程順断面図で
ある。 １・・・・・・シリコン基板、２・・・・・・ホトレジ
スト、３・・・・・・入射イオン、４・・・・・・イオ
ン注入層、５・・・・・・キャパシタ絶縁膜、６・・・
・・・キャパシタ導電膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 １−Ｌソコン、杢４反、 ２−−− ｔ、ＹレシスＥ ３−°入打イτノ 第１図 Ｇ−一−キーノ・°シダ４を梗
Claims (4)
- （１）半導体基板に凹状の溝を形成後、前記基板に対す
るイオン入射角を選ぶことにより前記溝の基板表面コー
ナー部にのみイオン注入を行なう第一工程と、前記溝の
側壁、底部および前記基板表面を熱酸化して薄い絶縁膜
を形成する第二工程と、前記溝に導電層を埋め込む第三
工程とからなることを特徴とする半導体装置の製造方法
。 - （２）注入イオンがヒ素（Ａｓ）またはリン（Ｐ）で、
その注入量が１×１０＾１＾５ｃｍ＾−＾２以上に選定
される特許請求の範囲第（１）項記載の半導体装置の製
造方法。 - （３）薄い絶縁膜を形成するための熱酸化工程が、処理
温度を９００℃以上とする特許請求の範囲第（１）項記
載の半導体装置の製造方法。 - （４）埋め込み導電層形成工程が減圧ＣＶＤ（化学気相
成長）法による多結晶シリコンの成長工程でなる特許請
求の範囲第（１）項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61282436A JPH0824166B2 (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61282436A JPH0824166B2 (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133664A true JPS63133664A (ja) | 1988-06-06 |
| JPH0824166B2 JPH0824166B2 (ja) | 1996-03-06 |
Family
ID=17652387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61282436A Expired - Lifetime JPH0824166B2 (ja) | 1986-11-26 | 1986-11-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824166B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268156A (ja) * | 1993-03-17 | 1994-09-22 | Nec Corp | 薄膜キャパシタおよびその製造方法 |
| GB2345578A (en) * | 1999-01-11 | 2000-07-12 | Nec Corp | A method of manufacturing a semiconductor device including a trench |
| JP2000269499A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 絶縁ゲート形トランジスタおよびその製造方法 |
| WO2000072377A1 (de) * | 1999-05-20 | 2000-11-30 | Infineon Technologies Ag | Verfahren zur erzeugung eines vergrabenen kontakts einer speicherzellenanordnung |
| WO2002001607A3 (en) * | 2000-06-23 | 2002-05-23 | Infineon Technologies Corp | Method of producing trench capacitor buried strap |
| WO2001091180A3 (en) * | 2000-05-23 | 2002-07-18 | Infineon Technologies Corp | System and method of forming a vertically oriented device in an integrated circuit |
| JP2008135458A (ja) * | 2006-11-27 | 2008-06-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN104425345A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245662A (ja) * | 1986-04-17 | 1987-10-26 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
-
1986
- 1986-11-26 JP JP61282436A patent/JPH0824166B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245662A (ja) * | 1986-04-17 | 1987-10-26 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268156A (ja) * | 1993-03-17 | 1994-09-22 | Nec Corp | 薄膜キャパシタおよびその製造方法 |
| GB2345578A (en) * | 1999-01-11 | 2000-07-12 | Nec Corp | A method of manufacturing a semiconductor device including a trench |
| JP2000269499A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 絶縁ゲート形トランジスタおよびその製造方法 |
| WO2000072377A1 (de) * | 1999-05-20 | 2000-11-30 | Infineon Technologies Ag | Verfahren zur erzeugung eines vergrabenen kontakts einer speicherzellenanordnung |
| WO2001091180A3 (en) * | 2000-05-23 | 2002-07-18 | Infineon Technologies Corp | System and method of forming a vertically oriented device in an integrated circuit |
| WO2002001607A3 (en) * | 2000-06-23 | 2002-05-23 | Infineon Technologies Corp | Method of producing trench capacitor buried strap |
| JP2008135458A (ja) * | 2006-11-27 | 2008-06-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN104425345A (zh) * | 2013-09-09 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0824166B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5192702A (en) | Self-aligned cylindrical stacked capacitor DRAM cell | |
| US5434812A (en) | Method for fabricating stacked capacitors with increased capacitance in a DRAM cell | |
| US6171923B1 (en) | Method for fabricating a DRAM cell structure on an SOI wafer incorporating a two dimensional trench capacitor | |
| US5217920A (en) | Method of forming substrate contact trenches and isolation trenches using anodization for isolation | |
| JPS5932900B2 (ja) | 電荷貯蔵領域の形成方法 | |
| JPH11220100A (ja) | メモリセル装置及びその製造方法 | |
| KR100802215B1 (ko) | 반구형 실리콘을 갖는 실리콘 전극 형성에 의한 커패시터제조방법 | |
| JPS6012752A (ja) | 半導体記憶装置およびその製造方法 | |
| TW451425B (en) | Manufacturing method for memory cell transistor | |
| JPS63133664A (ja) | 半導体装置の製造方法 | |
| US5945703A (en) | Semiconductor memory device and manufacturing method therefor | |
| JPS61229349A (ja) | Ｍｏｓキヤパシタの製造方法 | |
| KR0171072B1 (ko) | 반도체 메모리 셀 제조방법 및 구조 | |
| JPH02312270A (ja) | Ｄｒａｍセル及びその製造方法 | |
| JP2912823B2 (ja) | ダイナミックｒａｍセルの製造方法 | |
| TW200933710A (en) | Method for preparing doped polysilicon conductors and method for preparing trench capacitor structures using the same | |
| JPS59232455A (ja) | 半導体装置 | |
| JPH01101664A (ja) | 半導体集積回路装置 | |
| JPH022672A (ja) | 半導体メモリセルとその製造方法 | |
| JP2694957B2 (ja) | 半導体装置の製造方法 | |
| JPH0344068A (ja) | 半導体装置の製造方法 | |
| JPS63133658A (ja) | 半導体装置の製造方法 | |
| JPS62279666A (ja) | 半導体装置の製造方法 | |
| JPS63133665A (ja) | 半導体記憶装置 | |
| JPH05304250A (ja) | 半導体装置の製造方法 |