JPS62245662A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS62245662A JPS62245662A JP61089568A JP8956886A JPS62245662A JP S62245662 A JPS62245662 A JP S62245662A JP 61089568 A JP61089568 A JP 61089568A JP 8956886 A JP8956886 A JP 8956886A JP S62245662 A JPS62245662 A JP S62245662A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- implanted
- insulating film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、キャパシタを有する半導体集積回路装置の製
造方法に関し、特に微細なキャパシタで大きな蓄積容量
Ｃｓを得るためシリコン基板中に深い溝を形成したいわ
ゆる溝形キャパシタを有するメモリ装置の製造方法に関
するものである。
造方法に関し、特に微細なキャパシタで大きな蓄積容量
Ｃｓを得るためシリコン基板中に深い溝を形成したいわ
ゆる溝形キャパシタを有するメモリ装置の製造方法に関
するものである。
第２図（ａｌは、従来の溝形キャパシタ構造の断面を示
し、図中、１はシリコン基板、２は素子間分離用厚いシ
リコン酸化膜、３は溝、４はキャパシタ絶縁膜、５はキ
ャパシタ電極、６はスイッチングトランジスタ、７は不
純物拡散層である。このような溝形キャパシタでは、第
２図ｆｂ）の矢印で示すように、溝３上部の角が急峻な
ためキャパシタ絶縁１１１４が涌くなっている。
し、図中、１はシリコン基板、２は素子間分離用厚いシ
リコン酸化膜、３は溝、４はキャパシタ絶縁膜、５はキ
ャパシタ電極、６はスイッチングトランジスタ、７は不
純物拡散層である。このような溝形キャパシタでは、第
２図ｆｂ）の矢印で示すように、溝３上部の角が急峻な
ためキャパシタ絶縁１１１４が涌くなっている。
従来の半導体集積回路装置は以上のように構成されてい
るので、溝上部の角でキャパシタ絶縁膜が薄くなり、電
界集中が起きやすいこと等から、絶縁破壊強度が低下し
、十分な電荷蓄積保持特性が得られないという欠点があ
った。
るので、溝上部の角でキャパシタ絶縁膜が薄くなり、電
界集中が起きやすいこと等から、絶縁破壊強度が低下し
、十分な電荷蓄積保持特性が得られないという欠点があ
った。
本発明は上記のような従来のものの欠点に鑑みてなされ
たもので、絶縁膜の耐圧不良を著しく改善し、電荷蓄積
保持特性が十分骨られる半導体集積回路装置の製造方法
を得ることを目的とする。
たもので、絶縁膜の耐圧不良を著しく改善し、電荷蓄積
保持特性が十分骨られる半導体集積回路装置の製造方法
を得ることを目的とする。
この発明に係る半導体集積回路装置の製造方法は、シリ
コン基板に溝を形成した後、斜め上方から上記基板の表
面、溝の縁及びその側面上部に不純物を注入し、その後
基板を酸化し、これにより形成された酸化膜を除去する
ようにしたものである。
コン基板に溝を形成した後、斜め上方から上記基板の表
面、溝の縁及びその側面上部に不純物を注入し、その後
基板を酸化し、これにより形成された酸化膜を除去する
ようにしたものである。
この発明においては、溝を形成したシリコン基板の表面
、及び溝上部に不純物を注入し、その後全面を酸化して
できた酸化膜を除去するようにしたから、上記溝はその
上部の開口部が底部よりも広く、かつ上部の角は丸みを
滞びた形状となる。
、及び溝上部に不純物を注入し、その後全面を酸化して
できた酸化膜を除去するようにしたから、上記溝はその
上部の開口部が底部よりも広く、かつ上部の角は丸みを
滞びた形状となる。
以下、本発明の一実施例を図について説明する。
第１図ｆａ）〜＋ｅ）は本発明の一実施例による半導体
集積回路装置の製造方法をその工程順に示し、図におい
て、１〜７は第２図と同一のもので、１ａはシリコン基
板表面に形成された不純物層、１ｂは溝３の側面上部に
形成された不純物層、４ａ。
集積回路装置の製造方法をその工程順に示し、図におい
て、１〜７は第２図と同一のもので、１ａはシリコン基
板表面に形成された不純物層、１ｂは溝３の側面上部に
形成された不純物層、４ａ。
４ｂはそれぞれ不純物層１ａ、Ｉｂに形成されたシリコ
ン酸化膜である。
ン酸化膜である。
次に製造方法について説明する。
まず、シリコン基板１に溝３を形成した後、ウェハを回
転させながらその全面に斜め上方から例えばＡｒ等の不
純物をイオン注入すると（第１図（ａｌ）、第１図（ｂ
）に示すように、シリコン基板の表面及び溝の側面上部
にそれぞれ不純物層１ａ、１ｂが形成される。上記溝の
底部は、イオン注入中、第１図（ａ）に示すように、溝
の上部に遮ぎられて、注入層が形成されないまま保持さ
れる。
転させながらその全面に斜め上方から例えばＡｒ等の不
純物をイオン注入すると（第１図（ａｌ）、第１図（ｂ
）に示すように、シリコン基板の表面及び溝の側面上部
にそれぞれ不純物層１ａ、１ｂが形成される。上記溝の
底部は、イオン注入中、第１図（ａ）に示すように、溝
の上部に遮ぎられて、注入層が形成されないまま保持さ
れる。
次にシリコン基板１を酸素雰囲気中で酸化する。
このとき、上記不純物層１ａ、ｌｂの領域の酸化速度は
、イオンが注入されていない部分に比べ数倍速いため、
第１図（Ｃ１に示すように不純物層ｌａ。
、イオンが注入されていない部分に比べ数倍速いため、
第１図（Ｃ１に示すように不純物層ｌａ。
１ｂに形成されたシリコン酸化膜４ａ、４ｂの膜厚はシ
リコン基板ｌのイオン注入されていない部分に形成され
たシリコン酸化膜４より厚くなる。
リコン基板ｌのイオン注入されていない部分に形成され
たシリコン酸化膜４より厚くなる。
次いでこの酸化膜４ａ、４ｂ、４を沸酸系のエツチング
液で除去すると、溝３はその上部の開口部が、底部より
も広く、かつ上部角は丸みを滞びた形状となる（第１図
（ｄ））。
液で除去すると、溝３はその上部の開口部が、底部より
も広く、かつ上部角は丸みを滞びた形状となる（第１図
（ｄ））。
この後、従来と同じ方法で、溝３中にキャパシタ絶縁膜
４．キャパシタ電極５を順次形成して溝形キャパシタ構
造を得る（第１図（ｅ））。
４．キャパシタ電極５を順次形成して溝形キャパシタ構
造を得る（第１図（ｅ））。
このように本実施例ではシリコン基板に溝を形成した後
、ウェハを回転させながら斜め上方から上記基板にイオ
ンを注入し、その後基板に酸化膜を形成し、さらにこの
酸化膜を除去するようにしたので、溝形キャパシタの急
峻な断面形状をなだらかな形状に変えることができ、絶
縁破壊強度の劣化を抑え蓄積電荷保持特性を向上できる
。
、ウェハを回転させながら斜め上方から上記基板にイオ
ンを注入し、その後基板に酸化膜を形成し、さらにこの
酸化膜を除去するようにしたので、溝形キャパシタの急
峻な断面形状をなだらかな形状に変えることができ、絶
縁破壊強度の劣化を抑え蓄積電荷保持特性を向上できる
。
なお、上記実施例では溝形キャパシタについて説明した
が、本発明は溝形分離構造等の基板中に溝を有するデバ
イス全てについて適用できる。また、イオン注入時の不
純物は、半導体基板の酸化特性を変化させるものであれ
ばいかなるものでも良い。
が、本発明は溝形分離構造等の基板中に溝を有するデバ
イス全てについて適用できる。また、イオン注入時の不
純物は、半導体基板の酸化特性を変化させるものであれ
ばいかなるものでも良い。
また、上記実施例では半導体基板の酸化特性を変化させ
るためにイオン注入法を用いたが、これは例えばスパッ
タリング法等のような物理的手段であればどのような方
法を用いても、よい。
るためにイオン注入法を用いたが、これは例えばスパッ
タリング法等のような物理的手段であればどのような方
法を用いても、よい。
また上記実施例では溝部の形成において、酸化膜を成長
させたが、これは窒化膜あるいは他の絶縁膜を成長させ
ても良い。
させたが、これは窒化膜あるいは他の絶縁膜を成長させ
ても良い。
（発明の効果〕
以上のように本発明にかかる半導体集積回路装置の製造
方法によれば、シリコン基板に溝を形成した後、斜め上
方から上記基板にイオンを注入し、その後基板に酸化膜
を形成し、さ、らにこの酸化膜を除去するよ、うにした
ので、溝形キャパシタの急峻な断面形状をなだらかな形
状に変えることができ、絶縁膜の耐圧不良等を著しく改
善できる効果がある。
方法によれば、シリコン基板に溝を形成した後、斜め上
方から上記基板にイオンを注入し、その後基板に酸化膜
を形成し、さ、らにこの酸化膜を除去するよ、うにした
ので、溝形キャパシタの急峻な断面形状をなだらかな形
状に変えることができ、絶縁膜の耐圧不良等を著しく改
善できる効果がある。
第１図は本発明の一実施例による半導体集積回路装置の
製造方法を工程順に示す断面図、第２図は従来装置の構
造を示す断面図である。 図中、ｌはシリコン基板、Ｉａ、ｌｂは不純物層、２は
分離用絶縁膜、３は溝、４はキャパシタ絶縁膜、４ａ、
４ｂはシリコン酸化膜、５はキャパシタ電極、６はスイ
ッチングトランジスタ、７は不純物拡散層である。 なお図中同一符号は同−又は相当部分を示す。
製造方法を工程順に示す断面図、第２図は従来装置の構
造を示す断面図である。 図中、ｌはシリコン基板、Ｉａ、ｌｂは不純物層、２は
分離用絶縁膜、３は溝、４はキャパシタ絶縁膜、４ａ、
４ｂはシリコン酸化膜、５はキャパシタ電極、６はスイ
ッチングトランジスタ、７は不純物拡散層である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）溝形キャパシタ部を有する半導体集積回路装置の
製造方法において、 半導体基板に深い溝を形成する第１の工程と、上記溝及
び基板の表面に斜め上方から不純物を注入し、不純物注
入層を基板表面、溝の縁及びその側面上部にのみ形成す
る第２の工程と、 その後全面を酸化して不純物注入層の絶縁膜膜厚が該絶
縁膜のそれ以外の部分より厚くなるように絶縁膜を形成
する第３の工程と、 その後、上記絶縁膜を除去する第４の工程とを含むこと
を特徴とする半導体集積回路装置の製造方法。 - （２）上記半導体基板はシリコンであり、上記絶縁膜は
シリコン酸化膜であることを特徴とする特許請求の範囲
第１項記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089568A JPH0624228B2 (ja) | 1986-04-17 | 1986-04-17 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089568A JPH0624228B2 (ja) | 1986-04-17 | 1986-04-17 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62245662A true JPS62245662A (ja) | 1987-10-26 |
| JPH0624228B2 JPH0624228B2 (ja) | 1994-03-30 |
Family
ID=13974414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61089568A Expired - Lifetime JPH0624228B2 (ja) | 1986-04-17 | 1986-04-17 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624228B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133664A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4244456B2 (ja) | 1999-08-04 | 2009-03-25 | 株式会社デンソー | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
| ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
-
1986
- 1986-04-17 JP JP61089568A patent/JPH0624228B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133664A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0624228B2 (ja) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001033B1 (ko) | 반도체장치의 제조방법 | |
| JP3717039B2 (ja) | 強誘電体メモリトランジスタおよびその製造方法 | |
| JPH0465548B2 (ja) | ||
| EP0797245A2 (en) | Method of manufacturing a vertical MOS semiconductor device | |
| JPH11111710A (ja) | 半導体装置およびその製造方法 | |
| KR100438772B1 (ko) | 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법 | |
| US4760034A (en) | Method of forming edge-sealed multi-layer structure while protecting adjacent region by screen oxide layer | |
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JPS62245662A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| KR0172548B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| JP3173114B2 (ja) | 薄膜トランジスタ | |
| KR930011460B1 (ko) | 반도체 장치의 소자분리 영역 형성방법 | |
| JPH0381297B2 (ja) | ||
| JPH06196497A (ja) | 半導体装置の製造方法 | |
| JPH0629548A (ja) | 半導体装置の製造方法 | |
| JPH03136277A (ja) | 半導体装置のゲート電極作成方法 | |
| JPH1032311A (ja) | 容量素子の形成方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH01238026A (ja) | 半導体装置の製造方法 | |
| JPH04237129A (ja) | 半導体装置の製造方法 | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPS63299262A (ja) | 半導体装置 |