JPH04237129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04237129A JPH04237129A JP581291A JP581291A JPH04237129A JP H04237129 A JPH04237129 A JP H04237129A JP 581291 A JP581291 A JP 581291A JP 581291 A JP581291 A JP 581291A JP H04237129 A JPH04237129 A JP H04237129A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- polycrystalline silicon
- insulating film
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 10
- 239000011574 phosphorus Substances 0.000 claims abstract description 10
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052796 boron Inorganic materials 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000001590 oxidative effect Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 37
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910019213 POCl3 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多結晶シリコン層を酸
化して絶縁膜を形成する半導体装置の製造方法に関し、
更に詳しくは多結晶シリコン層−絶縁膜−多結晶シリコ
ン層の容量構造を有する半導体装置に有効な製造方法に
関するものである。
化して絶縁膜を形成する半導体装置の製造方法に関し、
更に詳しくは多結晶シリコン層−絶縁膜−多結晶シリコ
ン層の容量構造を有する半導体装置に有効な製造方法に
関するものである。
【０００２】
【従来の技術】キャパシタ構造を有する半導体装置、例
えばスイッチトキャパシタフィルタ（ＳＣＦ）などを有
するアナログＬＳＩやスタックゲート構造の不揮発性メ
モリにおいて、容量構造を形成する際、通常多結晶シリ
コン層にリン等の不純物をドープして、次に熱酸化して
これを絶縁膜として、その上に再び多結晶シリコン層を
形成している。例えば、キャパシタを形成する場合は、
図２のＡに示すようにシリコン基板１上に設けられたフ
ィールド酸化膜２の上に先ず多結晶シリコン層３をＬＰ
ＣＶＤ等で形成し、これにＰＯＣｌ３ の気相拡散によ
りリンをドープする。次いで図２のＢに示すようにエッ
チングして下部電極４を形成し、これを熱酸化して表面
に絶縁膜５を形成する。次にこの上に多結晶シリコン層
をＬＰＣＶＤ等で形成し、エッチングにより上部電極６
を形成する。
えばスイッチトキャパシタフィルタ（ＳＣＦ）などを有
するアナログＬＳＩやスタックゲート構造の不揮発性メ
モリにおいて、容量構造を形成する際、通常多結晶シリ
コン層にリン等の不純物をドープして、次に熱酸化して
これを絶縁膜として、その上に再び多結晶シリコン層を
形成している。例えば、キャパシタを形成する場合は、
図２のＡに示すようにシリコン基板１上に設けられたフ
ィールド酸化膜２の上に先ず多結晶シリコン層３をＬＰ
ＣＶＤ等で形成し、これにＰＯＣｌ３ の気相拡散によ
りリンをドープする。次いで図２のＢに示すようにエッ
チングして下部電極４を形成し、これを熱酸化して表面
に絶縁膜５を形成する。次にこの上に多結晶シリコン層
をＬＰＣＶＤ等で形成し、エッチングにより上部電極６
を形成する。
【０００３】また、不揮発性メモリでは、上記のように
下から順に形成する方法の他に、下部多結晶シリコン層
を形成し、熱酸化して絶縁膜を形成し、上部多結晶シリ
コン層を形成し、その後上記下部多結晶シリコン層、絶
縁膜、上部多結晶シリコン層を一度にエッチングする方
法がある。
下から順に形成する方法の他に、下部多結晶シリコン層
を形成し、熱酸化して絶縁膜を形成し、上部多結晶シリ
コン層を形成し、その後上記下部多結晶シリコン層、絶
縁膜、上部多結晶シリコン層を一度にエッチングする方
法がある。
【０００４】
【発明が解決しようとする課題】上記のような方法で下
部多結晶シリコン層と上部多結晶シリコン層の間の絶縁
膜を形成すると、多結晶シリコン層を酸化するため、絶
縁膜が均一にならず、単結晶シリコンを酸化した絶縁膜
より絶縁膜の破壊電界強度が低いという欠点を有してい
た。従来、この絶縁膜はある程度厚くすることで、所望
の静電破壊電圧を達成していたが、半導体装置の小型化
の要求から、破壊電圧強度の高い絶縁膜を形成し、薄膜
化することで静電破壊電圧を低下させることなくキャパ
シタ面積を減少させる必要が生じている。
部多結晶シリコン層と上部多結晶シリコン層の間の絶縁
膜を形成すると、多結晶シリコン層を酸化するため、絶
縁膜が均一にならず、単結晶シリコンを酸化した絶縁膜
より絶縁膜の破壊電界強度が低いという欠点を有してい
た。従来、この絶縁膜はある程度厚くすることで、所望
の静電破壊電圧を達成していたが、半導体装置の小型化
の要求から、破壊電圧強度の高い絶縁膜を形成し、薄膜
化することで静電破壊電圧を低下させることなくキャパ
シタ面積を減少させる必要が生じている。
【０００５】一方、絶縁膜を薄膜化する必要がない場合
であっても、より高い静電破壊電圧を得ることにより、
信頼性を高めることが要求されている。以上の点に鑑み
、本発明は多結晶シリコン層を酸化して形成される絶縁
膜の破壊電界強度を向上させることを目的とする。
であっても、より高い静電破壊電圧を得ることにより、
信頼性を高めることが要求されている。以上の点に鑑み
、本発明は多結晶シリコン層を酸化して形成される絶縁
膜の破壊電界強度を向上させることを目的とする。
【０００６】
【課題を解決する為の手段】本発明は、多結晶シリコン
層にリン、砒素、ボロンの少なくともいずれか一種をイ
オン注入したのちに、該多結晶シリコン層を熱酸化して
前記多結晶シリコン層の表面に絶縁膜を形成することを
特徴とするものである。また、イオン注入の前に多結晶
シリコン層の表面に薄い酸化膜を形成してもよい。この
場合、イオン注入後、薄い酸化膜を除去して、新たに多
結晶シリコン層を熱酸化して前記多結晶シリコン層の表
面に絶縁膜を形成してもよいし、薄い酸化膜を除去せず
に多結晶シリコン層を熱酸化して、所定の厚さの絶縁膜
になるようにしてもよい。
層にリン、砒素、ボロンの少なくともいずれか一種をイ
オン注入したのちに、該多結晶シリコン層を熱酸化して
前記多結晶シリコン層の表面に絶縁膜を形成することを
特徴とするものである。また、イオン注入の前に多結晶
シリコン層の表面に薄い酸化膜を形成してもよい。この
場合、イオン注入後、薄い酸化膜を除去して、新たに多
結晶シリコン層を熱酸化して前記多結晶シリコン層の表
面に絶縁膜を形成してもよいし、薄い酸化膜を除去せず
に多結晶シリコン層を熱酸化して、所定の厚さの絶縁膜
になるようにしてもよい。
【０００７】
【作用】本発明のように、多結晶のシリコンにリンやボ
ロン、砒素などをイオン注入すると、それを酸化して形
成される絶縁膜はイオン注入しないものに比較して破壊
電解強度が高くなる。これはイオン注入部分の多結晶シ
リコン表面層の多結晶体がイオン注入により均一に近い
状態になり、その表面に形成される酸化膜が均一になる
ので、単結晶を酸化して形成される酸化膜に近いものに
なるためと思われる。
ロン、砒素などをイオン注入すると、それを酸化して形
成される絶縁膜はイオン注入しないものに比較して破壊
電解強度が高くなる。これはイオン注入部分の多結晶シ
リコン表面層の多結晶体がイオン注入により均一に近い
状態になり、その表面に形成される酸化膜が均一になる
ので、単結晶を酸化して形成される酸化膜に近いものに
なるためと思われる。
【０００８】
【実施例】以下、本発明について実施例に基づいて説明
する。図１は本発明の半導体装置の製造方法を示す図で
あり、１０はシリコン基板、１１はフィールド酸化膜、
１２はゲート酸化膜であり、公知の方法によって形成さ
れている。
する。図１は本発明の半導体装置の製造方法を示す図で
あり、１０はシリコン基板、１１はフィールド酸化膜、
１２はゲート酸化膜であり、公知の方法によって形成さ
れている。
【０００９】先ず、図１のＡに示すように、ＬＰＣＶＤ
等で多結晶シリコン層１３をウェハ表面全面に形成する
。次いで、ＰＯＣｌ３ 等により多結晶シリコン層１３
にリンを熱拡散してドープする。但し、不純物濃度を低
くしたい場合にはこの工程を省略してもよい。次に、上
記多結晶シリコン層１３をリソグラフィとエッチング処
理により図１のＢに示すようにゲート部分となる多結晶
シリコン層１４、キャパシタの下部電極となる多結晶シ
リコン層１５が形成され、次いで熱酸化によりその表面
にそれぞれ薄い酸化膜１６、１７を形成する。この酸化
膜１６、１７は後述するイオン注入の保護膜として働く
。なお、イオン注入時に保護膜が必要でない場合は上記
の薄い酸化膜１６、１７の形成を省略してもよい。
等で多結晶シリコン層１３をウェハ表面全面に形成する
。次いで、ＰＯＣｌ３ 等により多結晶シリコン層１３
にリンを熱拡散してドープする。但し、不純物濃度を低
くしたい場合にはこの工程を省略してもよい。次に、上
記多結晶シリコン層１３をリソグラフィとエッチング処
理により図１のＢに示すようにゲート部分となる多結晶
シリコン層１４、キャパシタの下部電極となる多結晶シ
リコン層１５が形成され、次いで熱酸化によりその表面
にそれぞれ薄い酸化膜１６、１７を形成する。この酸化
膜１６、１７は後述するイオン注入の保護膜として働く
。なお、イオン注入時に保護膜が必要でない場合は上記
の薄い酸化膜１６、１７の形成を省略してもよい。
【００１０】次いで、イオンを注入する。このイオン種
はリン、砒素またはボロン及びそれらの組合せが用いら
れる。イオン注入のエネルギーは特に規定されるもので
はないが、本実施例の場合、下層への影響を抑えるため
、注入されるイオンの濃度ピークが多結晶シリコン層に
留まるようにした。また、不純物濃度はリンを用い、１
×１０１４／ｃｍ２ 程度を注入した。なお、このイオ
ン注入は図１のＣに示すような活性領域のＮ− 領域２
０等のＭＯＳ型トランジスタのソース・ドレイン領域を
形成するためのイオン注入工程を利用し、それと同時に
行うことが出来、工程の増加を抑えることができる。例
えば、Ｎ＋ 領域を形成するためのイオン注入工程を利
用することができ、この場合には、砒素を用い、１×１
０１５／ｃｍ２程度のイオン注入をすればよい。
はリン、砒素またはボロン及びそれらの組合せが用いら
れる。イオン注入のエネルギーは特に規定されるもので
はないが、本実施例の場合、下層への影響を抑えるため
、注入されるイオンの濃度ピークが多結晶シリコン層に
留まるようにした。また、不純物濃度はリンを用い、１
×１０１４／ｃｍ２ 程度を注入した。なお、このイオ
ン注入は図１のＣに示すような活性領域のＮ− 領域２
０等のＭＯＳ型トランジスタのソース・ドレイン領域を
形成するためのイオン注入工程を利用し、それと同時に
行うことが出来、工程の増加を抑えることができる。例
えば、Ｎ＋ 領域を形成するためのイオン注入工程を利
用することができ、この場合には、砒素を用い、１×１
０１５／ｃｍ２程度のイオン注入をすればよい。
【００１１】次いで、図１のＣに示すように、設定され
た膜厚になるように熱酸化により酸化膜１８及び１９を
形成する。この際、酸化膜１６、１７を除去し、所定の
厚さになるまで熱酸化して酸化膜１８及び１９を形成す
るようにしてもよい。このとき、多結晶シリコン層１４
及び１５上の酸化膜１８及び１９は比較的均一な膜にな
る。また、この酸化膜１８及び１９の形成と同時にＮ−
領域２０が形成される。
た膜厚になるように熱酸化により酸化膜１８及び１９を
形成する。この際、酸化膜１６、１７を除去し、所定の
厚さになるまで熱酸化して酸化膜１８及び１９を形成す
るようにしてもよい。このとき、多結晶シリコン層１４
及び１５上の酸化膜１８及び１９は比較的均一な膜にな
る。また、この酸化膜１８及び１９の形成と同時にＮ−
領域２０が形成される。
【００１２】次に図１のＤに示すようにウェハ表面全面
に多結晶シリコン層２１を形成し、次いで多結晶シリコ
ン層１３に処理したのと同様にリンをドープする。更に
、図１のＥに示すように多結晶シリコン層２１をエッチ
ングしてキャパシタの上部電極２２を形成し、表面を熱
酸化して酸化膜２３を形成する。また、砒素などをイオ
ン注入してＮ＋ 領域２４を形成する。
に多結晶シリコン層２１を形成し、次いで多結晶シリコ
ン層１３に処理したのと同様にリンをドープする。更に
、図１のＥに示すように多結晶シリコン層２１をエッチ
ングしてキャパシタの上部電極２２を形成し、表面を熱
酸化して酸化膜２３を形成する。また、砒素などをイオ
ン注入してＮ＋ 領域２４を形成する。
【００１３】このようにして形成された半導体装置の多
結晶シリコン層間の絶縁膜１９の静電破壊電圧は従来に
比べ、およそ１０〜２０％向上した。本発明ではキャパ
シタの電極に用いられる多結晶シリコン層の場合につい
て説明したが、不揮発性メモリのように多結晶シリコン
層を２層設け、その間の絶縁膜が下部多結晶シリコン層
を酸化して形成するような場合にも有効である。
結晶シリコン層間の絶縁膜１９の静電破壊電圧は従来に
比べ、およそ１０〜２０％向上した。本発明ではキャパ
シタの電極に用いられる多結晶シリコン層の場合につい
て説明したが、不揮発性メモリのように多結晶シリコン
層を２層設け、その間の絶縁膜が下部多結晶シリコン層
を酸化して形成するような場合にも有効である。
【００１４】
【発明の効果】本発明によれば、多結晶シリコン層の間
の絶縁膜の破壊電界強度を向上することができる。従っ
て、半導体装置の信頼性が向上すると共に、本発明をキ
ャパシタの電極に用いた場合には、絶縁膜を薄く出来る
ので、キャパシタの面積を縮小できる。このため、半導
体装置全体も小型化できる。
の絶縁膜の破壊電界強度を向上することができる。従っ
て、半導体装置の信頼性が向上すると共に、本発明をキ
ャパシタの電極に用いた場合には、絶縁膜を薄く出来る
ので、キャパシタの面積を縮小できる。このため、半導
体装置全体も小型化できる。
【図１】本発明の半導体装置の製造方法を示す図である
。
。
【図２】従来の半導体装置の製造方法を示す図である。
１０ シリコン基板
１１ フィールド酸化膜
１２ ゲート酸化膜
１５、２２ 多結晶シリコン層
１８、１９ 絶縁膜
Claims (2)
- 【請求項１】多結晶シリコン層にリン、砒素、ボロンの
少なくともいずれか一種をイオン注入したのちに、該多
結晶シリコン層を熱酸化して、前記多結晶シリコン層の
表面に絶縁膜を形成することを特徴とする半導体装置の
製造方法。 - 【請求項２】多結晶シリコン層の表面に薄く酸化膜を形
成し、次いで該多結晶シリコン層にリン、砒素、ボロン
の少なくともいずれか一種をイオン注入し、該イオン注
入の後に前記多結晶シリコン層をさらに熱酸化して、前
記多結晶シリコン層の表面の絶縁膜が所定の厚さになる
ようにすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP581291A JPH04237129A (ja) | 1991-01-22 | 1991-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP581291A JPH04237129A (ja) | 1991-01-22 | 1991-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04237129A true JPH04237129A (ja) | 1992-08-25 |
Family
ID=11621496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP581291A Pending JPH04237129A (ja) | 1991-01-22 | 1991-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04237129A (ja) |
-
1991
- 1991-01-22 JP JP581291A patent/JPH04237129A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717039B2 (ja) | 強誘電体メモリトランジスタおよびその製造方法 | |
| JPH1041403A (ja) | 半導体装置およびその製造方法 | |
| JP2001308207A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH04119666A (ja) | 集積回路の製造方法 | |
| KR950027916A (ko) | 반도체장치의 제조방법 | |
| US6338997B2 (en) | Method of fabricating semiconductor device having improved bias dependability | |
| JPH05183164A (ja) | 半導体素子 | |
| JPH04237129A (ja) | 半導体装置の製造方法 | |
| JP3131850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2691258B2 (ja) | Ｍｉｓ型電界効果トランジスタの製法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH02137335A (ja) | 電界効果トランジスタの製造方法 | |
| US6156603A (en) | Manufacturing method for reducing the thickness of a dielectric layer | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPH0645541A (ja) | 半導体素子の製造方法 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100588781B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000027814A (ko) | 아날로그반도체소자의 듀얼게이트산화막 형성방법 | |
| JPH1032311A (ja) | 容量素子の形成方法 | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPS63153860A (ja) | 半導体装置の製造方法 | |
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JPH04165668A (ja) | 半導体装置の製造方法 | |
| JPH05343699A (ja) | 半導体記憶装置の製造方法 | |
| JPH1056137A (ja) | アナログポリキャパシター製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991109 |