JPS63133658A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、主として、溝形（トレンチ）キャパシタを有
するメモリ装置に適用可能な半導体装置の製造方法に関
するものである。

従来の技術 半導体記憶装置、特にダイナミック・ランダムアクセス
メモリ（以下、ＤＲＡＭと略す）の高集積化、大容量化
に伴なうメモリセル面積の縮小により、メモリセルとし
て必要な蓄積容量を確保するため、キャパシタ構造も従
来のブレーナ型に代わるものとして、基板表面に凹状の
溝を掘り、この溝内にキャパシタを形成した、いわゆる
、トレンチキャパシタが注目されている。

第２図に従来の技術によるトレンチキャパシタの製造工
程順断面図を示す。

まず、第２図（ａ）に示すようにシリコン基板１に溝を
形成した後、同図（ｂ）のように熱酸化法によりキャパ
シタ絶縁薄膜７を形成し、ついで、たとえば減圧ＣＶＤ
法によりキャパシタ導電層８を形成して、次に、同図（
Ｃ）に示すように、基板１と導電層８を両電極とするキ
ャパシタを構成するものである。

この構造のキャパシタでは溝の側壁部および底部におい
ても容量が確保できるため、小面積で大きな蓄積容量を
得ることが可能である。

発明が解決しようとする問題点 しかしながら、このような製造方法によるトレンチキャ
パシタには次にような問題点がある。

シリコン基板１に溝を形成した後、キャパシタ絶縁膜７
を形成する際、熱酸化法ではシリコン基板表面のコーナ
ー部において酸化膜との界面にシリコン基板が突き出た
ような形状、いわゆる“ホーン現象”が生じる。このた
め、このコーナー部において絶縁薄膜の膜厚が薄（なり
、キャパシタ特性における絶縁耐圧やリーク電流特性等
に不良を引きおこす原因となる。

絶縁薄膜７の形成前において溝を、いったん、ある条件
の下で熱酸化して、さらにその酸化膜を除去してコーナ
ーを丸める方法（犠牲酸化、丸め酸化）や、熱酸化法に
よらず、気相成長法を用いて、絶縁薄膜を形成する方法
もあるが、基本的に、基板表面とのコーナー部での膜厚
が側壁部と同程度であれば、同コーナー部での電界集中
により、側壁部よりもコーナー部においてのリーク電流
が増大するため、従来のブレーナキャパシタと同程度の
耐圧特性、リーク電流特性を得ることは不可能である。

本発明は前記問題点を解決するためのもので、従来のブ
レーナキャパシタと同程度の耐圧特性。

リーク電流特性を得ることが可能なトレンチキャパシタ
を有する半導体装置の製造方法を提供するものである。

問題点を解決するための手段 前記問題点を解決するために、本発明による半導体装置
の製造方法は次のような方法をとる。

すなわち、シリコン基板に形成された溝の側壁および底
部に、基板表面とのコーナー部を除いて、酸化マスクと
なるシリコン窒化膜を、熱酸化膜を介して形成した後、
溝の基板表面とのコーナー部のみを選択的に酸化し、そ
の後、溝の側壁部および底部のシリコン窒化膜および熱
酸化膜を除去して、改めて、キャパシタ絶縁膜を間溝の
側壁部および底部に、熱酸化法により、基板表面コーナ
ー部より薄（形成することにより、キャパシタ絶縁膜を
、溝の基板表面とのコーナー部において側壁部および底
部よりも厚い構造とする。その後、キャパシタ電極とな
る導電層を溝に埋め込み溝形キャパシタを構成する。

メモリセルとして必要な容量は、溝側壁部および底部で
の絶縁薄膜部分で確保できるように、溝の面積、深さに
より決定する。

作用 この半導体装置の製造方法により次のような作用がある
。

まず、トレンチキャパシタの基板表面コーナー部のみ選
択的に酸化して溝の側壁部および底部におけるキャパシ
タ絶縁薄膜より厚（することにより、キャパシタ特性に
おける絶縁耐圧特性やリーク電流特性が著しく向上する
。

また、メモリセルとして必要な容量は溝側壁部および底
部で確保するため、素子が微細化でき、高集積化、高密
度化にも有利である。

すなわち、本発明の半導体装置の製造方法によればトレ
ンチキャパシタのリーク電流特性、絶縁耐圧特性の向上
がなされ、信頼性の高い半導体装置の製造が可能である
。

実施例 以下、本発明による半導体装置の製造方法を第１図（ａ
）〜（ｆ）に示すトレンチキャパシタの製造工程順断面
図により詳述する。

まず、第１図（ａ）に示すように、シリコン基板１に面
積１ｕｍＸ２１７ｍ、深さ４μｍの凹状の溝を形成した
後、溝の側壁９、底部および基板表面を約２００Ａ程度
熱酸化し、つづいて、減圧ＣＶＤ　（化学気相成長）法
により、シリコン窒化膜３を約８００〜１５００Ａ程度
成長させる。その後、減圧ＣＶＤ法またはスピン塗布法
により溝の内部を埋め込み被着膜４で埋め込み、ホトレ
ジスト５を塗布後、リソグラフィ一工程により溝上部の
ホトレジストを、溝面積と同じ広さに開口する。

次に、同図（ｂ）に示すように、このホトレジスト５を
マスクとして、埋め込み被着膜４を下地のシリコン窒化
膜３がコーナー部でコーナーより５００Ａ程度の長さの
範囲で、横方向２深さ方向ともに露出するようにエツチ
ングする。その後ホトレジスト５を全面除去する。

次に、同図（Ｃ）に示すように、この埋め込み被着膜４
をマスクとしてシリコン窒化膜３を、溝の基板表面コー
ナー部のみエツチングし、その後、埋め込み被着膜４は
全面除去する。

次に、同図（ｄ）に示すように、このシリコン窒化膜３
を酸化マスクとして溝の基板表面コーナー部のみを選択
的に１０００℃、ドライ酸素で熱酸化し、コーナー部に
シリコン酸化膜６を約２００〜５００Ａ程度の厚さに形
成する。

次に、同図（ｅ）に示すように、溝の倒壁、底部および
基板表面のシリコン窒化膜３およびシリコン酸化膜２を
除去したのち、同図（ｆ）に示すように、改めて、溝の
側壁および底部を１０００℃、ドライ酸素で熱酸化して
、厚さ約１００Ａ程度のキャパシタ絶縁薄膜７を形成す
る。次にキャパシタ電極となる導電層として多結晶シリ
コンを、たとえば、６１０℃、ＳｉＨ４ガスを用イた減
圧ＣＶＤ法により溝内部に埋め込んでトレンチキャパシ
タを構成する。

発明の効果 以上のように本発明による半導体装置の製造方法によれ
ば、トレンチキャパシタのリーク電流特性や絶縁耐圧特
性を著しく向上させることが可能であり、高歩留まりで
信頼性の高い半導体装置の製造が可能である。

【図面の簡単な説明】

第１図（ａ）〜げ）は本発明の半導体装置の製造方法の
実施例工程順断面図、第２図（ａ）〜（Ｃ）は従来の技
術による製造工程順断面図である。 １・・・・・・シリコン基板、２・・団・シリコン酸化
膜、３・・・・・・シリコン窒化膜、４・・・・・・埋
め込み被着膜、５・・・・・・ホトレジスト、６・・・
・・・コーナー部シリコン酸化膜、７・・・・・・キャ
パシタ絶縁薄膜、８・・・・・・キャパシタ導電層。 代理人の氏名　弁理士　中尾敏男　はが１名第１図

Claims (4)

【特許請求の範囲】
1. （１）半導体基板に溝を形成後、同基板表面、および前
   記溝の側壁ならびに底部に第一の熱酸化膜を介して形成
   されたシリコン窒化膜を、前記溝の基板表面コーナー部
   のみ選択的に除去して形成する第一工程と、前記シリコ
   ン窒化膜をマスクとして前記溝の基板表面コーナー部の
   み選択的に熱酸化する第二工程と、前記基板表面、およ
   び前記溝の側壁、ならびに底部の前記シリコン窒化膜お
   よび前記第一の熱酸化膜を除去した後、前記溝の側壁お
   よび底部を前記溝の基板表面コーナー部の熱酸化膜より
   薄く熱酸化してキャパシタ絶縁膜を形成する第三工程と
   、前記溝を導電層で埋め込む第四工程とからなることを
   特徴とする半導体装置の製造方法。
2. （２）前記第一工程のシリコン窒化膜形成が、減圧ＣＶ
   Ｄ（化学気相成長）法でなされる特許請求の範囲第（１
   ）項記載の半導体装置の製造方法。
3. （３）前記第二工程の溝コーナー部の選択酸化が酸化温
   度９００℃以上でなされる特許請求の範囲第（１）項記
   載の半導体装置の製造方法。
4. （４）前記第四工程の埋め込み導電層形成が、減圧ＣＶ
   Ｄ法による多結晶シリコンでなされる特許請求の範囲第
   （１）項記載の半導体装置の製造方法。