KR0131605B1

KR0131605B1 - 반도체장치의 제조방법

Info

Publication number: KR0131605B1
Application number: KR1019900702491A
Authority: KR
Inventors: 히데도시 와가마쭈
Original assignee: 고스기 노부미쓰; 오끼뎅끼 고오교오 가부시끼가이샤
Priority date: 1989-03-23
Filing date: 1990-03-20
Publication date: 1998-04-15
Also published as: EP0428732B1; WO1990011618A1; EP0428732A4; US5120677A; DE69027836T2; DE69027836D1; KR920700478A; EP0428732A1

Abstract

절연막상에 형성된 다결정실리콘에 불순물을 도입하는 방법이다. 절연막(2)상에 형성된 다결정실리콘층(12)상에 As를 포함하는 실리케이트 유리층(13)을 형성하여열처리하는 것에 의하여 As를 다결정실리콘층(12)에 도입한다.실리케이트 유리층(13)은 비소농도가 As₂O₃로 환산하여 25중량%이상이고, 열처리는 산소분압비가 0.05~0.7의 N₂와 O₂와의 혼합가스분위기로 1000℃이상, 60분간이상 행하여진다.

Description

[발명의 명칭]

반도체장치의 제조방법

[도면의 간단한 설명]

제1도는 본 발명의 바람직한 실시예인 DRAM셀의 제조공정 단면도.

제2도는 종래의 DRAM셀의 단면도.

제3도는 열처리시의 분위기가스의 산소분압비와 다결정실리콘막의 시트저항과의 관계를 나타낸 도면.

제4도는 열처리시의 분위기가스의 산소분압비와 다결정실리콘막의 감소량을 표시하는 도면.

제5도는 열처리시의 분위기가스의 산소분압비와 다결정실리콘막중의 As의 캐리어 농도를 표시하는 도면.

제6도는 다결정실리콘막의 형성장소, AsSG막으로부터 As를 도입하는 장소의 조건을 3개로 나누어서, 다시 열처리시의 분위기가스,온도,시간을 변화시킨 경우, As가 도입된 장소의 시트저항이 어떻게 변화하는가를 나타낸 도면.

제7도는 제6도의 3개의 조건을 구체적으로 표시하는 도면.

제8도는 AsSG막 두께와 다결정실리콘막의 시트저항과의 관계를 표시하는 도면.

제9도는 AsSG막의 비소농도와 다결정 실리콘막의 시트저항과의 관계를 나타낸 도면.

제10도는 스택 커패시터의 용량과 바이어스전압의 관계를 나타낸 도면.

[발명의 상세한 설명]

[기술분야]

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 절연층상에 형성된 다결정실리콘층으로의 불순물확산 방법에 관한 것이다.

[배경기술]

종래, 다이나믹 랜덤 액세스 메모리(이하 DRAM이라고 칭함)의 셀에는 한 개의 스위칭 트랜지스터와, 한 개의 커패시터로 구성되는 1트랜지스터·1커패시터형의 메모리셀이 널리 사용되어 왔다.

최근, DRAM의 고밀도를 위한 메모리셀의 미세화는 눈부시고, 어떠한 3차원 구조를 사용하지 않으면, 커패시터용량의 확보가 곤란한 상황에 처해 있다.

그래서, 이 종류의 분야의 기술로서는 홈내에 스택 커패시터를 매입한 DRAM이 개발되고 있다.

예를들면, 일경(日經)마이크로 디바이스 별책 No.(1987) 「실용화로 향하여 시동하는 4M DRAM의 전모」P.215~220에 나타낸 것과 같은 BSCC(Buried Stacked Capacitor Cell)가 제안되고 있다.

제2도는 관계되는 종래의 반도체 기억장치의 단면도이다. P 형 실리콘 기판(101)상의 일부에는 필드산화막(102)이 형성되고 있고, 이 필드산화막(102)의 단부의 실리콘기판(101)중에는 홈(103)이 파여져 있다.

이 홈(103)의 내벽에는 두꺼운 산화막(104)이 형성되고, 이 두꺼운 산화막(104)상에는 다결정실리콘막으로 이루어지는 커패시터전극(106), 유전체 박막(107) 및 셀플레이트전극(108)으로 이루어지는 커패시터가 형성되어 있다.

커패시터 전극(106)은 인접하여 설치되어 있는 트랜스퍼 게이트 트랜지스터의 일단의 확산층(111a)과 콘택트(105)에서 접속되어 있다.

트랜스퍼 게이트 트랜지스터는 산화막(109), 데이터전극(110) 및 소오스/드레인을 형성하는 확산층(111a, 111b)으로 구성되어 있다.

트랜스퍼 게이트 트랜지스터의 타측의 확산층(111b)은 층간절연막(112)에 설치된 콘택트홀(113)을 사이에 두고 비트선 (114)으로 접속되어 있다. 트랜스퍼 게이트 트랜지스터와 커패시터는 패시베이션막(115)으로 보호되어 있다.

여기서, 커패시터전극(106)은 불순물을 포함하는 실리케이트 유리막으로부터 불활성 가스 분위기중에서, 불순물을 다결정실리콘막에 고상(固相)확산시키는 것에 의하여 형성되어 있다. (저널·오브·일렉트로케미탈·소사이어티·1972, 8월 Vol. 119 No.8 P1080~P1084 참조).

그러나, 상술한 바와 같이 고상확산법으로는 홈내의 다결정실리콘막에 불순물이 충분히 도입되지 않는다는 문제가 있었다.

또, 다결정실리콘에 불순물을 충분하게 도입시키기 위하여, 열처리 온도를 높이던지 열처리시간을 길게하면, 셀커패시터와의 콘택트부인 N 확산층부의 형성시의 접합이 깊게되고, 셀간의 소자분리능력이 저하되는 문제가 있다.

또한, 열처리 분위기가스로 N₂를 사용하면, 열처리후의 실리케이트 막중에 부분적으로 불순물농도가 높은 영역이 형성되고, 다결정실리콘 막중의 불순물 농도분포가 불균일하게 되거나 실리케이트막과 다결정실리콘막의 계면에, 불순물의 확산을 억제하는 필름상 혹은 미결정상(微結晶狀)의 석출물(析出物)이 형성된다는 문제도 있다.

본 발명의 목적은 다결정실리콘막에 불순물을 충분하게 도입할 수 있는 반도체장치의 제조방법을 제공하는데 있다. 또, 본 발명은 다른 목적은 셀간의 소자분리능력을 저하시키지 않고 홈내의 다결정실리콘막에 불순물을 도입하는 방법을 제공하는데 있다.

본 발명은 반도체기판상에 형성된 산화막 위에 형성된 다결정실리콘에 불순물을 도입함에 있어, 다결정실리콘상에 비소농도가 As₂O₃으로 확산하여 25중량%이상의 실리케이트 유리막을 형성하고, 산소분압비가 0.05~0.7의 범위의 N₂와 O₂의 혼합가스 분위기하에서, 1000℃이상에서 60분 이상의 열처리를 행한다.

열처리 분위기가스로 N₂와 O₂의 혼합가스를 사용하고, 그 산소 분압비 [O₂/(N₂+O₂)]를 0.05~0.7의 범위로 설정하므로서, 열처리후에 있어서, 비소를 포함하는 실리케이트 유리막(이하 AsSG 막이라 칭함)중의 부분적인 비소농도의 고농도화나, AsSG막과 다결정실리콘막의 계면에 형성되는 석출물의 발생을 방지할 수 있다.

또, 본 발명의 열처리는 산소분압 0.05~0.7로 되도록 N₂와 O₂의 혼합가스 분위기로 행한다.

산소 분압비가 0.05-0.7 이라는 조건은, 다결정실리콘막중에 충분하게 불순물을 도입하기 위하여 필요한 것이다.

N₂와 O₂의 혼합가스를 사용하면, N2 만으로는 AsSG막과 다결정 실리콘막의 경계에 As의 확산을 억제하는 석출물이 형성되고, O₂만으로는 다결정 실리콘막중의 As가 다결정실리콘막 표면의 산화막중으로 들어가게 되고 다결정 실리콘막중의 As 농도가 감소하여 부적합하게 되기 때문이다.

[발명을 실시하기 위한 최선의 형태]

이하에서, 본 발명의 실시예에 관하여 도면을 참조하여 상세하게 설명한다.

제1도는 본 발명의 실시예를 나타낸 반도체 기억장치의 비트라인 방향에 따른 제조 공정 단면도이다.

우선, 불순물농도 1×10¹⁵-1×10¹⁶cm^-3정도의 P형 실리콘단결정기판(이하, 단지 실리콘기관이라 함)(1)을 준비한다.

이 실리콘기판(1)의 메모리셀에 5×10¹⁶-2×10¹⁷cm^-3정도의 농도로 깊이 5μm 정도의 P웰을 형성한다.

다음에, LOCOS(선택산화)법을 사용하여, 막두께 6000 Å정도의 필드 산화막(SiO₂)(2)을 형성하고, 이 필드산화막(2)을 2000Å 정도로 에칭제거한 후, 필드산화막(2)이 형성되어 있지 않은 실리콘기판 표면에 실리콘 산화막(3)을 300-500Å정도로 형성한다.

이어서,감압 CVD법에 의하여 실리콘기판 전면에 실리콘질화막 (4)을 1000~3000Å 정도 퇴적시키고, 상압 CVD 법에 의하여 상기 실리콘질화막(4)의 전면에 실리콘 산화막(5)을 4000~7000Å 정도로 퇴적시킨다. [제1a도 참조].

다음에 통상의 포토리소그래피에 의하여, 실리콘산화막(5), 실리콘질화막(4)을 순차로 패터닝하여, 개구부(6)를 형성하여, 노출하고 있는 필드산화막(2)을 드라이에칭에 의하여 제거한다[제1b도 참조].

그 다음, 실리콘 산화막(5)을 마스크하여, 이방성의 극히 강한 리액티브 이온에칭(RIE)을 행하고, 실리콘기판(1)에 깊이 약 4μm의 거의 수직인 측벽을 갖은 홈(7)을 형성한 후, 마스크로 사용한 실리콘 산화막(5)은 제거한다 (제1c도 참조).

이어서, 실리콘 질화막(4)을 내산화성 마스크로하여, 습식산소 분위기에 노출되어 있는 실리콘기판(1)을 산화하고, 홈(7)의 측면과 밑면에 막두께 1000~1500Å 정도의 실리콘 산화막(8)을 형성한다 [제1d도 참조].

그 다음, 실리콘질화막(4)을 제거한 후, 통상 포토리소그래피에 의하여, 레지스트(9)를 패터닝하고, 이 레지스트(9)를 마스크로하여 홈(7)의 견부(肩部)의 실리콘산화막(8)을 에칭 제거하여, 셀·콘택트부(11)를 형성한다 [제1e도 참조].

이어서, 레지스트(9)를 제거한 후, 저압 CVD법에 의하여 실리콘기판 전면에, 다결정실리콘막(커패시터전극)(12)을 1500~2000Å 정도로 퇴적시킨다.

그리고, 다결정실리콘막(12)의 시트저항을 낮추기 위하여, AsSG막(13)을 사용하여, 고정확산을 행하고 다결정실리콘막(12)에 As를 도입한다. 이때 열처리는 다결정실리콘막(12)의 결정립(結晶粒)으로 고농도의 불순물을 도입하기 위하여, 산소 분압비 0.2정도, 1000℃, 60분간의 조건으로 행한다 [제1f도 참조].

제3도는 다결정 실리콘막의 시트저항과 산소분압의 관계를 표시한 것이다.

이 도면에 나타낸 바와 같이, 종래의 N₂분위기중에서는 시트저항이, 600정도인 것에 비하여, 본 발명의 N₂와 O₂의 혼합가스로, 산소분압비가 0.05~0.7의 범위에서는 300정도의 시트저항으로 되고, 다결정 실리콘막에 충분하게 불순물이 도입되어 있다는 것을 알수 있다.

제4도는 열처리후의 다결정실리콘막의 감소량과 산소분압비의 관계를 나타낸 것이다.

이 도면에서 명백한 바와 같이, 종래의 N₂분위기 중에서의 다결정 실리콘막의 감소량에 비하여, 본 발명의 N₂와 O₂의 혼합가스로, 산소분압이 0.05~0.7의 범위에서는, 다결정실리콘막의 감소량은 아주 작게 증가하고 있을 뿐이며, 열처리중의 산소분압의 변화에 대하여 충분한 다결정 실리콘막의 막두께를 유지하는 제어성이 있는 것을 알 수 있다.

제5도는 열처리후의 AsSG막의 전기적으로 활성화하고 있는 비소농도(캐리어 농도)와 산소 분압비와의 관계를 나타낸 도면이다.

캐리어 농도가 1×10¹⁹cm^-3이상이면 바람직하다고 되어 있으나, 산소 분압비가 0.05~0.7의 범위에서는 캐리어농도가 1×10¹⁹cm^-3이상인 임을 도면으로부터 알 수 있다.

또한, 제3도, 제4도 및 제5도에 있어서, AsSG막의 막두께는 400Å , As 농도는 25중량% As₂O₃, 열처리조건은 온도가 1000℃로 시간이 60분이다.

또한, AsSG 막의 확산원(源)으로서 반도체기판으로 고상확산을 행한다는 것은, N₂와 O₂와의 혼합가스를 사용하는 것은 특개소 63-160326, 특개소 53-46272 등에 개시된 바와 같이 알려져 있다.

그러나 본원 발명자는 AsSG(13)을 확산원으로하여(a) 반도체기판(1)으로 고상확산할 경우(제7a도 참조), (b)반도체기판 (1)상에 직접형성된 다결정실리콘막(12)에 고상 확산할 경우(제7b도 참조), (c)반도체기판 (1)상에 SiO₂막(2)을 사이에 두고 형성된 다결정실리콘막(12)에 고상 확산할 경우, (제7c도 참조)의 3종류의 조건으로 비교실험을 행 하였다.

이 실험에서 AsSG막(13)은 막두께 4000Å , 25중량%의 As₂O₃를 포함하고 있고, 다결정실리콘막(12)의 막두께는 1500Å 또, 기판 (1)은 Si 기판이다.

이 실험결과를 제6도에 나타낸다.

제6도의 각 데이터(A~E)의 조건은 아래표와 같다.

제6도에서 알 수 있는 바와 같이, Si기판(1)에 직접 AsSG막(13)을 형성하여 고상확산을 행하였을 경우((a)의 조건)에서는 분위기 가스, 온도, 시간을 변화하여도, 확산된 후의 Si 기판(1)의 시트저항치에 큰차는 없다.

Si 기판(1)상에 형성된 다결정실리콘막(12)으로 다결정실리콘 막(12)상에 형성된 AsSG막(13)으로부터 고상확산을 행할 경우(조건 (b))에는, 분위기가스, 온도, 시간에 의하여 폴리실리콘막(12)의 시트저항이 다르게 되어 있다.

Si 기판(1)상에 SiO막(2)을 사이에 두고 형성된 폴리실리콘막(12)에 AsSG막(13)으로부터 고상확산을 행할 경우(조건(c))에는, 분위기가스는 N+ O(10% 또는 67%), 온도는 1000℃이상, 시간은 60분이상이 아니면, 폴리실리콘막(12)의 시트저항이 300정도로 되지 않는다.

또한, 제6도의 실험에서는 AsSG막의 막두께를 4000Å 로 하였으나, AsSG막의 막두께 및 분위기 가스를 변화하여 실험을 행하여 보았다.

또한, 실험은 제6c도의 조건과 마찬가지로, AsSG막은 25중량%의 As2O3를 포함하고, 다결정 실리콘막은 1500 의 막두께, 1000℃로 60분의 열처리를 행하였다. 이 실험결과를 제8도에 나타낸다.

제8도에서 알 수 있는 바와 같이, N₂분위기에서는 AsSG막의 막두께가 6000Å 정도가 아니면 다결정실리콘의 시트저항치가 300정도로 되지 않는데 비하여, N₂+10%O₂의 분위기에서는 2000Å 의 AsSG막으로도 다결정실리콘의 시트 저항치가 300 정도로 된다.

그 밖에, AsSG 막의 As₂O₃농도와 분위기가스를 변화시켜서 실험을 행 하였다.

또한, 기타의 조건에 관하여서는 제8도의 실험과 마찬가지이고, AsSG막의 막두께는 4000Å 이다.

제9도에 나타낸 실험결과로부터 알 수 있는 바와 같이 AsSG막은 약 25중량% 이상의 As₂O₃를 포함할 필요가 있으며, 더욱이 분위기 가스는 N₂+10% O₂가스가 아니면 다결정실리콘막의 시트 저항치가 300정도로 되지 않는다.

이상의 실험결과로 부터, 이하의 조건에서 다결정실리콘막으로 충분한 불순물이 도입되는 것을 알 수 있었다.

1. 절연막상에 형성된 다결정 실리콘막에 AsSG막으로부터 열확산에 의하여 As를 도입하는 것.

2. AsSG막의 비소농도는 As₂O₃로 확산하여 약25중량%이상 필요로 하는 것.

3. 열처리는 약 1000℃이상으로 60분이상 행하는 것.

4. 열처리는 N₂+O₂의 혼합 가스분위기로 행하고, 이 혼합가스의 산소 분압비는 0.05~0.7인 것.

그러면, 상술한 조건으로 형성된 다결정 실리콘막을 커패시터 전극으로하는 커패시터에 관하여 설명한다.

제10도는 홈내의 스택 커패시터의 용량과 바이어스 전압의 관계를 표시한 도면이고, 제 10a도는 종래의 것을, 제10b도는 본 발명의 것을 표시하고 있다.

측정은 주파수 1㎒의 조건하에서, 바이어스전압을 -5V에서 5V까지 변화시켜서 행한다.

또한, 홈의 개구는 0.8×0.8㎛², 깊이는 약 4㎛, 홈의 수는 5000개이다.

제10a도에 표시하는 종래의 N₂분위기중에서 열처리를 행하는 것은, 바이어스 전압의 +측에서 커패시터 용량의 감소가 보여진다.

제10b도에 표시하는 본 발명의 N₂와 O₂의 혼합 가스분위기중에서 열처리를 행한 것은, 바이어스전압의 +측에서도 커패시터용량의 감소는 거의 보여지지 않고, 충분한 커패시터 전극이 형성되어 있다.

또한, 상기 측정에 있어서, AsSG막은 스텝커버리지가 양호하게 되도록, 웨이퍼를 자전(自轉)시키면서 공전(公轉)시켜서, 실리콘기판 표면에서의 AsSG막 두께가 2000~6000Å 정도로 되도록 하고 있다.

또 AsSG막중에는 25~30중량% 정도의 As₂O₃를 포함하고 있다. 제1도(f)에 되돌아와서 공정을 설명한다.

열처리전에는 흠 측벽과 밑면의 AsSG막(13)의 막두께는 대단히 얇고, 열 처리후에는AsSG막(13)이 양호한 유동성에 의하여 흠은 AsSG막(13)으로 메워진다.

또, 열처리에 의하여 비소의 일부가 실리콘기판(1)에 확산되고, 셀·(콘택트부의 N+확산층(16)이 형성된다 [제1g도 참조].

AsSG막(13)을 제거한 후, 포토리소그래피를 사용하여, 커패시터전극으로서의 다결정 실리콘막(12)을 패터닝한다.

패터닝된 다결정 실리콘막(12)사에는 커패시터 유전체박막으로되는 실리콘 질화막(17)을 감압 CVD법에 의하여, 막두께 10~15nm정도로 퇴적시킨다.

실리콘질화막의 결함밀도를 낮추어서, 절연내압을 높이는 목적으로, 900℃전후의 습식 산소분위기중에서 열처리를 행한다.

다시, 커패시터의 셀 풀레이트전극으로되는 다결정실리콘막(18)을 감압 CVD법에 의하여, 막두께 1500~2000Å 정도로 퇴적시켜서, 인(P)을 POC ℓ를 사용한 열확산법에 의하여, 다결정실리콘막으로 고농도로 도입한다.

포토리소그래피를 사용하여, 다결정실리콘막(18)과 실리콘질화막(17)을 패터닝한다 [제1h도 참조].트랜스퍼 게이트 트랜지스터의 게이트산화막(19)을 열산화에 의하여 막두께 15~20nm 정도로 성장시킨다. 게이트전극(20)으로되는 다결정실리콘막을 전면에 퇴적시켜서, 인을 열확산에 의하여 도입하고, 패터닝한다. 그 후, 비소를 이온주입하는 것에 의하여 N+ 확산층(21)을 형성한다. 이어서, 전면에 층간 절연막(22)을 퇴적한다. 확산층(21)과 비트선과의 콘택트홀(23)을 층간절연막(22)에 개공(開孔)한다.

비트선(24)을 예를들면 Al-Si합금과 같은 재료로 형성한다.

마지막으로, 전면에 실리콘질화막을 패시베이션막(25)으로서 퇴적시켜서, DRAM셀을 가지는 반도체기억장치를 얻는다 [제1i도 참조].

[산업상의 이용분야]

이상과 같이, 본 발명의 반도체장치의 제조방법은 절연막상에 다결정 실리콘막을 형성하고, 이 다결정실리콘막에 도전성을 갖게 할 때에 사용할수 있다.

특히, 실시예에서 설명한 바와 같이, 커패시터의 전극을 형성하는 데에 이용할 수 있고, DRAM의 제조방법으로서 적합하다.

Claims

절연막상에 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층상에 비소농도가 As₂O₃로 환산하여 25중량% 이상인 실리케이트 유리층을 형성하는 공정과, 이후 산수 분압비가 0.05~0.7의 산소와 질소의 혼합가스 분위기중에서 1000℃이상, 60분 이상의 열처리를 행하는 것에 의하여 다결정실리콘층에 비소를 도입하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
제1항에 있어서, 상기 절연막은 반도체 기판상에 형성되어 있는 반도체 장치의 제조방법.
제1항에 있어서, 상기 절연막은 실리콘 산화막인 반도체 장치의 제조방법.
반도체 기판에 홈을 설치하는 공정과, 상기 홈의 내벽에 제1절연막을 형성하는 공정과, 상기 제1절연막상에 다결정실리콘층을 형성하는 공정과, 상기 다결정 실리콘층상에 비소농도가 AsO₃로 환산하여 25중량%이상인 실리케이트 유리층을 형성하는 공정과, 이후, 상호 분압비가 0.05~0.7의 N₂와 O₂와의 혼합 가스분위기로 1000℃이상, 60분간 이상의 열처리를 행하는 것에 의하여, 상기 다결정실리콘막에 도전성을 갖도록하는 공정과, 상기 실리케이트 유리층을 제거하는 공정과, 이후, 상기 도전성을 갖는 다결정실리콘막상에 제2절연막을 형성하는 공정과, 상기 제2절연막상에 전극층을 형성하는 공정을 포함하는 스택 커패시터의 제조방법.
제4항에 있어서, 상기 제1절연막형성 후, 상기 홈의 견부의 일부를 제거하는 공정을 포함하는 스택 커패시터의 제조방법.
제4항에 있어서, 상기 반도체 기판은 필드산화막이 설치되어 있는 스택 커패시터의 제조방법.
제5항에 있어서, 상기 홈은 상기 필드 산화막의 단부에 형성되는 스택 커패시터의 제조방법.