JPH0685429B2 - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH0685429B2 JPH0685429B2 JP61083476A JP8347686A JPH0685429B2 JP H0685429 B2 JPH0685429 B2 JP H0685429B2 JP 61083476 A JP61083476 A JP 61083476A JP 8347686 A JP8347686 A JP 8347686A JP H0685429 B2 JPH0685429 B2 JP H0685429B2
- Authority
- JP
- Japan
- Prior art keywords
- boron
- diffusion
- arsenic
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 22
- 229910052785 arsenic Inorganic materials 0.000 claims description 20
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000003960 organic solvent Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- TZHYBRCGYCPGBQ-UHFFFAOYSA-N [B].[N] Chemical group [B].[N] TZHYBRCGYCPGBQ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- BGECDVWSWDRFSP-UHFFFAOYSA-N borazine Chemical compound B1NBNBN1 BGECDVWSWDRFSP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体記憶装置の製造方法にかかり、とくに溝
キャパシタを電荷蓄積部に用いた１トランジスタ型ダイ
ナミックRAMに関し、α線によるソフトエラーを低減す
る効果のある溝キャパシタの製造方法に関する。
キャパシタを電荷蓄積部に用いた１トランジスタ型ダイ
ナミックRAMに関し、α線によるソフトエラーを低減す
る効果のある溝キャパシタの製造方法に関する。
従来この種の電荷蓄積部は、プレーナー技術により平坦
なｐ型半導体基板表面に形成していたため、イオン注入
によりボロンとヒ素とを導入しHi−Ｃ構造とし、α線に
よるソフトエラーを防止していた。
なｐ型半導体基板表面に形成していたため、イオン注入
によりボロンとヒ素とを導入しHi−Ｃ構造とし、α線に
よるソフトエラーを防止していた。
しかし、半導体集積回路の高集積化により、プレーナー
構造から深さ方向も利用した三次元構造への変更が行わ
れるのに伴い、１トランジスタ型ダイナミックRAMにつ
いても、電荷蓄積部を基板に設けた溝内に形成する。所
謂溝キャパシタのアイデアが出されているのであるが、
この構造では溝の側壁部には従来のようにイオン注入に
よりボロン或はヒ素を導入することもできず、かといっ
てHi−Ｃ化せずに使用することもソフトエラーの頻発に
よりできないという欠点があった。
構造から深さ方向も利用した三次元構造への変更が行わ
れるのに伴い、１トランジスタ型ダイナミックRAMにつ
いても、電荷蓄積部を基板に設けた溝内に形成する。所
謂溝キャパシタのアイデアが出されているのであるが、
この構造では溝の側壁部には従来のようにイオン注入に
よりボロン或はヒ素を導入することもできず、かといっ
てHi−Ｃ化せずに使用することもソフトエラーの頻発に
よりできないという欠点があった。
この欠点を解消し、溝キャパシタの高集積性とHi−Ｃ構
造の耐ソフトエラー性とを有効に生かす本発明の１トラ
ンジスタ型ダイナミックRAMの電荷蓄積部は、Si基板上
に形成した溝の内壁に、ボロン−窒素骨格のポリマーを
含有した有機溶液を塗布した熱処理によってボロンを拡
散したｐ型層と、ヒ素を含有したシリカフィルムを塗布
し熱処理によってヒ素を拡散したｎ型層とを形成し、こ
れをHi−Ｃ構造としたことを特徴とする。溝キャパシタ
からつながる平坦部をも、構造上容量部として用いる場
合には、従来どおりのボロンとヒ素との、或るヒ素のみ
のイオン注入を行えば良い。
造の耐ソフトエラー性とを有効に生かす本発明の１トラ
ンジスタ型ダイナミックRAMの電荷蓄積部は、Si基板上
に形成した溝の内壁に、ボロン−窒素骨格のポリマーを
含有した有機溶液を塗布した熱処理によってボロンを拡
散したｐ型層と、ヒ素を含有したシリカフィルムを塗布
し熱処理によってヒ素を拡散したｎ型層とを形成し、こ
れをHi−Ｃ構造としたことを特徴とする。溝キャパシタ
からつながる平坦部をも、構造上容量部として用いる場
合には、従来どおりのボロンとヒ素との、或るヒ素のみ
のイオン注入を行えば良い。
ポリマーからのボロンの拡散にあっては、有機溶剤の大
部分をとばした後、飽和ドーピングによる700〜1100℃
の堆積拡散と、900〜1250℃のドライブイン拡散とを含
む熱処理を行い、シリカフィルムからのヒ素の拡散にあ
っては、300〜600℃ベークにより有機溶剤とをばしSiO2
を形成した後、850〜1100℃の堆積拡散をとを含む熱処
理を行う。
部分をとばした後、飽和ドーピングによる700〜1100℃
の堆積拡散と、900〜1250℃のドライブイン拡散とを含
む熱処理を行い、シリカフィルムからのヒ素の拡散にあ
っては、300〜600℃ベークにより有機溶剤とをばしSiO2
を形成した後、850〜1100℃の堆積拡散をとを含む熱処
理を行う。
次に、本発明について図面を参照して説明する。
第１図乃至第４図は、本発明の一実施例の縦断面図あ
る。先ず第１図に於てｐ型シリコン基板１にボロン拡散
層のチャンネルストッパ２及びフイールド酸化膜３から
なる素子分離領域を設けた後、ボロン及びヒ素のイオン
注入によりｐ型領域４及びｎ型領域５を形成した容量部
分に、拡散マスクとなる窒化膜６から基板１の内部に至
る溝（或る細孔）７を、フォトリソグラフィーによって
形成する。ここで露出しているSi表面は溝７内壁だけに
限られるが、イオン注入をもってしては、基板１表面に
対して垂直に近い溝７の側壁表面のだけ不純物を導入す
ることはできない。
る。先ず第１図に於てｐ型シリコン基板１にボロン拡散
層のチャンネルストッパ２及びフイールド酸化膜３から
なる素子分離領域を設けた後、ボロン及びヒ素のイオン
注入によりｐ型領域４及びｎ型領域５を形成した容量部
分に、拡散マスクとなる窒化膜６から基板１の内部に至
る溝（或る細孔）７を、フォトリソグラフィーによって
形成する。ここで露出しているSi表面は溝７内壁だけに
限られるが、イオン注入をもってしては、基板１表面に
対して垂直に近い溝７の側壁表面のだけ不純物を導入す
ることはできない。
そこで第２図に示すように、ボロン−窒素骨格のポリマ
ー８（ボラジン）を有機溶媒に溶かして塗布した後、70
0〜1100℃の堆積拡散により飽和ドーピング状態でボロ
ンの所要量を溝７内壁に導入する。拡散雰囲気はN2と有
機残査除去の為O2との混合とする。次いで酸化によりボ
ロン皮膜の下に酸化膜を形成した後900〜1250℃のドラ
イブイン拡散によって所望の接合深さ及び濃度プロフア
ィルのｐ型領域９を得る。ポロン皮膜は酸化後或いはド
ライブイン拡散後のどちらかで希釈したフッ酸で除去す
る。
ー８（ボラジン）を有機溶媒に溶かして塗布した後、70
0〜1100℃の堆積拡散により飽和ドーピング状態でボロ
ンの所要量を溝７内壁に導入する。拡散雰囲気はN2と有
機残査除去の為O2との混合とする。次いで酸化によりボ
ロン皮膜の下に酸化膜を形成した後900〜1250℃のドラ
イブイン拡散によって所望の接合深さ及び濃度プロフア
ィルのｐ型領域９を得る。ポロン皮膜は酸化後或いはド
ライブイン拡散後のどちらかで希釈したフッ酸で除去す
る。
次いで第３図に示す様に、ヒ素を含有するシリカフィル
ム10を塗布した後、300〜600℃のペークによって有機溶
剤の揮発とシリカフィルムのヒ素入りシリケートガラス
化の反応とを進めた後、850〜1100℃で堆積拡散を行い
表面に所望の濃度のヒ素を導入して浅いｎ型領域11を形
成し、シリカフィルムを除去する。
ム10を塗布した後、300〜600℃のペークによって有機溶
剤の揮発とシリカフィルムのヒ素入りシリケートガラス
化の反応とを進めた後、850〜1100℃で堆積拡散を行い
表面に所望の濃度のヒ素を導入して浅いｎ型領域11を形
成し、シリカフィルムを除去する。
ｎ型領域11には、0.3μｍ以下程度の浅い結合深さが要
求されるが、その表面濃度はおよそ１×1019cm-3であれ
ば良い。ヒ素を用いている為、浅い接合の実現は容易で
あり、濃度についてもヒ素含有量と拡散温度を適当に選
択できる点でシリカフィルムは優れている。
求されるが、その表面濃度はおよそ１×1019cm-3であれ
ば良い。ヒ素を用いている為、浅い接合の実現は容易で
あり、濃度についてもヒ素含有量と拡散温度を適当に選
択できる点でシリカフィルムは優れている。
ｐ型領域９は、接合部における濃度が１×1017cm-3以下
という低濃度で、確実にｎ型領域11を包み込んでいなけ
ればならないので、ｎ型領域11より形成が難しい。ここ
で用いたポリマーの有機溶液は、溝内に良好に充填され
るため、均一なドーピングができる。また飽和ドーピン
グとドライブインとを用いたことにより制御性よく濃度
プロファイルを再現できる。
という低濃度で、確実にｎ型領域11を包み込んでいなけ
ればならないので、ｎ型領域11より形成が難しい。ここ
で用いたポリマーの有機溶液は、溝内に良好に充填され
るため、均一なドーピングができる。また飽和ドーピン
グとドライブインとを用いたことにより制御性よく濃度
プロファイルを再現できる。
次に第４図に示す様に、窒化膜６を除去した後容量絶縁
膜（酸化膜）12、容量電極（ポリシリコン）13を形成し
て容量部分を完成した後、ゲート酸化膜14、ゲート電極
（ポリシリコン）15、ヒ素のソース・ドレイン拡散層1
6、リンシリケートガラスの層間絶縁膜17、アルミ配線1
8、シリコン窒化物のパシベーション膜19の公知の方法
で形成すれば、１トランジスタ型ダイナミックRAMが完
成される。
膜（酸化膜）12、容量電極（ポリシリコン）13を形成し
て容量部分を完成した後、ゲート酸化膜14、ゲート電極
（ポリシリコン）15、ヒ素のソース・ドレイン拡散層1
6、リンシリケートガラスの層間絶縁膜17、アルミ配線1
8、シリコン窒化物のパシベーション膜19の公知の方法
で形成すれば、１トランジスタ型ダイナミックRAMが完
成される。
以上説明したように、本発明はポリマー有機溶液の凹部
への充填性の良さと、二段拡散の制御性の良さとによっ
てボロンを低濃度に深く押し込み、シリカフィルムのヒ
素含有量を自在に調合し得ることと、ヒ素の拡散係数が
小さく固溶度が大きいことによってヒ素を高濃度にボロ
ン拡散層の表面に設けることができ、このような構造の
溝キャパシターを電荷蓄積部に設けた１トランジスタ型
ダイナミックRAMに於ては、ｐ型基板とボロン拡散層と
の間のポンテンシャルバリアによって、基板内部に入り
込んだその独特の形状効果から収集効率が高く、即ちそ
れによって惹起されるソフトエラー率を溝キャパシタ構
造に於て高めるところの、α線により基板内部に生成さ
れる少数キャリアとしての電子をブロックすることによ
り、ソフトエラーを低減できる効果がある。
への充填性の良さと、二段拡散の制御性の良さとによっ
てボロンを低濃度に深く押し込み、シリカフィルムのヒ
素含有量を自在に調合し得ることと、ヒ素の拡散係数が
小さく固溶度が大きいことによってヒ素を高濃度にボロ
ン拡散層の表面に設けることができ、このような構造の
溝キャパシターを電荷蓄積部に設けた１トランジスタ型
ダイナミックRAMに於ては、ｐ型基板とボロン拡散層と
の間のポンテンシャルバリアによって、基板内部に入り
込んだその独特の形状効果から収集効率が高く、即ちそ
れによって惹起されるソフトエラー率を溝キャパシタ構
造に於て高めるところの、α線により基板内部に生成さ
れる少数キャリアとしての電子をブロックすることによ
り、ソフトエラーを低減できる効果がある。
第１図乃至第４図は、本発明の１トランジスタ型ダイナ
ミックRAMを工程順に示す縦断面図である。図中、 １……ｐ型シリコン基板、２……チャンネルストッパ
ー、３……フイールド酸化膜、4,9……ボロン拡散層、
5,11,16……ヒ素拡散層、６……窒化膜、７……溝、８
……ポリマー、10……シリカフィルム、12,14……酸化
膜、13,15……ポリシリコン、17……PSG、18……アルミ
配線、19……窒化膜をそれぞれ指し示す。
ミックRAMを工程順に示す縦断面図である。図中、 １……ｐ型シリコン基板、２……チャンネルストッパ
ー、３……フイールド酸化膜、4,9……ボロン拡散層、
5,11,16……ヒ素拡散層、６……窒化膜、７……溝、８
……ポリマー、10……シリカフィルム、12,14……酸化
膜、13,15……ポリシリコン、17……PSG、18……アルミ
配線、19……窒化膜をそれぞれ指し示す。
Claims (2)
- 【請求項１】Si基板上に形成した溝の内部に、有機溶媒
に溶かしてボロン−窒素骨格のポリマーを塗布し熱処理
によってボロンを拡散してｐ型層を形成した後、ヒ素を
含有したシリカフィルムを塗布し熱処理によってヒ素を
拡散したｎ型層を形成し、これを１トランジスタ型ダイ
ナミックRAMのHi−Ｃ構造としたことを特徴とする半導
体記憶装置の製造方法。 - 【請求項２】上記ボロンの拡散は、ドーピングの濃度制
御のために基板上にポリマーを堆積した状態で行う700
〜1100℃の熱処理と接合深さ制御のために行う900〜125
0℃のドライブイン拡散とを含み、上記ヒ素の拡散は、
基板上に堆積したシリカフィルムのシリカ形成のための
3000〜600℃のベークとドーピングのための850〜1100℃
の熱処理とを含むことを特徴とする特許請求の範囲第
（１）項に記載の半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083476A JPH0685429B2 (ja) | 1986-04-10 | 1986-04-10 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083476A JPH0685429B2 (ja) | 1986-04-10 | 1986-04-10 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62239571A JPS62239571A (ja) | 1987-10-20 |
| JPH0685429B2 true JPH0685429B2 (ja) | 1994-10-26 |
Family
ID=13803517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083476A Expired - Lifetime JPH0685429B2 (ja) | 1986-04-10 | 1986-04-10 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685429B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0428732B1 (en) * | 1989-03-23 | 1996-07-17 | Oki Electric Industry Company, Limited | Method of producing semiconductor devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664431A (en) * | 1979-10-31 | 1981-06-01 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS61194768A (ja) * | 1985-02-22 | 1986-08-29 | Nec Corp | Ｍｉｓ型半導体記憶装置及びその製造方法 |
-
1986
- 1986-04-10 JP JP61083476A patent/JPH0685429B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62239571A (ja) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| KR940008018B1 (ko) | 직접 회로 제조 방법 | |
| CA1230431A (en) | Technique for doping from a polysilicon transfer layer | |
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
| US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
| JPS6361777B2 (ja) | ||
| JPH0685429B2 (ja) | 半導体記憶装置の製造方法 | |
| US4742016A (en) | Method of manufacture of a two-phase CCD | |
| JP2679143B2 (ja) | 半導体装置の製造方法 | |
| JPS6240759A (ja) | 半導体メモリ− | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JP2773938B2 (ja) | 半導体装置の製造方法 | |
| JPS62279666A (ja) | 半導体装置の製造方法 | |
| JPH0616542B2 (ja) | 半導体装置の製造方法 | |
| JPS5846647A (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| JPH01152762A (ja) | 半導体装置の製造方法 | |
| JPS63236363A (ja) | 半導体装置の製造方法 | |
| JPS63117461A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH01251715A (ja) | 半導体装置の製造方法 | |
| JPH01292863A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH01286363A (ja) | Ｍｏｓ型半導体装置 |