JPH0685429B2 - 半導体記憶装置の製造方法 - Google Patents

半導体記憶装置の製造方法

Info

Publication number
JPH0685429B2
JPH0685429B2 JP61083476A JP8347686A JPH0685429B2 JP H0685429 B2 JPH0685429 B2 JP H0685429B2 JP 61083476 A JP61083476 A JP 61083476A JP 8347686 A JP8347686 A JP 8347686A JP H0685429 B2 JPH0685429 B2 JP H0685429B2
Authority
JP
Japan
Prior art keywords
boron
diffusion
arsenic
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61083476A
Other languages
English (en)
Other versions
JPS62239571A (ja
Inventor
昭三 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61083476A priority Critical patent/JPH0685429B2/ja
Publication of JPS62239571A publication Critical patent/JPS62239571A/ja
Publication of JPH0685429B2 publication Critical patent/JPH0685429B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体記憶装置の製造方法にかかり、とくに溝
キャパシタを電荷蓄積部に用いた1トランジスタ型ダイ
ナミックRAMに関し、α線によるソフトエラーを低減す
る効果のある溝キャパシタの製造方法に関する。
〔従来の技術〕
従来この種の電荷蓄積部は、プレーナー技術により平坦
なp型半導体基板表面に形成していたため、イオン注入
によりボロンとヒ素とを導入しHi−C構造とし、α線に
よるソフトエラーを防止していた。
〔発明が解決しようとする問題点〕
しかし、半導体集積回路の高集積化により、プレーナー
構造から深さ方向も利用した三次元構造への変更が行わ
れるのに伴い、1トランジスタ型ダイナミックRAMにつ
いても、電荷蓄積部を基板に設けた溝内に形成する。所
謂溝キャパシタのアイデアが出されているのであるが、
この構造では溝の側壁部には従来のようにイオン注入に
よりボロン或はヒ素を導入することもできず、かといっ
てHi−C化せずに使用することもソフトエラーの頻発に
よりできないという欠点があった。
〔問題点を解決するための手段〕
この欠点を解消し、溝キャパシタの高集積性とHi−C構
造の耐ソフトエラー性とを有効に生かす本発明の1トラ
ンジスタ型ダイナミックRAMの電荷蓄積部は、Si基板上
に形成した溝の内壁に、ボロン−窒素骨格のポリマーを
含有した有機溶液を塗布した熱処理によってボロンを拡
散したp型層と、ヒ素を含有したシリカフィルムを塗布
し熱処理によってヒ素を拡散したn型層とを形成し、こ
れをHi−C構造としたことを特徴とする。溝キャパシタ
からつながる平坦部をも、構造上容量部として用いる場
合には、従来どおりのボロンとヒ素との、或るヒ素のみ
のイオン注入を行えば良い。
ポリマーからのボロンの拡散にあっては、有機溶剤の大
部分をとばした後、飽和ドーピングによる700〜1100℃
の堆積拡散と、900〜1250℃のドライブイン拡散とを含
む熱処理を行い、シリカフィルムからのヒ素の拡散にあ
っては、300〜600℃ベークにより有機溶剤とをばしSiO2
を形成した後、850〜1100℃の堆積拡散をとを含む熱処
理を行う。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図乃至第4図は、本発明の一実施例の縦断面図あ
る。先ず第1図に於てp型シリコン基板1にボロン拡散
層のチャンネルストッパ2及びフイールド酸化膜3から
なる素子分離領域を設けた後、ボロン及びヒ素のイオン
注入によりp型領域4及びn型領域5を形成した容量部
分に、拡散マスクとなる窒化膜6から基板1の内部に至
る溝(或る細孔)7を、フォトリソグラフィーによって
形成する。ここで露出しているSi表面は溝7内壁だけに
限られるが、イオン注入をもってしては、基板1表面に
対して垂直に近い溝7の側壁表面のだけ不純物を導入す
ることはできない。
そこで第2図に示すように、ボロン−窒素骨格のポリマ
ー8(ボラジン)を有機溶媒に溶かして塗布した後、70
0〜1100℃の堆積拡散により飽和ドーピング状態でボロ
ンの所要量を溝7内壁に導入する。拡散雰囲気はN2と有
機残査除去の為O2との混合とする。次いで酸化によりボ
ロン皮膜の下に酸化膜を形成した後900〜1250℃のドラ
イブイン拡散によって所望の接合深さ及び濃度プロフア
ィルのp型領域9を得る。ポロン皮膜は酸化後或いはド
ライブイン拡散後のどちらかで希釈したフッ酸で除去す
る。
次いで第3図に示す様に、ヒ素を含有するシリカフィル
ム10を塗布した後、300〜600℃のペークによって有機溶
剤の揮発とシリカフィルムのヒ素入りシリケートガラス
化の反応とを進めた後、850〜1100℃で堆積拡散を行い
表面に所望の濃度のヒ素を導入して浅いn型領域11を形
成し、シリカフィルムを除去する。
n型領域11には、0.3μm以下程度の浅い結合深さが要
求されるが、その表面濃度はおよそ1×1019cm-3であれ
ば良い。ヒ素を用いている為、浅い接合の実現は容易で
あり、濃度についてもヒ素含有量と拡散温度を適当に選
択できる点でシリカフィルムは優れている。
p型領域9は、接合部における濃度が1×1017cm-3以下
という低濃度で、確実にn型領域11を包み込んでいなけ
ればならないので、n型領域11より形成が難しい。ここ
で用いたポリマーの有機溶液は、溝内に良好に充填され
るため、均一なドーピングができる。また飽和ドーピン
グとドライブインとを用いたことにより制御性よく濃度
プロファイルを再現できる。
次に第4図に示す様に、窒化膜6を除去した後容量絶縁
膜(酸化膜)12、容量電極(ポリシリコン)13を形成し
て容量部分を完成した後、ゲート酸化膜14、ゲート電極
(ポリシリコン)15、ヒ素のソース・ドレイン拡散層1
6、リンシリケートガラスの層間絶縁膜17、アルミ配線1
8、シリコン窒化物のパシベーション膜19の公知の方法
で形成すれば、1トランジスタ型ダイナミックRAMが完
成される。
〔発明の効果〕
以上説明したように、本発明はポリマー有機溶液の凹部
への充填性の良さと、二段拡散の制御性の良さとによっ
てボロンを低濃度に深く押し込み、シリカフィルムのヒ
素含有量を自在に調合し得ることと、ヒ素の拡散係数が
小さく固溶度が大きいことによってヒ素を高濃度にボロ
ン拡散層の表面に設けることができ、このような構造の
溝キャパシターを電荷蓄積部に設けた1トランジスタ型
ダイナミックRAMに於ては、p型基板とボロン拡散層と
の間のポンテンシャルバリアによって、基板内部に入り
込んだその独特の形状効果から収集効率が高く、即ちそ
れによって惹起されるソフトエラー率を溝キャパシタ構
造に於て高めるところの、α線により基板内部に生成さ
れる少数キャリアとしての電子をブロックすることによ
り、ソフトエラーを低減できる効果がある。
【図面の簡単な説明】
第1図乃至第4図は、本発明の1トランジスタ型ダイナ
ミックRAMを工程順に示す縦断面図である。図中、 1……p型シリコン基板、2……チャンネルストッパ
ー、3……フイールド酸化膜、4,9……ボロン拡散層、
5,11,16……ヒ素拡散層、6……窒化膜、7……溝、8
……ポリマー、10……シリカフィルム、12,14……酸化
膜、13,15……ポリシリコン、17……PSG、18……アルミ
配線、19……窒化膜をそれぞれ指し示す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】Si基板上に形成した溝の内部に、有機溶媒
    に溶かしてボロン−窒素骨格のポリマーを塗布し熱処理
    によってボロンを拡散してp型層を形成した後、ヒ素を
    含有したシリカフィルムを塗布し熱処理によってヒ素を
    拡散したn型層を形成し、これを1トランジスタ型ダイ
    ナミックRAMのHi−C構造としたことを特徴とする半導
    体記憶装置の製造方法。
  2. 【請求項2】上記ボロンの拡散は、ドーピングの濃度制
    御のために基板上にポリマーを堆積した状態で行う700
    〜1100℃の熱処理と接合深さ制御のために行う900〜125
    0℃のドライブイン拡散とを含み、上記ヒ素の拡散は、
    基板上に堆積したシリカフィルムのシリカ形成のための
    3000〜600℃のベークとドーピングのための850〜1100℃
    の熱処理とを含むことを特徴とする特許請求の範囲第
    (1)項に記載の半導体記憶装置の製造方法。
JP61083476A 1986-04-10 1986-04-10 半導体記憶装置の製造方法 Expired - Lifetime JPH0685429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61083476A JPH0685429B2 (ja) 1986-04-10 1986-04-10 半導体記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61083476A JPH0685429B2 (ja) 1986-04-10 1986-04-10 半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62239571A JPS62239571A (ja) 1987-10-20
JPH0685429B2 true JPH0685429B2 (ja) 1994-10-26

Family

ID=13803517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61083476A Expired - Lifetime JPH0685429B2 (ja) 1986-04-10 1986-04-10 半導体記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0685429B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0428732B1 (en) * 1989-03-23 1996-07-17 Oki Electric Industry Company, Limited Method of producing semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664431A (en) * 1979-10-31 1981-06-01 Fujitsu Ltd Manufacture of semiconductor device
JPS61194768A (ja) * 1985-02-22 1986-08-29 Nec Corp Mis型半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
JPS62239571A (ja) 1987-10-20

Similar Documents

Publication Publication Date Title
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
KR940008018B1 (ko) 직접 회로 제조 방법
CA1230431A (en) Technique for doping from a polysilicon transfer layer
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
US4279671A (en) Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition
US4345366A (en) Self-aligned all-n+ polysilicon CMOS process
JPS6361777B2 (ja)
JPH0685429B2 (ja) 半導体記憶装置の製造方法
US4742016A (en) Method of manufacture of a two-phase CCD
JP2679143B2 (ja) 半導体装置の製造方法
JPS6240759A (ja) 半導体メモリ−
JP2659190B2 (ja) 半導体装置の製造方法
JP2773938B2 (ja) 半導体装置の製造方法
JPS62279666A (ja) 半導体装置の製造方法
JPH0616542B2 (ja) 半導体装置の製造方法
JPS5846647A (ja) 半導体装置の製造方法
JPS61119075A (ja) 半導体装置の製造方法
JPH01152762A (ja) 半導体装置の製造方法
JPS63236363A (ja) 半導体装置の製造方法
JPS63117461A (ja) 半導体記憶装置及びその製造方法
JPH01251715A (ja) 半導体装置の製造方法
JPH01292863A (ja) 半導体装置の製造方法
JPH0744183B2 (ja) 半導体装置の製造方法
JPH034539A (ja) 半導体装置及びその製造方法
JPH01286363A (ja) Mos型半導体装置