JPS61176114A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61176114A JPS61176114A JP1693785A JP1693785A JPS61176114A JP S61176114 A JPS61176114 A JP S61176114A JP 1693785 A JP1693785 A JP 1693785A JP 1693785 A JP1693785 A JP 1693785A JP S61176114 A JPS61176114 A JP S61176114A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- type
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 7
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特に、半導体
基板とその上に配設される配線との間に介在させ貫通導
電領域を有する絶縁膜の形成方法に関す。
基板とその上に配設される配線との間に介在させ貫通導
電領域を有する絶縁膜の形成方法に関す。
ＩＣＪＰＬＳＩなどの半導体装置において、半導体基板
に形成されたトランジスタなどの間を接続する配線は、
一般に半導体基板上に被着された絶縁膜の上に配設ささ
る。この場合トランジスタなどとの接続は絶縁膜を貫通
して行われる。
に形成されたトランジスタなどの間を接続する配線は、
一般に半導体基板上に被着された絶縁膜の上に配設ささ
る。この場合トランジスタなどとの接続は絶縁膜を貫通
して行われる。
そして半導体装置の高集積化に伴い上記貫通領域も微細
化するが、上記接続は安定していることが重要である。
化するが、上記接続は安定していることが重要である。
〔従来の技術と発明が解決しようとする問題点〕従来の
製造方法における半導体基板とその上に配設される配線
との間に介在し貫通接続部を有する絶縁膜形成の手順お
よび該絶縁膜上に形成された配線の形態の一例は第３図
（ａ）〜（ｄ）の側断面図に示す如くである。
製造方法における半導体基板とその上に配設される配線
との間に介在し貫通接続部を有する絶縁膜形成の手順お
よび該絶縁膜上に形成された配線の形態の一例は第３図
（ａ）〜（ｄ）の側断面図に示す如くである。
即ち〔図（ａ）参照〕、ｐ型シリコン（Ｓｉ）基体１ａ
に二酸化Ｓｉ（５ｉ０２）のフィールド絶縁膜１ｂ、ｎ
型のソース１ｃとドレインｌｄ、 ５ｉ０２のゲート絶
縁膜１ｅｓ多結晶Ｓｉのゲート電極１ｆなどが形成され
てなる半導体基板ｉ上に燐珪酸ガラス（ＰＳＧ）などの
絶縁膜２を通常の方法例えばＣＶＤ法などにより被着す
る。
に二酸化Ｓｉ（５ｉ０２）のフィールド絶縁膜１ｂ、ｎ
型のソース１ｃとドレインｌｄ、 ５ｉ０２のゲート絶
縁膜１ｅｓ多結晶Ｓｉのゲート電極１ｆなどが形成され
てなる半導体基板ｉ上に燐珪酸ガラス（ＰＳＧ）などの
絶縁膜２を通常の方法例えばＣＶＤ法などにより被着す
る。
次いで〔図伽）参照〕、通常の方法により絶縁膜２上に
貫通接続部が開孔（マスク窓３）したレジストマスク４
を形成し、これをマスクにしたエツチングにより絶縁膜
２の貫通接続部を除去して基板１を表出させる貫通孔（
電極窓５）を形成する。
貫通接続部が開孔（マスク窓３）したレジストマスク４
を形成し、これをマスクにしたエツチングにより絶縁膜
２の貫通接続部を除去して基板１を表出させる貫通孔（
電極窓５）を形成する。
次いで〔図（Ｃ）参照〕、レジストマスク４を除去して
基板１と配線との間に介在させる絶縁膜６を完成する。
基板１と配線との間に介在させる絶縁膜６を完成する。
配線７は〔図（ｄ）参照〕、絶縁膜６上に金属例えばア
ルミニウム（ＡＩ）を蒸着またはスパッタ法により被着
しパターニングして形成されるが、その電極窓５部にお
ける形態は、電極窓５が側壁の直立した段差を形成して
いるため、薄くなる部分が発生して接続の不安定性を招
く問題がある。そしてこの事情は、電極窓５の大きさが
小さくなるに従い甚だしくなる。
ルミニウム（ＡＩ）を蒸着またはスパッタ法により被着
しパターニングして形成されるが、その電極窓５部にお
ける形態は、電極窓５が側壁の直立した段差を形成して
いるため、薄くなる部分が発生して接続の不安定性を招
く問題がある。そしてこの事情は、電極窓５の大きさが
小さくなるに従い甚だしくなる。
この問題を回避する方策として、第４図（ａ）〜（Ｃ）
や第５図（ａ）〜（Ｃ）に示す方法がある。
や第５図（ａ）〜（Ｃ）に示す方法がある。
即ち、第４図に示す方法は、第３図（ｂ）に対応する図
（ａ）において、絶縁膜２とレジストマスク４との密着
性を故意に低下させエツチングにウェットエツチングを
用いて、絶縁膜２とレジストマスク４との境界にエツチ
ング液が侵入するのを利用し、側壁が傾斜した電極窓５
ａを形成する方法である。
（ａ）において、絶縁膜２とレジストマスク４との密着
性を故意に低下させエツチングにウェットエツチングを
用いて、絶縁膜２とレジストマスク４との境界にエツチ
ング液が侵入するのを利用し、側壁が傾斜した電極窓５
ａを形成する方法である。
図（ｂ）には完成した絶縁膜６ａを、図（Ｃ）には電極
窓５ａ部における配線７の形態を示しである。
窓５ａ部における配線７の形態を示しである。
この場合は、電極窓５ａの側壁が傾斜しているため、配
線７の薄くなる度合が第３図図示の場合より緩和されて
接続の安定性は向上するが、電極窓５ａの上側が大きく
なるため、電極窓の微細化を制約する問題がある。
線７の薄くなる度合が第３図図示の場合より緩和されて
接続の安定性は向上するが、電極窓５ａの上側が大きく
なるため、電極窓の微細化を制約する問題がある。
また、第５図に示す方法は、第３図（Ｃ）に対応する図
Ｔａ）に示された絶縁膜６の材料がＰＳＧの場合に、加
熱処理を加えて絶縁膜６を流動させることにより電極窓
５の上側をなだらかに広げて、図伽）図示のような電極
窓５ｂを有する絶縁膜６ｂにする方法である。図（ｅ）
には電極窓５ｂ部における配線７の形態を示しである。
Ｔａ）に示された絶縁膜６の材料がＰＳＧの場合に、加
熱処理を加えて絶縁膜６を流動させることにより電極窓
５の上側をなだらかに広げて、図伽）図示のような電極
窓５ｂを有する絶縁膜６ｂにする方法である。図（ｅ）
には電極窓５ｂ部における配線７の形態を示しである。
この場合も第４図図示と同様な良い点と問題点を有する
。
。
以上に述べた従来の製造方法においては、上述の問題の
他に、電極窓５．５ａ、５部部が段差を形成しているた
め、高集積化に伴う配線の多層化が採用されると、何れ
も、表面の段差が一段と激しくなり製造の歩留りを低下
させる問題がある。
他に、電極窓５．５ａ、５部部が段差を形成しているた
め、高集積化に伴う配線の多層化が採用されると、何れ
も、表面の段差が一段と激しくなり製造の歩留りを低下
させる問題がある。
上記問題点は、半導体基板上にＳｉ膜を被着する工程と
、該Ｓｉ膜の第一の領域を残した第二の領域を多孔質化
する工程と、しかる後該Ｓｉ膜を酸化して該第二の領域
を５ｉ０２にする工程とを含んで、該基板上に該第一の
領域が貫通導電領域となる絶縁膜を形成してなる本発明
の半導体装置の製造方法によって解決される。
、該Ｓｉ膜の第一の領域を残した第二の領域を多孔質化
する工程と、しかる後該Ｓｉ膜を酸化して該第二の領域
を５ｉ０２にする工程とを含んで、該基板上に該第一の
領域が貫通導電領域となる絶縁膜を形成してなる本発明
の半導体装置の製造方法によって解決される。
上記方法により形成される絶縁膜は、従来の絶縁膜の電
極窓（上記第一の領域）にＳｉが充填されている形のも
のとなり、然も、５ｉＯｉになる領域（上記第二の領域
）は多孔質であるため熱酸化による膜厚の変化が少ない
ので、その上面は充填されているＳｉの上面と略一致し
ている。
極窓（上記第一の領域）にＳｉが充填されている形のも
のとなり、然も、５ｉＯｉになる領域（上記第二の領域
）は多孔質であるため熱酸化による膜厚の変化が少ない
ので、その上面は充填されているＳｉの上面と略一致し
ている。
従って、充填されているＳｉを導電性にすることにより
、配線を形成する金属の被着は略平坦な面の上に行うこ
とが可能になり、段差の存在による従来の問題を回避す
ることが出来る。
、配線を形成する金属の被着は略平坦な面の上に行うこ
とが可能になり、段差の存在による従来の問題を回避す
ることが出来る。
なお上記多孔質化は、第一の領域をｎ型Ｓｔにまた第二
の領域をｐ型Ｓｉにして、弗酸（ＨＰ）液中で＋電位を
印加することにより、第二の領域を選択的に多孔質にす
る技術により可能であり、多孔質化が基板のＳｔ領領域
及んだり基板のＳｉＯ２領域がＨＦに侵されるのを防ぐ
のは、基板と第二の領域との間に絶縁膜例えば窒化Ｓｔ
（Ｓｉ３ Ｎａ ）膜を介在させることにより可能で
ある。
の領域をｐ型Ｓｉにして、弗酸（ＨＰ）液中で＋電位を
印加することにより、第二の領域を選択的に多孔質にす
る技術により可能であり、多孔質化が基板のＳｔ領領域
及んだり基板のＳｉＯ２領域がＨＦに侵されるのを防ぐ
のは、基板と第二の領域との間に絶縁膜例えば窒化Ｓｔ
（Ｓｉ３ Ｎａ ）膜を介在させることにより可能で
ある。
か（して配線を形成する金属の被着面が平坦になり、絶
縁膜の貫通接続部における配線接続の安定性が向上する
と共に配線の多層化においても製造の歩留りを向上させ
ることが可能になる。
縁膜の貫通接続部における配線接続の安定性が向上する
と共に配線の多層化においても製造の歩留りを向上させ
ることが可能になる。
以下本発明による製造方法の一実施例について第１図お
よび第２図により説明する。全図を通じ同一符号は同一
対象物を示す。
よび第２図により説明する。全図を通じ同一符号は同一
対象物を示す。
第１図（ａ）〜（幻は本発明の製造方法における絶縁膜
形成の手順および該絶縁膜上に形成された配線の形態の
一実施例を示す工程順側断面図、また、第２図は第１図
に示す実施例におけるＳｉ膜を多孔質化する方法を示す
側断面図である。
形成の手順および該絶縁膜上に形成された配線の形態の
一実施例を示す工程順側断面図、また、第２図は第１図
に示す実施例におけるＳｉ膜を多孔質化する方法を示す
側断面図である。
先ず〔第１図（ａｌ参照〕、半導体基板１上に厚さ約５
００人のＳｉ３ Ｎ４膜をＣＶＤ法により被着し、ホト
エツチング技術により貫通接続部（従来の電極窓形成部
）を除去して基板１を表出させる開孔９を形成する。
００人のＳｉ３ Ｎ４膜をＣＶＤ法により被着し、ホト
エツチング技術により貫通接続部（従来の電極窓形成部
）を除去して基板１を表出させる開孔９を形成する。
次いで〔同図（ｂ）参照〕、ＣＶＤ法によりｐ型不純物
例えば硼素（Ｂ）をドープした厚さ約１μｍのｐ型多結
晶Ｓｉ膜１０を被着する。この多結晶Ｓｉ膜１０は所望
の絶縁膜を形成する膜で第３図（ａ）図示絶縁膜２に対
応する。なお、ｐ型多結晶Ｓｉ膜１ｏの形成はノンドー
プＳ′ｉ膜を被着した後Ｂをイオン注入し熱処理を施す
方法によってもよい。
例えば硼素（Ｂ）をドープした厚さ約１μｍのｐ型多結
晶Ｓｉ膜１０を被着する。この多結晶Ｓｉ膜１０は所望
の絶縁膜を形成する膜で第３図（ａ）図示絶縁膜２に対
応する。なお、ｐ型多結晶Ｓｉ膜１ｏの形成はノンドー
プＳ′ｉ膜を被着した後Ｂをイオン注入し熱処理を施す
方法によってもよい。
次いで〔同図（Ｃ）参照〕、第３図（ｂ）図示と同様に
して開孔９部に一致したマスク窓３を有するレジストマ
スク４を形成し、ｎ型不純物例えば砒素（Ａｓ）をイオ
ン注入してｐ型多結晶Ｓｉ膜１ｏの貫通接続部をｎ型領
域１１にする。
して開孔９部に一致したマスク窓３を有するレジストマ
スク４を形成し、ｎ型不純物例えば砒素（Ａｓ）をイオ
ン注入してｐ型多結晶Ｓｉ膜１ｏの貫通接続部をｎ型領
域１１にする。
次いで〔同図（ｄ）参照〕、レジストマスク４を除去し
た後、後程第２図で説明する方法によって多結晶Ｓｉ膜
１０のｐ型頭域（ｎ型領域１１を除く領域）を多孔質状
態の多孔質領域１２にする。この際ｎ型領域１１は変化
せずそのまま残る。
た後、後程第２図で説明する方法によって多結晶Ｓｉ膜
１０のｐ型頭域（ｎ型領域１１を除く領域）を多孔質状
態の多孔質領域１２にする。この際ｎ型領域１１は変化
せずそのまま残る。
次いで〔同図（ｅ）参照〕、約１０００℃の酸化雰囲気
で熱処理して多孔質領域１２を酸化し５ｉ０２領域１３
にする。この熱処理において、領域１２は多孔質状態で
あるため５ｉｎ２領域１３になる際に膜厚の変化が少な
り、５ｉ０２領域１３の表面の高さはｎ型領域１１の表
面と略一致する。またｎ型領域１１も酸化するが、領域
１２が多孔質であるためその酸化レートが大きく一領域
１２の酸化が完了するまでの間に酸化するｎ型領域１１
はその表面層（厚さ０．１μｍ程度）のみである。
で熱処理して多孔質領域１２を酸化し５ｉ０２領域１３
にする。この熱処理において、領域１２は多孔質状態で
あるため５ｉｎ２領域１３になる際に膜厚の変化が少な
り、５ｉ０２領域１３の表面の高さはｎ型領域１１の表
面と略一致する。またｎ型領域１１も酸化するが、領域
１２が多孔質であるためその酸化レートが大きく一領域
１２の酸化が完了するまでの間に酸化するｎ型領域１１
はその表面層（厚さ０．１μｍ程度）のみである。
次いで〔同図（ｆ）参照〕、薄いＨＦ液を用いｎ型領域
１１のｎ型Ｓｉが表出するまでｎ型領域１１と５ｉ０２
領域１３との表面層をエツチング除去して所望の絶縁膜
１４を完成する。従って絶縁膜１４は、５ｉ０２領域１
３とｎ型領域１１とからなり、ｎ型領域１１が従来の電
極窓（例えば第３図図示の５）をｎ型Ｓｉで充填した貫
通接続部を形成して、この部分に生ずる段差は殆どない
。
１１のｎ型Ｓｉが表出するまでｎ型領域１１と５ｉ０２
領域１３との表面層をエツチング除去して所望の絶縁膜
１４を完成する。従って絶縁膜１４は、５ｉ０２領域１
３とｎ型領域１１とからなり、ｎ型領域１１が従来の電
極窓（例えば第３図図示の５）をｎ型Ｓｉで充填した貫
通接続部を形成して、この部分に生ずる段差は殆どない
。
配線７は〔同図（ｒＩ参照〕、第３図（ｄ）で述べたよ
うな通常の方法で形成する。この際の貫通接続部におけ
る配線７の形態は説明するまでもなく薄くなる部分が発
生せず、安定した接続を形成している。
うな通常の方法で形成する。この際の貫通接続部におけ
る配線７の形態は説明するまでもなく薄くなる部分が発
生せず、安定した接続を形成している。
第１図（ｄ）の説明で述べた多孔質化は第２図図示の方
法によって行うことが出来る。
法によって行うことが出来る。
即ち、ｎ型領域１１を有するｐ型多結晶Ｓ ｉ ＰＪｌ
ｏの表面のみを露出させる導電性のホールダ１５に保持
させたウェーハ（基板１ ＋ｓｔ、 Ｎ４膜８＋多結晶
Ｓｉ膜１０）を、例えば白金（ｐ ｔ）の電極１６と共
にＯＦ液１７に浸漬し、基板１に＋、電極１６に−を印
加して通電することによって、多結晶Ｓｉ膜ＩＯのｐ型
頭域のみを選択的に多孔質化する方法である。この際基
板１は、Ｓｉ３Ｎ４膜８に保護されて侵されることがな
い。
ｏの表面のみを露出させる導電性のホールダ１５に保持
させたウェーハ（基板１ ＋ｓｔ、 Ｎ４膜８＋多結晶
Ｓｉ膜１０）を、例えば白金（ｐ ｔ）の電極１６と共
にＯＦ液１７に浸漬し、基板１に＋、電極１６に−を印
加して通電することによって、多結晶Ｓｉ膜ＩＯのｐ型
頭域のみを選択的に多孔質化する方法である。この際基
板１は、Ｓｉ３Ｎ４膜８に保護されて侵されることがな
い。
ホールダ１５は、基板１に接する部分が金属例えＬｆＡ
ｌで形成され、ＨＦ液に侵されないようにその周囲が保
護材料例えばテフロンで覆われてなっている。
ｌで形成され、ＨＦ液に侵されないようにその周囲が保
護材料例えばテフロンで覆われてなっている。
なお上記製造方法では、絶縁膜１４の貫通接続部に段差
がなく配線７が第１図（ａ図示のように形成されるため
、配線の多層化が採用されても製造歩留りの低下を防ぐ
ことが出来る。
がなく配線７が第１図（ａ図示のように形成されるため
、配線の多層化が採用されても製造歩留りの低下を防ぐ
ことが出来る。
以上説明したように、本発明の製造方法によれば、半導
体基板とその上に配設される配線との間に介在させる絶
縁膜の形成において、配線を形成する金属の被着面が平
坦になり、絶縁膜の貫通接続部における配線接続の安定
性を向上させると共に配線の多層化においても製造の歩
留りを向上させることを可能にさせる効果がある。
体基板とその上に配設される配線との間に介在させる絶
縁膜の形成において、配線を形成する金属の被着面が平
坦になり、絶縁膜の貫通接続部における配線接続の安定
性を向上させると共に配線の多層化においても製造の歩
留りを向上させることを可能にさせる効果がある。
図面において、
第１図（ａ）〜（ｇ）は本発明の製造方法における絶縁
膜形成の手順および該絶縁膜上に形成された配線の形態
の一実施例を示す工程順側断面図、 第２図は第１図に示す実施例におけるＳｉ膜を多孔質化
する方法を示す側断面図、 第３図（ａｌ〜（ｄｌは従来の製造方法における絶縁膜
形成の手順および該絶縁膜上に形成された配線の形態の
一例を示す工程順側断面図、第４図（ａｌ〜（Ｃ１およ
び第５図（ａｌ〜（Ｃ）はそれぞれ同じく他の例を示す
工程順側断面図である。 また、図中において、 １は半導体基板、 ２は絶縁膜、 ３はマスク窓、 ４はレジストマスク、５．５
ａ、５ｂは電極窓、 ６ 、□６ａ、 ６ｂは絶縁膜、
７は配線、 ８はＳｉ３Ｎ４膜、９は開孔
、 １０はｐ型多結晶Ｓｉ膜、１１はｎ型領
域、 １２は多孔質領域、１３はＳｉＯ２領域、
１４は絶縁膜、Ｉ５はホールダ、 １６
は電極、１７はＩＩＦ液、 算 １ 図 系３図 茅４ｚ 鼻５ｚ
膜形成の手順および該絶縁膜上に形成された配線の形態
の一実施例を示す工程順側断面図、 第２図は第１図に示す実施例におけるＳｉ膜を多孔質化
する方法を示す側断面図、 第３図（ａｌ〜（ｄｌは従来の製造方法における絶縁膜
形成の手順および該絶縁膜上に形成された配線の形態の
一例を示す工程順側断面図、第４図（ａｌ〜（Ｃ１およ
び第５図（ａｌ〜（Ｃ）はそれぞれ同じく他の例を示す
工程順側断面図である。 また、図中において、 １は半導体基板、 ２は絶縁膜、 ３はマスク窓、 ４はレジストマスク、５．５
ａ、５ｂは電極窓、 ６ 、□６ａ、 ６ｂは絶縁膜、
７は配線、 ８はＳｉ３Ｎ４膜、９は開孔
、 １０はｐ型多結晶Ｓｉ膜、１１はｎ型領
域、 １２は多孔質領域、１３はＳｉＯ２領域、
１４は絶縁膜、Ｉ５はホールダ、 １６
は電極、１７はＩＩＦ液、 算 １ 図 系３図 茅４ｚ 鼻５ｚ
Claims (1)
- 半導体基板上にシリコン膜を被着する工程と、該シリ
コン膜の第一の領域を残した第二の領域を多孔質化する
工程と、しかる後該シリコン膜を酸化して該第二の領域
を二酸化シリコンにする工程とを含んで、該基板上に該
第一の領域が貫通導電領域となる絶縁膜を形成してなる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693785A JPS61176114A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1693785A JPS61176114A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61176114A true JPS61176114A (ja) | 1986-08-07 |
Family
ID=11930034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1693785A Pending JPS61176114A (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61176114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086198A (ja) * | 2003-09-05 | 2005-03-31 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
-
1985
- 1985-01-31 JP JP1693785A patent/JPS61176114A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086198A (ja) * | 2003-09-05 | 2005-03-31 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP4624014B2 (ja) * | 2003-09-05 | 2011-02-02 | 株式会社ハイニックスセミコンダクター | フラッシュメモリ素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| KR100212689B1 (ko) | 접촉 플러그 형성방법 | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| JPS6234152B2 (ja) | ||
| JPS61176114A (ja) | 半導体装置の製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2950857B2 (ja) | 半導体装置の製造方法 | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPS58132950A (ja) | 半導体装置の製造方法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPS6125217B2 (ja) | ||
| JPH0115145B2 (ja) | ||
| JPS6120154B2 (ja) | ||
| JPS588143B2 (ja) | シユウセキカイロ ノ セイゾウホウ | |
| JPH028451B2 (ja) | ||
| JPH04326750A (ja) | 半導体装置の製造方法 | |
| JPH05868B2 (ja) | ||
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS5994437A (ja) | 半導体装置 | |
| JPH0216019B2 (ja) | ||
| JPH0621095A (ja) | 半導体装置の製造方法 | |
| JPS6145867B2 (ja) |