CN104769732A - 纳米角锥体大小的光电子结构及其制造方法 - Google Patents

纳米角锥体大小的光电子结构及其制造方法 Download PDF

Info

Publication number
CN104769732A
CN104769732A CN201380058042.4A CN201380058042A CN104769732A CN 104769732 A CN104769732 A CN 104769732A CN 201380058042 A CN201380058042 A CN 201380058042A CN 104769732 A CN104769732 A CN 104769732A
Authority
CN
China
Prior art keywords
conductive type
type semiconductor
semiconductor
core
pyramid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380058042.4A
Other languages
English (en)
Inventor
欧嘉·克莱里奥克
纳坦·加德纳
茱莉亚诺·波尔蒂略·韦斯科维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GLO AB
Original Assignee
GLO AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GLO AB filed Critical GLO AB
Publication of CN104769732A publication Critical patent/CN104769732A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Abstract

本发明的方面提供方法及装置。在一个实施例中，本发明涉及适用于例如二极管、LED及晶体管等众多半导体装置的氮化物半导体的生长。根据本发明的方法，利用基于CVD的选择性区域生长技术来使氮化物半导体纳米角锥体生长。使所述纳米角锥体直接生长或作为芯-壳体结构生长。

Description

纳米角锥体大小的光电子结构及其制造方法
相关申请案的交叉参考
本申请案主张2012年9月18日提出申请的序列号为61/702,658的美国非临时申请案，所述美国非临时申请案以全文引用方式并入本文中。
技术领域
本发明涉及基于半导体纳米角锥体的半导体装置及其生产方法。
背景技术
纳米结构是用于电子及光电子半导体装置的有前途的建立块。在装置设计中，纳米结构的三维形状可具有挑战。不同晶面可赋予不同生长速率、材料组合物及掺杂。
发明内容
一个实施例提供一种制作纳米角锥体的方法，所述方法包括：在第一温度、第一压力及第一III-V比率下使用CVD形成第一导电类型III-V族半导体芯或芯籽晶；在第二温度、第二压力及第二III-V比率下使用CVD形成封围所述第一导电类型半导体的所述芯或所述芯籽晶的第一导电类型III-V族半导体壳体；及在所述第一导电类型半导体的所述壳体上方形成第二导电类型半导体的第一层以形成所述纳米角锥体。第一温度、第一压力及第一V-III比率中的至少一者不同于第二温度、第二压力及第二V-III比率中的至少一者。
另一实施例提供一种包括支撑件及排列于所述支撑件上的多个纳米角锥体的半导体发光装置，所述多个所述纳米角锥体中的每一者包括：第一导电类型半导体芯或芯籽晶；第一导电类型半导体壳体，其封围所述第一导电类型半导体的所述芯或所述芯籽晶；及第二导电类型半导体的第一层，其在所述第一导电类型半导体的所述壳体上方。所述第一导电类型半导体壳体及第二导电类型半导体的所述第一层经配置以形成在操作中提供用于光产生的作用区的pn或pin结。
附图说明
图1示意性地图解说明根据本发明的实施例的纳米角锥体LED的侧视横截面图。
图2a、2b及2c示意性地图解说明根据本发明的替代实施例的具有不同形状的芯的纳米角锥体LED的侧视横截面图。
图3a到3f是根据本发明的实施例的纳米角锥体的显微照片。
图4a、4b及4c示意性地图解说明根据本发明的实施例借助经回蚀尖端掩模来制作纳米角锥体LED的方法中的各步骤的侧视横截面图。
图4d示意性地图解说明根据本发明的另一实施例使用用以形成尖端掩模的成角度沉积来制作纳米角锥体LED的方法。
图4e示意性地图解说明根据本发明的实施例通过图4d中所展示的方法制作的具有尖端掩模的纳米角锥体LED的侧视横截面图。
图5a及5b示意性地图解说明根据本发明的实施例制作具有经修改尖端的纳米角锥体LED的方法的侧视横截面图。
图6a、6b及6c示意性地图解说明根据本发明的实施例制作具有经移除尖端的纳米角锥体LED的方法中的各步骤的侧视横截面图。
图7a、7b及7c示意性地图解说明根据本发明的实施例制作具有经移除尖端的纳米角锥体LED的替代方法中的各步骤的侧视横截面图。图7d图解说明替代图7c中所展示的纳米角锥体LED的纳米角锥体LED。
图8a、8b及8c示意性地图解说明根据本发明的实施例含有具有跟部部分的壳体的纳米角锥体LED的侧视横截面图。
具体实施方式
根据本发明的半导体装置及用以生产此半导体装置的方法包括至少一个氮化物半导体纳米角锥体，举例来说GaN纳米角锥体。
本发明的一个实施例为氮化物半导体纳米角锥体，所述纳米角锥体在此上下文中本质上为具有约1100nm的基底宽度或直径及约1000nm的高度范围的角锥体形状的结构。在某些实施例中，基底直径(或非圆形基底的宽度及长度)为约100nm到约1500nm且纳米角锥体的高度为从约90nm到约1300nm。在另一实施例中，基底宽度介于从100nm到数μm(例如，5μm)(例如100nm到低于1微米)的范围内，且高度介于从数百nm到数μm(例如，10μm)的范围内。纳米角锥体在其基底处外延地连接到由一或多个外延层组成的支撑件，举例来说位于衬底上方的最靠近于纳米角锥体的GaN层。纳米角锥体的顶部可为尖角或具有小于基底的宽度的台面。纳米角锥体芯穿过(举例来说)SiNx的生长掩模中的开口突出。根据本发明的半导体装置通常包括多个纳米角锥体。当前发明的纳米角锥体优选地具有六角形或立方形基底。优选地，纳米角锥体芯被半导体壳体覆盖，此壳体的导电性与所述芯的导电性匹配且所述壳体为角锥体形状的结构。优选地，所述壳体被具有量子阱的作用层及一或多个半导体层覆盖，此些半导体层具有不同于所述芯的导电性。
在本发明的一个实施例中，使用半导体纳米角锥体阵列来形成LED装置。纳米角锥体LED通常基于一或多个pn结或p-i-n结。pn结与p-i-n结之间的差异在于后者具有较宽作用区。较宽作用区允许i区中的较高复合机率。每一纳米角锥体包括第一导电类型(例如，n型)纳米角锥体芯以及用于形成在操作中提供用于光产生的作用区的pn或pin结的第一导电类型(例如，n型)壳体及封围第二导电类型(例如，p型)层。虽然第一导电类型的芯在本文中描述为n型半导体芯且第二导电类型层在本文中描述为p型半导体层，但应理解，可将其导电类型颠倒。
图1示意性地图解说明根据本发明的某些实施例的纳米角锥体LED结构的基础。原则上，一单个纳米角锥体足够用于形成纳米角锥体LED，但由于小的大小，将纳米角锥体优选地布置成包括并排的数百个、数千个、数万个或更多纳米角锥体的阵列以形成LED结构。出于说明性目的，个别纳米角锥体LED装置将在本文中描述为由纳米角锥体1构成，纳米角锥体1具有n型芯2、n型壳体3以及至少部分地封围纳米角锥体壳体3及中间作用层4的至少一个p型层5，例如多个p型层5及5’。在某些实施例中，纳米角锥体芯2、纳米角锥体壳体3、作用层4以及p型层5及5’可由众多层或分段构成。通过控制生长条件，n型芯2的最终几何形状可从细长“柱状结构”变动为狭窄“柱状结构”。在某些实施例中，用一个p型层封围n型壳体。
在替代实施例中，仅芯2可通过具有低于1微米的宽度或直径而包括纳米结构，而壳体3可具有高于1微米的宽度或直径。
图2a到2c描绘具有不同形状的芯2的纳米角锥体的三个实施例。图2a是具有常规(例如，半导体纳米线)芯的纳米角锥体，图2b是具有暂停芯(即，通过暂停沉积形成的芯)的纳米角锥体，且图2c是不具有芯的纳米角锥体，即，所述角锥体直接在生长掩模7层上且在位于生长掩模7中的开口(其暴露衬底，例如，支撑衬底8上的缓冲层6)中的芯籽晶2A上生长。为清晰起见，在图2a到2c中，未展示薄作用层4且将p型层5、5’展示为单个层5。
对于例如III-V族纳米角锥体制作等纳米角锥体制作，III-V族半导体由于其促进高速度及低功率电子设备的性质而受特别关注。纳米角锥体可包括任何半导体材料，且用于纳米角锥体的适合材料包含但不限于：GaAs(p)、InAs、Ge、ZnO、InN、GaInN、GaN、AlGaInN、BN、InP、InAsP、GaInP、InGaP:Si、InGaP:Zn、GaInAs、AlInP、GaAlInP、GaAlInAsP、GaInSb、InSb、Si。例如，GaP的可能施主掺杂剂为Si、Sn、Te、Se、S等，且同一材料的受主掺杂剂为Zn、Fe、Mg、Be、Cd等。应注意，纳米角锥体技术使得可能使用例如GaN、InN及AlN等氮化物，此促进在常规技术不易于达到的波长区中制作发射光的LED。特别受商业关注的其它组合包含但不限于GaAs、GaInP、GaAlInP、GaP系统。典型掺杂级介于从1018到1020的范围内。但所属领域的技术人员熟悉这些及其它材料且认识到其它材料及材料组合为可能的。
用于纳米角锥体LED的优选材料为III-V族半导体，例如III族氮化物半导体(例如，GaN、AlInGaN、AlGaN及InGaN等)或其它半导体(例如，InP、GaAs)。
在优选实施例中，在n-GaN缓冲层6上以n-GaN芯2、n型GaN/InGaN壳体3、具有量子阱的InGaN的作用层4、p-AlGaN层5及p-GaN层5’生长纳米角锥体。壳体3可包括一或多个子壳体，例如与芯2物理接触的GaN子壳体及在GaN子壳体上的InGaN子壳体。或者，除n-GaN及/或n-InGaN之外或替代n-GaN及/或n-InGaN，n型芯2及/或n型壳体3还可包括AlGaN或InAlGaN。除p-AlGaN及/或p-GaN之外或替代p-AlGaN及/或p-GaN，p型半导体层(即，外壳体)5及/或5’还可包含p-AlInN或p-InAlN。优选地，具有量子阱的InGaN的作用层4在厚度上为约3nm到20nm。可将p-GaN层5’聚结，经聚结p-GaN层中具有或不具有空隙，例如以其全文并入本文中的第13/245,405号美国申请案中所描述。
为了用作LED，每一纳米角锥体1的n侧及p侧必须接触。
如上文所提及，第一电极可包括n电极层，例如，缓冲层6，例如包括氮化镓或氮化铝镓的缓冲层，在纳米角锥体阵列的生产期间纳米角锥体芯从所述缓冲层生长。第二电极可包括电连接到p型层的p电极层，例如透明导电氧化物层，例如，氧化铟锡(ITO)。可通过任何适合方法形成第二电极。
以引用方式并入本文中的Seifert等人的第7,829,443号美国专利中所描述的制作方法将适合于本文中所描述的纳米角锥体的生长，然而应注意，本发明并不受限于此。在一个实施例中，本发明为纳米角锥体芯以使半导体壳体层在芯上生长以形成芯-壳体纳米角锥体。举例来说，在替代实施例中，仅芯可构成纳米结构(例如，纳米角锥体)而壳体可任选地具有大于典型纳米角锥体壳体的尺寸。此外，所述装置可经塑形以包含许多小面，且可控制不同类型的小面之间的面积比率。
顺序(例如，壳体)层的使用可产生具有垂直于装置的长轴具有立方形或六角形或其它多角形横截面的角锥体形状(即，在顶部或尖端处较窄且在基底处较宽)的最终个别装置(例如，pn或pin装置)。因此，具有完整壳体的个别装置可具有各种大小。举例来说，所述大小可变化，其中基底宽度介于从100nm到数μm(例如，5μm)(例如100nm到低于1微米)的范围内，且高度介于从数百nm到数μm(例如，10μm)的范围内。
图1图解说明为纳米角锥体提供支撑件的示范性结构。通过使纳米角锥体1在生长衬底8上生长，任选地使用生长掩模或介电掩蔽层7(例如，氮化物层，例如氮化硅介电掩蔽层)来界定纳米角锥体1的位置且确定底部界面区域，至少在处理期间，衬底8用作从衬底8突出的纳米角锥体1的载体。纳米角锥体的底部界面区域包括在介电掩蔽层7中的每一开口内侧的芯2的区域。衬底8可包括不同材料，例如III-V族或II-VI族半导体、Si、Ge、Al2O3、SiC、石英、玻璃等，如以其全文引用方式并入本文中的瑞典专利申请案SE 1050700-2(让与GLO AB)中所论述。用于衬底的其它适合材料包含但不限于：GaAs、GaP、GaP:Zn、GaAs、InAs、InP、GaN、GaSb、ZnO、InSb、SOI(绝缘体上硅)、CdS、ZnSe、CdTe。在一个实施例中，纳米角锥体1直接在生长衬底8上生长。
在其中使用介电掩蔽(生长掩模)层的实施例中，可通过光刻将生长掩模7图案化以界定用于纳米角锥体生长的开口，如(举例来说)以其全文引用方式并入本文中的第7,829,443号美国专利中所描述。在一个实施例中，纳米角锥体分组成n垫区域、非作用区域、LED区域(即，发射光的区域)及p垫区域中。然而，本发明的实施例并不限于此。举例来说，p垫区域可布置于纳米角锥体的顶部上，从而形成纳米角锥体LED结构的发光部分，借此p垫区域与LED区域一致，如2010年2月4日公开且以其全文引用方式并入本文中的Konsek等人的第WO 2010/014032A1号PCT国际申请公开案中所描述。
优选地，衬底8也适于用作连接到每一纳米角锥体1的n侧的电流输送层。此可通过具有包括布置于衬底8的面对纳米角锥体1的表面上(如图1中所展示)的缓冲层6(通过实例的方式，III族氮化物层，例如在Si或Al2O3衬底8上的GaN及/或AlGaN缓冲层6)的衬底8来实现。缓冲层6通常匹配于所要纳米角锥体材料，且因此在制作过程中用作生长模板。针对n型芯2，缓冲层6优选地也为经掺杂n型。缓冲层6可包括单个层(例如，GaN)、数个子层(例如，GaN及AlGaN)或从高Al含量的AlGaN渐变到较低Al含量的AlGaN或GaN的渐变层。纳米角锥体可包括任何半导体材料，但对于纳米角锥体LED来说，例如III族氮化物半导体(例如，GaN、AlInGaN、AlGaN及InGaN等)等III-V族半导体或其它半导体(例如，InP、GaAs)通常为优选的。可通过利用美国专利第7,396,696号、第7,335,908号及第7,829,443号以及WO201014032、WO2008048704及WO 2007102781中所描述的方法而实现纳米角锥体的生长，所有所述美国专利以其全文引用的方式并入本文中。
应注意，纳米角锥体1可包括数种不同材料(例如，GaN芯、InGaN作用层及具有不同于作用层的In与Ga的比率的InGaN壳体)。一般来说，衬底8及/或缓冲层6在本文中称为纳米角锥体的支撑件或支撑层。在特定实施例中，替代衬底8及/或缓冲层6或除衬底8及/或缓冲层6之外，也可将导电层(例如，镜或透明触点)用作支撑件。因此，术语“支撑层”或“支撑件”可包含这些元件中的任何一或多者。缓冲层6提供用于接触纳米角锥体1的n侧的结构。
以上说明为LED结构的示范性实施例；然而，将了解，在不背离本发明的情况下，也可在具有如所属领域的技术人员将明了的任何必需修改的方法及组合物中使用任何适合纳米角锥体LED结构或其它适合纳米角锥体结构。
使根据本发明的实施例的氮化物半导体纳米角锥体生长的方法优选地利用基于CVD的选择性区域生长技术。在纳米角锥体生长步骤期间存在氮源及金属有机源且在所述纳米角锥体生长步骤期间至少氮源流率为连续的。
在一个实施例中，使用金属有机化学气相沉积(MOCVD)过程使本发明的纳米角锥体生长。具有修改的其它基于CVD及氢化物气相外延(HVPE)的过程也为适合的。
所述方法的一个实施例包括以下步骤：a)在支撑件上提供生长掩模。所述支撑件为(举例来说)GaN(例如，在支撑衬底8上方的n-GaN缓冲层6)且生长掩模7为(例如)SiNx或SiOx的电介质，b)在生长掩模中产生开口。关于开口的直径及开口的相对定位两者优选地良好控制所述开口。针对所述程序可使用技术领域中已知的数种技术，包含但不限于电子束光刻(EBL)、纳米压印光刻、光学光刻及反应离子蚀刻(RIE)或湿式化学蚀刻方法。优选地，开口在直径上为约100nm到约200nm且相距约0.5μm到约5μm。所述开口界定待生产的纳米角锥体的位置及直径。c)通过基于CVD的过程执行纳米角锥体生长，其中前驱物源流为连续的。前驱物源流率经调整以在生长区域中实现低度过饱和。
以图3a到f的SEM图像图解说明借助根据本发明的方法所制作的纳米角锥体。在开始衬底上，通过PECVD将SiNx层(厚度为约30nm到100nm)沉积。在后续步骤中，通过电子束光刻(EBL)及反应离子蚀刻(RIE)形成点状图案的GaN开口(直径为约100nm)的阵列。开口之间的间距在如约0.5μm到3.2μm的范围内，从而给出界定纳米角锥体的基底大小及位置两者的生长掩模。然后，将处理后的样本插入到水平MOCVD室中以使GaN纳米角锥体生长。图3a到f图解说明经形成具有三种类型的芯的不同类型的纳米角锥体。图3a及3b是具有常规芯的纳米角锥体的相应较低及较高放大率显微照片，图3c及3d是具有暂停芯的纳米角锥体的相应较低及较高放大率显微照片，且图3e及3f是不具有芯的纳米角锥体的相应较低及较高放大率显微照片，即，所述角锥体穿过衬底直接在生长掩模层上生长。
在一个实施例中，在高温度、低压力及极低V/III比率(约5到约10)下使常规芯生长。当在生长期间供应III族及V族前驱物两者时继续此生长。一旦达到期望高度，即将生长条件切换为较低温度、较高压力及高得多的V/III比率(约10,000到约15,000)。在表1中描绘优选生长条件。
表1–常规芯的优选生长条件
温度 压力 V/III比
n芯 约1000℃到约1200℃ 约50托到约100托 约5到约10
n壳体 约800℃到约1000℃ 约100托到约500托 约10,000到约15,000
在一个以上步骤中使暂停(例如，中断)芯生长。所述生长条件类似于用于使常规芯生长的条件，然而，存在其间金属有机前驱物(例如，III族金属有机前驱物，例如TMG、TEG等)不再流动到CVD生长室中的暂停，但含氮前驱物(例如，氨)流增加(至少较高的数量级)。成核及第一步骤类似于常规芯的生长条件。一旦使芯成核且填充模板的孔，即中断生长且在高氨流下进行氮化步骤。在氮化之后，使用常规芯的生长条件重新开始芯生长。在用于使暂停芯生长的方法的此实施例中，在生长中断期间氨流显著增加且施加在高氨流下的退火。执行此些多个交替的生长及氮化(定时为约60秒到约180秒)步骤直到达到芯的期望高度为止。在表2中描绘优选生长条件。
表2–常规芯的优选生长条件
恰好在芯成核(例如，芯核存在于生长掩模中的开口中)之后在较低温度、较高压力及较高V/III比率的生长条件下实现直接生长芯。此为用于InGaN角锥体的低温生长的方法的优选实施例。在贯穿角锥体结构提供均匀In含量的恒定三甲基铟流中，此使得实现具有高In的InGaN角锥体的生长。在另一方法中，当角锥体成核为GaN时施加渐变In组合物且然后In组合物从0In/In+Ga逐渐增加到0.6In/In+Ga。一旦生长GaN角锥体，InGaN即也可施加为底层。
在图4到7中所图解说明的替代实施例中，纳米角锥体结构经修改以减少纳米角锥体的尖端处的泄漏电流的量。在这些实施例中，减少或消除LED装置的尖端处的泄漏电流的至少一个特征(例如，额外组件或结构修改)被添加到纳米角锥体装置。
在图4a到4c中所展示的一个示范性实施例中，形成绝缘尖端掩模以使纳米角锥体1的尖端选择性地绝缘。将绝缘层41沉积于纳米角锥体结构上方(例如，在p-GaN层5’上方)。所述绝缘层可为SiOx(氧化硅，例如，SiO2)或其它适合绝缘材料，例如Al2O3、本征ZnO、SiNx(例如，Si3N4)、HfO2或类似物，如此项技术中已知。例如本征III族氮化物半导体材料(例如，i-GaN、i-AlGaN等)等其它高电阻率材料也可用作层41。如图4a中所展示，通过任何适合方法(例如溅射沉积)将绝缘层41(例如，SiOx，例如SiO2)沉积于纳米角锥体结构上方。由于纳米角锥体的高纵横比率，因此在纳米角锥体的尖端(即，顶部)上比在侧壁(例如，层5’的侧壁)的下部部分上沉积更多绝缘材料。
然后，可通过任何适合方法(例如，任何适合蚀刻方法，例如各向异性(无方向)蚀刻)处理绝缘层41以选择性地移除绝缘层，且通过受控制的条件(例如，蚀刻的时间)处理绝缘层41以允许绝缘层的移除，使得移除侧壁5’上的较薄绝缘层且使p-GaN层5’在尖端下方重新暴露，但所述尖端仍覆盖有较厚绝缘层47(即，尖端掩模)的剩余部分，如图4b中所展示。针对给定方法及纳米角锥体结构，例如，可通过计算或通过经验观察或两者确定产生最优结果的蚀刻时间，如此项技术中已知。结果为在纳米角锥体的顶部部分上(即，在尖端上)的(例如)SiOx(例如SiO2)的绝缘层47以及在侧壁5’的下部部分上的无绝缘体厚度或具有较低绝缘体厚度。
然后，在尖端掩模47及p-GaN层5’的下部部分的暴露部分上方形成p侧电极49。所述电极可包括任何适合导电材料，例如，透明导电氧化物，例如ITO。电极49电接触p-GaN层5’的下部部分但通过尖端掩模47与p-GaN层5’的尖端电隔离。
在图4d及4e中所展示的另一实施例中，通过成角度沉积而非通过上文所描述的沉积及回蚀在纳米角锥体的尖端上选择性地形成尖端掩模。用于处理在平坦支撑件上包括纳米角锥体阵列的LED结构的成角度沉积方法包括在源处提供绝缘尖端掩模材料且致使其沿着线路移动到阵列，其中(i)当从支撑件的中心测量时材料所跟随的线路与支撑件的平面之间的角度小于90°；且(ii)所述材料能够使纳米角锥体的尖端部分不导电或与在被所述材料处理之前相比较不导电。通常使LED结构围绕一轴或数个轴旋转以将结构的不同部分暴露于在源处产生的材料；在这些情形中，支撑件的中心被视为旋转轴与支撑件的相交点。
在这些实施例中的特定实施例中，所述材料为绝缘体，且通过涂覆纳米角锥体的尖端部分而使所述尖端部分不导电或较不导电。用作绝缘体的适合介电材料包含Al2O3、i-ZnO、SiO2、TiO2、SiNx及HfO2。在特定实施例中，所述材料为Al2O3。
在这些实施例中的特定实施例中，所述材料与纳米角锥体的尖端部分反应以使所述尖端部分不导电或较不导电。举例来说，在特定实施例中，所述材料包括经植入H2 +或惰性气体及氧等离子中的至少一者。
图4d图解说明将绝缘材料成角度沉积于纳米角锥体LED结构上的大体方案。Al2O3被展示为绝缘体，但可使用任何适合绝缘体，例如介电材料，例如i-ZnO、SiO2、SiNx、HfO2、TiO2等等。将纳米角锥体LED结构固持于适当位置中使得支撑件处于如所展示的平面中，其中纳米角锥体1面对垂直于所述平面。纳米角锥体LED结构可被视为具有外纳米角锥体及内纳米角锥体，其中所述外纳米角锥体为纳米角锥体LED结构中的最后一行纳米角锥体。绝缘材料源9(例如，Al2O3)经定位使得所述源与纳米角锥体LED结构的平面成角度α，其中α测量为从绝缘材料源的中心到LED结构的中心的线路与纳米角锥体LED结构的平面之间的角度。如果LED结构的形状为不规则的，那么中心被视为是旋转轴与LED结构的平面相交的点。旋转轴可或可不与衬底8的中心一致。还可存在多个旋转轴。将能量供应到绝缘材料源以便(例如)通过电子束蒸发或其它适合技术(例如，溅射沉积)致使材料的分子或部分变为气相。绝缘材料的分子或其它离散单元从源材料移出且与纳米角锥体LED结构相交的所述分子沉积于纳米角锥体1的尖端及侧壁上。当在相交点10处与LED结构相交的轴上发生沉积时，使纳米角锥体LED结构围绕其中心旋转。可完全地涂覆外纳米角锥体的侧壁，但将内纳米角锥体遮盖免受沉积且部分地涂覆内纳米角锥体的侧壁，通过角度α确定被涂覆的纳米角锥体的部分；通常，α越小，将越少涂覆内纳米角锥体的侧壁。纳米角锥体LED结构可包含开放空间或隔离的纳米角锥体，且在这些情形中在开放空间的边缘上的纳米角锥体或隔离的纳米角锥体可使其侧壁的部分或全部被涂覆，此取决于开放空间的大小或隔离程度及角度α。
图4e中展示示范性最终结果。在此情形中，绝缘层(例如，Al2O3)的成角度沉积在内部纳米角锥体的尖端上选择性地形成尖端掩模47A，同时使层5’的侧壁的下部部分暴露。
然后，通过任何适合方法(例如，溅射沉积)将透明导电氧化物(TCO)层(例如ITO层49)沉积于结构上方以与纳米角锥体的p-GaN层5’的未涂覆有尖端掩模47A的绝缘材料的经暴露侧壁进行电接触。此形成p侧电极49。
然后，执行激光烧蚀或图案化及蚀刻以在特定区域中暴露n-GaN缓冲层6。在经暴露缓冲6层上形成n侧接触导电层以提供经由缓冲层6电连接到纳米角锥体的n型部分2、3的n侧触点43。然后，在p侧电极49上形成p侧触点45。通过在纳米角锥体的尖端上成角度沉积而选择性地形成的绝缘尖端掩模47A用于防止或大大减少穿过纳米角锥体的尖端的电流泄漏，使得电流被引导到侧壁的经暴露区域。
在图5A及5B中展示的另一实施例中，使用2H+植入物来修改纳米角锥体LED结构中的纳米角锥体1的尖端部分。在此实施例中，所述植入物修改p-GaN层5’的尖端以在层5’的尖端中而非在所述尖端上形成较高电阻率尖端掩模47B。
如图5A中所展示，通过由箭头52A示意性地展示的成角度H2 +植入而形成尖端掩模47B。原理与上文所论述的绝缘材料47A的沉积的原理相同，但在植入有氢情形中，将H2 +离子引导到衬底。将氢分子或原子植入到纳米角锥体1的层5’的尖端中的浅深度。可通过植入物的能量及种类借以影响表面的角度来控制所述深度。氢使半导体(例如，p-GaN 5’)中的作用受主及/或施主掺杂剂钝化，因此使其较不导电或不导电。如同绝缘材料的成角度沉积一样，暴露于氢植入物的内部纳米角锥体的侧壁的部分取决于角度α；可使外纳米角锥体侧壁完全暴露。
在图5C中所展示的另一实施例中，并非使用成角度植入，而是可使用由箭头52B示意性地展示的氢离子的直线植入来形成尖端掩模47B。在此实施例中，可在纳米角锥体1之间形成牺牲保护层54以覆盖侧壁的下部部分而暴露纳米角锥体的尖端。牺牲保护层54可包括选择性地形成于纳米角锥体1之间而非在纳米角锥体1的顶部上方的旋涂介电层，例如旋涂玻璃或另一适合材料，例如光致抗蚀剂或另一聚合材料。在完成植入52B之后可通过选择性蚀刻或另一适合方法(例如，如果层54为光致抗蚀剂，那么进行灰化)来移除牺牲保护层54。
在另一实施例中，使用等离子来损坏尖端。所述等离子可为各种适合种类，例如Ar(或另一惰性气体)或O2。将等离子52B引导到纳米角锥体1的尖端上，而通过保护层54(例如光致抗蚀剂)来覆盖纳米角锥体的下部部分。由于纳米角锥体尖端被等离子损坏，因此电流优选地通过侧壁的下部部分。
在一个实施例中，Ar+用于进行处理以增加p型GaN的电阻率及接触电阻。通过使p型GaN暴露于能量Ar+离子，GaN的薄片电阻得以增加。ITO 49与p-GaN 5’的接触电阻也在借助Ar+处理的p-GaN表面上增加(与未经处理的那些表面相比)。p-GaN薄片电阻及/或接触电阻的增加足以减小起源于p-GaN中的泄漏电流。在100毫托的压力下将含有纳米角锥体1的衬底放置于含有氩的室中，且以100瓦特的功率撞击等离子，Ar离子轰击纳米角锥体1的经暴露尖端。一般来说，氢植入及/或等离子损坏形成较高电阻率的III族氮化物(例如，p-GaN)植入有氢的或等离子损坏的尖端区，所述尖端区具有高于纳米角锥体的半导体侧壁5’的电阻率。
在图6a到6c中所展示的本发明的另一实施例中，移除纳米角锥体的p-GaN层的尖端。在优选实施例中，选择性地移除纳米角锥体尖端，使层5’的下部部分不被打扰。可结合所沉积尖端掩模47(例如，Al2O3膜)及/或通过增加p-GaN的接触电阻及电阻率(通过在p-GaN层5’尖端中形成尖端掩模47A或47B，如上文所描述)来使用尖端的此移除技术。
如图6a中所展示，在纳米角锥体之间形成上文所描述的牺牲保护层54使得使纳米角锥体的尖端65暴露于保护层54中同时由牺牲保护层54覆盖侧壁5’的下部部分。然后，如图6b中所展示，移除纳米角锥体的经暴露尖端65。可通过将尖端优选地蚀刻到保护层54的材料的选择性蚀刻或通过化学机械抛光而移除尖端65使得纳米角锥体的顶部表面与保护层54的顶部表面齐平。此形成截头纳米角锥体1A(即，具有梯形形状的纳米角锥体，例如具有一对平行侧的凸四边形)。
然后，如图6c中所展示，移除牺牲保护层54且形成与纳米角锥体1a的p-GaN层5’的经暴露侧壁接触的p侧电极49。可通过以下操作形成电极49：将TCO层沉积于纳米角锥体1a上方及纳米角锥体1a之间；后续接着通过化学机械抛光或回蚀将所述TCO层平坦化以暴露纳米角锥体1a的上部表面。然后，可在电极49及纳米角锥体1a上方形成绝缘层68。
在替代实施例中，p侧电极49可替代图6a中的牺牲保护层54而形成且用于在图6b中的尖端65移除期间保护纳米角锥体的下部侧壁5’。然后，电极49保留在所述装置中，如图6c中所展示。
在图7中所展示的替代实施例中，并非移除完整纳米角锥体的尖端65(例如，p型层5及/或5’的尖端)，而是在形成作用区4以及p型区5及/或5’之前移除纳米角锥体1的n型壳体3的尖端75。如图7a中所展示，形成角锥体形状的n型壳体3，如上文关于图2a、2b或2c所描述。然后，通过蚀刻或化学机械抛光移除壳体3的尖端75。如果为所要的，那么可在尖端75移除期间使用上文关于图6a及6b所描述的牺牲保护层54。此形成具有平坦上部表面的截头角锥体(即，具有梯形形状的角锥体)形状的n型壳体3a，如图7b中所展示。
然后，如图7c中所展示，在n型壳体3a上共形地形成上文所描述的作用区4a及一或多个p型壳体5a。然后，在装置上方形成p侧电极49。此形成截头纳米角锥体1b形状的LED装置。
在图7d中所展示的替代实施例中，在截头角锥体形状的n型壳体3a上方共形地形成作用区4a。然后，在所述作用层上方形成一或多个p型壳体5b。在此实施例中，p型壳体5b并非共形地沉积且具有带有相对尖锐尖端的角锥体形状。然后，在所述装置上方形成p侧电极49。此形成具有角锥体形状的纳米角锥体LED装置1c，但纳米角锥体LED装置1c包含具有截头角锥体形状的内部n型壳体3a及优选地作用区4a。因此，作用区具有c平面顶部表面。
在另一实施例中，将减少或消除LED装置的基底处的泄漏电流的至少一个特征(例如，额外组件或结构修改)添加到纳米角锥体装置。
可通过二极管中的无意电流泄漏减少LED辐射(例如，可见光，UV或IR)发射。一个泄漏源通过其在纳米角锥体LED的“跟部”或基底区80处的物理位置而被识别，如图8a中所展示。跟部或基底区80位于掩模7上方在p型层或壳体5、5’与n型内部壳体3/纳米角锥体芯2之间。此基底泄漏通过低于二极管的“接通”的相对高的电流而证明其自身。
本发明的一个实施例提供通过在III族氮化物半导体层生长期间减少掩蔽层7的污染而减少此泄漏电流的结构及方法。
在不希望被特定理论束缚的情况下，据信，可在例如(Al)(In)GaN层(即，AlGaN、InGaN及/或InAlGaN作用及/或壳体层)等二元、三元或四元III族氮化物半导体层的高温度(例如，在至少850C的温度下)生长期间发生氮化硅掩蔽层7的分解。掩蔽层7在(Al)(In)GaN层的生长期间被连续暴露，这是因为在高温度下(Al)(In)GaN容易地从氮化硅掩蔽层7表面解吸。来自III族氮化物半导体生长的氮化硅掩蔽层的污染可潜在地形成装置的泄漏电流或使泄露电流恶化。
在一个实施例中，可通过形成AlGaN p型层或壳体5的半导体跟部13部分而减少基底泄露，半导体跟部13部分在暴露于纳米角锥体1之间的掩模7的表面上方远离所述壳体而延伸，如图8a中所展示。跟部13在其它III族氮化物层(例如，5’)的生长期间保护掩蔽层7免受污染且因此可减少泄漏电流。
如果纳米角锥体芯2及内壳体3包括n型III族氮化物半导体，例如n型GaN，那么壳体子层5、5’可包括具有不同组合物的p型III族氮化物半导体子层。举例来说，内壳体5可包括p-AlGaN且外壳体5’可包括p-GaN。
在实施例中，可在壳体5的生长期间在内壳体3与外壳体5’之间在氮化硅掩模7的经暴露部分上方形成壳体或层5的多晶p-AlGaN跟部13部分。举例来说，可通过选择致使多晶p-AlGaN跟部13部分形成的生长温度(举例来说低于850C的生长温度)及/或CVD前驱物气体流比率(举例来说含Al的气体与氨气的比率，及/或氮与氨的比率)而形成跟部13部分。还可使用其它生长条件或参数。
AlGaN层的电阻率随着增加的Al浓度而增加。因此，含有至少5原子百分比铝的AlGaN跟部13部分具有相对高的电阻率以减少泄漏电流。跟部13部分还提供化学抗蚀层以在装置处理期间保护掩蔽层7且还可由于氧与Al的强原子键而表现为氧杂质的吸气剂。
特定来说，可将AlGaN跟部13部分直接沉积于氮化硅掩蔽层7上。含有跟部13部分的壳体的组合也可称为跟部阻挡层。
可在装置生长期间随时使AlGaN层沉积。举例来说，AlGaN层可包括在生长期间在掩蔽层7上形成跟部13部分的内p型壳体5，如图8a中所展示。
在另一实施例中，在作用区4形成之前形成跟部13部分。在此实施例中，AlGaN跟部13部分可包括位于作用区4下方的内n型壳体中的一者的一部分。举例来说，n型壳体3可包括具有跟部13部分的外n-AlGaN子壳体及内n-GaN或InGaN子壳体，如图8b中所展示。在一个实施例中，n-AlGaN壳体3可含有大于5原子％Al，例如至少10原子％Al。
在图8c中所展示的另一实施例中，围绕纳米角锥体芯2形成具有大于5原子百分比Al的任选n-AlGaN壳体83(例如，掺杂Si的n-AlGaN)。AlGaN壳体83生长步骤还在掩蔽层7上形成n-AlGaN跟部13部分。然后，在跟部13区上形成n型壳体3、作用区4(例如，GaN/InGaN量子阱)及外壳体(其可包括p-AlGaN壳体5及p-GaN壳体5’)。
在另一实施例中，可将两个跟部部分沉积于介电掩蔽层7上。举例来说，壳体5及壳体3或83中的一者可含有彼此重叠的单独跟部13部分。总的来说，可在形成作用区4之前(如图8b或8c中所展示)及/或在形成作用区4之后(如图8a中所展示)形成跟部13部分。或者，LED装置可包括具有在形成作用区之前及/或之后形成的相同或相反导电类型的多个跟部阻挡层。
跟部阻挡层优选地包括Al、Ga、In、B、Si、Mg、N中的一或多者，例如III族氮化物半导体，其中Si及/或Mg添加为n型及p型掺杂剂。在一个实施例中，跟部阻挡层包括AlGaN且在形成于介电掩蔽层8上的区13中具有多晶结构。形成于单晶层(芯或壳体)上的区(例如，壳体3、5、83)可具有单晶结构。可通过数种方法中的任一者(例如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)、等离子增强型化学气相沉积(PECVD)、等离子辅助型分子束外延(PAMBE)或反应性溅射沉积)将跟部阻挡层沉积。也可使用其它方法。在优选实施例中，跟部阻挡层包括介电掩蔽层7上的多晶AlGaN跟部13部分及通过MOCVD形成的多晶AlGaN壳体3、5或83。
氮化硅掩蔽层7上的AlGaN跟部13部分的厚度优选地大于10nm以实现良好表面覆盖但小于100nm以免干扰外壳体5’生长。举例来说，AlGaN跟部13部分可为20nm到80nm厚且含有至少10原子百分比Al，例如10到15个原子百分比。然而，可使用其它厚度。
虽然内壳体3在上文描述为n型且外壳体5、5’描述为p型，但应理解，可颠倒其导电类型使得内壳体为p型且外壳体为n型。在此情形中，缓冲层6优选地为p型。可在许多不同应用中使用根据本发明的实施例的纳米角锥体，例如III族氮化物(例如，GaN、GaAlN、InGaN、InGaAlN等)纳米角锥体。特别受关注的应用包含电子、光学及光电子装置，其包含但不限于：二极管、发光二极管(LED)、激光二极管、晶体管、光子晶体及检测器。也可将纳米角锥体用作用于(举例来说)形成GaN的联合连续层的结构性建立块。上文使用LED装置作为非限制性实例。如所属领域的技术人员所了解，可以相同方式制作晶体管及其它电子装置。
本说明书中引用的所有公开案及专利以引用方式并入本文中，好像每一个别公开案或专利具体地且个别地指示为以引用方式并入且以引用方式并入本文中以揭示并描述连同其一起引用公开案的方法及/或材料。任一公开案的引用是针对其在申请日期之前的揭示内容且不应被理解为本发明无权借助于先前发明先于此公开案的承认。此外，所提供的公开日期可能与实际公开日期不同，所述实际公开日期可能需要独立地确认。
提供前述方法说明仅作为说明性实例且并非打算需要或暗指必须以所呈现次序执行各种实施例的步骤。如所属领域的技术人员将了解，可以任一次序执行前述实施例中的步骤的次序。例如“其后”、“然后”、“接下来”等措词未必打算限制所述步骤的次序，这些措词可用于在所述方法的整个说明中对读者予以指导。此外，不应将对单数形式的权利要求元件的任何提及(例如，使用冠词“一(a)”、“一(an)”或“所述(the)”)解释为将所述元件限于单数。
此外，可在任何其它实施例中使用本文中所描述的任何实施例的任何步骤或组件。
提供对所揭示方面的前述说明以使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将易于明了对这些方面的各种修改，且本文中所界定的通用原理可应用于其它方面，此并不背离本发明的范围。因此，并非打算将本发明限于本文中所展示的所述方面，而欲赋予其与本文中所揭示的原理及新颖特征相一致的最宽广范围。

Claims (30)

1.一种包括支撑件及排列于所述支撑件上的多个纳米角锥体的半导体发光装置，所述多个所述纳米角锥体中的每一者包括：
第一导电类型半导体芯或芯籽晶；
第一导电类型半导体壳体，其封围所述第一导电类型半导体的所述芯或所述芯籽晶；及
第二导电类型半导体的第一层，其在所述第一导电类型半导体的所述壳体上方，其中所述第一导电类型半导体壳体及第二导电类型半导体的所述第一层经配置以形成在操作中提供用于光产生的作用区的pn或pin结。
2.根据权利要求1所述的装置，其中所述纳米角锥体进一步包括在第二导电类型半导体的所述第一层上方的所述第二导电类型半导体的第二层。
3.根据权利要求1所述的装置，其中所述第一导电类型半导体芯包括n-GaN。
4.根据权利要求1所述的装置，其中所述第一导电类型半导体壳体包括n-GaN、n-AlGaN、n-InGaN及n-InAlGaN中的至少一者。
5.根据权利要求2所述的装置，其中第二导电类型半导体的所述第一层包括p-AlGaN或p-InAlN且第二导电类型半导体的所述第二层包括p-GaN。
6.根据权利要求1所述的装置，其中所述第一导电类型半导体芯与所述支撑件的缓冲层电接触。
7.根据权利要求1所述的装置，其中所述第一导电类型半导体壳体通过掩模层与所述缓冲层绝缘。
8.根据权利要求1所述的装置，其中所述第一导电类型包括n型且所述第二导电类型包括p型。
9.根据权利要求1所述的装置，其中所述纳米角锥体位于含有多个开口的介电生长掩模上方。
10.根据权利要求9所述的装置，其中所述第一导电类型半导体芯或芯籽晶包括从所述多个开口中的一者突出的所述芯。
11.根据权利要求9所述的装置，其中所述第一导电类型半导体芯或芯籽晶包括位于所述多个开口中的一者中的所述芯籽晶。
12.根据权利要求9所述的装置，其中所述作用区进一步包括位于所述第一导电类型半导体壳体与所述第二导电类型半导体的所述第一层之间的至少一个量子阱。
13.根据权利要求2所述的装置，其进一步包括减少或消除所述纳米角锥体的尖端处的泄漏电流的至少一个特征。
14.根据权利要求13所述的装置，其中所述至少一个特征选自以下各项中的至少一者：绝缘材料尖端掩模；植入有氢的半导体尖端区，其具有高于所述纳米角锥体的半导体侧壁的电阻率；等离子损坏的半导体尖端区，其具有高于所述纳米角锥体的半导体侧壁的电阻率；截头角锥体形状的纳米角锥体中的扁平尖端；及所述第一导电类型半导体壳体，其具有截头角锥体形状。
15.根据权利要求2所述的装置，其进一步包括减少或消除所述纳米角锥体的基底处的泄漏电流的至少一个特征。
16.根据权利要求15所述的装置，其中所述至少一个特征为所述第一导电类型半导体或第二导电类型半导体的第一层中的至少一者的半导体跟部部分，所述半导体跟部部分在接触所述第二导电类型半导体的所述第二层的电极下方延伸。
17.根据权利要求16所述的装置，其中所述半导体跟部部分包括具有大于5％铝且位于含有多个开口的介电生长掩模上的AlGaN跟部部分。
18.一种制作纳米角锥体的方法，其包括：
在第一温度、第一压力及第一III-V比率下使用CVD形成第一导电类型III-V族半导体芯或芯籽晶；
在第二温度、第二压力及第二III-V比率下使用CVD形成封围所述第一导电类型半导体的所述芯或所述芯籽晶的第一导电类型III-V族半导体壳体；及
在所述第一导电类型半导体的所述壳体上方形成第二导电类型半导体的第一层以形成所述纳米角锥体；
其中所述第一温度、所述第一压力及所述第一V-III比率中的至少一者不同于所述第二温度、所述第二压力及所述第二V-III比率中的至少一者。
19.根据权利要求18所述的方法，其中：
所述第一温度高于所述第二温度；
所述第一压力低于所述第二压力；且
所述第一V-III比率低于所述第二V-III比率。
20.根据权利要求18所述的方法，其中：
形成所述第一导电类型III-V族半导体芯或芯籽晶包括：使用包括交替的生长及氮化步骤的暂停CVD而形成所述芯；
在暂停CVD中的所述生长步骤期间的所述第一V-III比率低于所述第二V-III比率；且
在所述氮化步骤期间暂停金属有机前驱物流同时增加含氮前驱物流。
21.根据权利要求18所述的方法，其中所述纳米角锥体位于含有开口的介电生长掩模上方。
22.根据权利要求21所述的方法，其中所述第一导电类型半导体芯或芯籽晶包括外延生长于暴露于所述开口中的半导体缓冲层上的所述芯，使得所述芯从所述开口突出。
23.根据权利要求21所述的方法，其中所述第一导电类型半导体芯或芯籽晶包括成核于暴露于所述开口中的半导体缓冲层上的所述芯籽晶，使得所述芯籽晶位于所述开口中。
24.根据权利要求18所述的方法，其中：
所述第一导电类型半导体芯包括n-GaN；
所述第一导电类型半导体壳体包括n-GaN、n-AlGaN、n-InGaN及n-InAlGaN中的至少一者；
第二导电类型半导体的所述第一层包括p-AlGaN或p-InAlN；
形成于所述第二导电类型半导体的所述第一层上方的第二导电类型半导体的第二层包括p-GaN；
所述第一温度为1000C到1200C，且所述第二温度为800C到1000C；
所述第一压力为50托到100托，且所述第二压力为100托到500托；且
所述第一V-III比率为5到10，且所述第二V-III比率为10,000到15,000。
25.根据权利要求18所述的方法，其进一步包括在所述第二导电类型半导体的所述第一层上方形成所述第二导电类型半导体的第二层且在所述第二导电类型的所述第二层上方形成电极。
26.根据权利要求25所述的方法，其进一步包括形成减少或消除所述纳米角锥体的尖端处的泄漏电流的至少一个特征。
27.根据权利要求26所述的方法，其中所述至少一个特征选自以下各项中的至少一者：绝缘材料尖端掩模；植入有氢的半导体尖端区，其具有高于所述纳米角锥体的半导体侧壁的电阻率；等离子损坏的半导体尖端区，其具有高于所述纳米角锥体的半导体侧壁的电阻率；截头角锥体形状的纳米角锥体中的扁平尖端；及所述第一导电类型半导体壳体，其具有截头角锥体形状。
28.根据权利要求25所述的方法，其进一步包括形成减少或消除所述纳米角锥体的基底处的泄漏电流的至少一个特征。
29.根据权利要求28所述的方法，其中所述至少一个特征为所述第一导电类型半导体或第二导电类型半导体的第一层中的至少一者的半导体跟部部分，所述半导体跟部部分在接触所述第二导电类型半导体的所述第二层的电极下方延伸。
30.根据权利要求29所述的方法，其中所述半导体跟部部分包括具有大于5％铝且位于含有多个开口的介电生长掩模上的AlGaN跟部部分。
CN201380058042.4A 2012-09-18 2013-09-18 纳米角锥体大小的光电子结构及其制造方法 Pending CN104769732A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261702658P 2012-09-18 2012-09-18
US61/702,658 2012-09-18
PCT/US2013/060301 WO2014047113A1 (en) 2012-09-18 2013-09-18 Nanopyramid sized opto-electronic structure and method for manufacturing of same

Publications (1)

Publication Number Publication Date
CN104769732A true CN104769732A (zh) 2015-07-08

Family

ID=50273555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380058042.4A Pending CN104769732A (zh) 2012-09-18 2013-09-18 纳米角锥体大小的光电子结构及其制造方法

Country Status (7)

Country Link
US (2) US8921141B2 (zh)
EP (1) EP2898547A4 (zh)
JP (1) JP2015532014A (zh)
KR (1) KR102060392B1 (zh)
CN (1) CN104769732A (zh)
TW (1) TW201419569A (zh)
WO (1) WO2014047113A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107782710A (zh) * 2016-08-24 2018-03-09 财团法人工业技术研究院 锥形光学针
CN113287197A (zh) * 2019-01-11 2021-08-20 微软技术许可有限责任公司 半导体制造

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076945B2 (en) * 2012-10-26 2015-07-07 Glo Ab Nanowire LED structure and method for manufacturing the same
JP6293157B2 (ja) * 2012-10-26 2018-03-14 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
JP6322197B2 (ja) 2012-10-26 2018-05-09 グロ アーベーＧｌｏ Ａｂ ナノワイヤサイズの光電構造及びその選択された部分を改質させる方法。
KR101977677B1 (ko) * 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
KR101471608B1 (ko) * 2013-06-12 2014-12-11 광주과학기술원 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
US9773889B2 (en) 2014-07-18 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Method of semiconductor arrangement formation
TWI537213B (zh) 2014-09-15 2016-06-11 許國明 氧化銦奈米柱及其製造方法
TWI649868B (zh) * 2014-12-23 2019-02-01 法商艾勒迪亞公司 具有發光二極體的光電裝置
KR101668622B1 (ko) * 2015-02-10 2016-10-26 울산과학기술원 선택적 전극형성을 이용한 피라미드형 발광 다이오드 제조 방법
KR102523696B1 (ko) * 2015-11-30 2023-04-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 그 제조방법
DE102015111301B4 (de) 2015-07-13 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
CN105140352B (zh) * 2015-07-29 2018-04-20 中山大学 GaN基LED阵列微显示器件及其制作方法
FR3044469B1 (fr) 2015-11-30 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles a portion monocristalline elargie
DE102015121554B4 (de) * 2015-12-10 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016102876A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
TWI638991B (zh) 2016-08-24 2018-10-21 財團法人工業技術研究院 錐形光學針
FR3061607B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
US10418499B2 (en) 2017-06-01 2019-09-17 Glo Ab Self-aligned nanowire-based light emitting diode subpixels for a direct view display and method of making thereof
CN108987423B (zh) 2017-06-05 2023-09-12 三星电子株式会社 显示装置
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates
WO2019055271A1 (en) 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
WO2019199946A1 (en) * 2018-04-11 2019-10-17 Glo Ab Light emitting diodes formed on nanodisk substrates and methods of making the same
WO2019204748A1 (en) 2018-04-20 2019-10-24 Glo Ab Subpixel light emitting diodes for direct view display and methods of making the same
KR102136579B1 (ko) 2018-07-27 2020-07-22 서울대학교산학협력단 표시 장치
KR20240001157A (ko) 2018-12-03 2024-01-03 나노시스, 인크. 비활성화된 영역을 포함하는 발광 다이오드 및 이의 제조방법
JP7227463B2 (ja) 2018-12-27 2023-02-22 日亜化学工業株式会社 発光素子及びその製造方法
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11333803B2 (en) 2019-05-16 2022-05-17 Facebook Technologies, Llc Fluid lens with low energy membrane adjustment
US11635637B1 (en) 2019-05-16 2023-04-25 Meta Platforms Technologies, Llc Fluid lens with low energy membrane adjustment
US11561415B1 (en) 2019-05-16 2023-01-24 Meta Platforms Technologies, Llc Moving guide actuation of fluid lenses
US11719960B1 (en) 2019-05-16 2023-08-08 Meta Platforms Technologies, Llc Gravity sag compensation in fluid-filled lenses
US11867927B1 (en) 2019-05-16 2024-01-09 Meta Platforms Technologies, Llc Modified membranes for fluid lenses
KR20240035906A (ko) 2019-05-30 2024-03-18 나노시스, 인크. 포지티브 포토레지스트 절연 스페이서 및 도전성 측벽 접촉부를 포함하는 발광 다이오드 디바이스 및 이의 제조 방법
US11506825B1 (en) 2019-10-24 2022-11-22 Meta Platforms, Inc. Elastomer based flexures for fluid lenses
US11703616B2 (en) 2019-11-05 2023-07-18 Meta Platforms Technologies, Llc Fluid lens with low gas content fluid
US20210164917A1 (en) * 2019-12-03 2021-06-03 Kla Corporation Low-reflectivity back-illuminated image sensor
GB2590450B (en) * 2019-12-18 2022-01-05 Plessey Semiconductors Ltd Light emitting diode precursor
CN115989590A (zh) 2020-05-18 2023-04-18 纳诺西斯有限公司 用于直视型显示器的次像素发光二极管及其制造方法
US11740391B1 (en) 2020-12-31 2023-08-29 Meta Platforms Technologies, Llc Fluid lens operational feedback using sensor signal
FR3137498A1 (fr) * 2022-06-30 2024-01-05 Aledia Dispositif optoélectronique et procédé de fabrication d’un tel dispositif

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141508A1 (en) * 2002-01-18 2003-07-31 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof
CN1447990A (zh) * 2000-07-18 2003-10-08 索尼株式会社 半导体发光器件及其制造工艺
CN1476642A (zh) * 2001-08-22 2004-02-18 ���ṫ˾ 氮化物半导体器件及其制造方法
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
CN102403417A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法
US20120153252A1 (en) * 2010-12-16 2012-06-21 Samsung Electronics Co., Ltd. Nano-Structured Light-Emitting Devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083866B2 (ja) * 1998-04-28 2008-04-30 シャープ株式会社 半導体レーザ素子
JP2003218395A (ja) * 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
GB2418532A (en) * 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
WO2008079078A1 (en) 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
EP2126986B1 (en) 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
AU2008203934C1 (en) * 2007-01-12 2014-03-13 Qunano Ab Nitride nanowires and method of producing such
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US20110079766A1 (en) 2009-10-01 2011-04-07 Isaac Harshman Wildeson Process for fabricating iii-nitride based nanopyramid leds directly on a metalized silicon substrate
KR101608868B1 (ko) 2009-10-22 2016-04-04 삼성전자주식회사 조리개를 포함하는 발광다이오드 어레이, 이를 이용한 라인 프린터 헤드 및 발광다이오드 어레이의 제조방법
KR101611412B1 (ko) 2009-10-28 2016-04-11 삼성전자주식회사 발광 소자
US8445890B2 (en) * 2010-03-09 2013-05-21 Micron Technology, Inc. Solid state lighting devices grown on semi-polar facets and associated methods of manufacturing
TWI423476B (zh) * 2010-08-13 2014-01-11 Lextar Electronics Corp 發光二極體及其製造方法
KR101718067B1 (ko) * 2010-12-15 2017-03-20 삼성전자 주식회사 발광소자 및 그 제조방법
CA2836615C (en) * 2012-12-28 2016-11-01 Weyerhaeuser Nr Company Methods of sorting plant embryos

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447990A (zh) * 2000-07-18 2003-10-08 索尼株式会社 半导体发光器件及其制造工艺
CN1476642A (zh) * 2001-08-22 2004-02-18 ���ṫ˾ 氮化物半导体器件及其制造方法
US20030141508A1 (en) * 2002-01-18 2003-07-31 Hiroyuki Okuyama Semiconductor light emitting device and fabrication method thereof
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
CN102403417A (zh) * 2010-09-14 2012-04-04 三星Led株式会社 Ⅲ族氮化物纳米棒发光装置及其制造方法
US20120153252A1 (en) * 2010-12-16 2012-06-21 Samsung Electronics Co., Ltd. Nano-Structured Light-Emitting Devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107782710A (zh) * 2016-08-24 2018-03-09 财团法人工业技术研究院 锥形光学针
CN113287197A (zh) * 2019-01-11 2021-08-20 微软技术许可有限责任公司 半导体制造

Also Published As

Publication number Publication date
JP2015532014A (ja) 2015-11-05
KR102060392B1 (ko) 2020-02-11
EP2898547A4 (en) 2016-04-27
KR20150056557A (ko) 2015-05-26
US20140077220A1 (en) 2014-03-20
WO2014047113A1 (en) 2014-03-27
EP2898547A1 (en) 2015-07-29
US20150207033A1 (en) 2015-07-23
US8921141B2 (en) 2014-12-30
US9444007B2 (en) 2016-09-13
TW201419569A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
CN104769732A (zh) 纳米角锥体大小的光电子结构及其制造方法
EP2912698B1 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
US9741895B2 (en) Removal of 3D semiconductor structures by dry etching
KR102098250B1 (ko) 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
US20050179045A1 (en) Nitride semiconductor light emitting diode having improved ohmic contact structure and fabrication method thereof
JP6219506B2 (ja) ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
US20220262978A1 (en) Nanowire device
CN102790149B (zh) 发光二极管及其制造方法
JP2022553590A (ja) 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法
US9196787B2 (en) Nanowire LED structure with decreased leakage and method of making same
US9196792B2 (en) Nanowire LED structure with decreased leakage and method of making same
US9059355B2 (en) Stopping an etch in a planar layer after etching a 3D structure
TW201511334A (zh) 具有經減低漏電之奈米線發光二極體結構及其製造方法
KR101696889B1 (ko) 그래핀 전극을 갖는 발광다이오드와 그 제조방법
WO2024042219A1 (en) Nanowire device with mask layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150708

WD01 Invention patent application deemed withdrawn after publication