JP2022553590A - 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法 - Google Patents

発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法 Download PDF

Info

Publication number
JP2022553590A
JP2022553590A JP2021577167A JP2021577167A JP2022553590A JP 2022553590 A JP2022553590 A JP 2022553590A JP 2021577167 A JP2021577167 A JP 2021577167A JP 2021577167 A JP2021577167 A JP 2021577167A JP 2022553590 A JP2022553590 A JP 2022553590A
Authority
JP
Japan
Prior art keywords
optoelectronic device
stack
iii
dimensional semiconductor
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021577167A
Other languages
English (en)
Inventor
グルール，マリオン
ドーダン，ブルーノ－ジュールス
シハウィ，ヴァルフ
Original Assignee
アルディア
コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
ユニヴェルシテ グルノーブル アルペス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルディア, コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ, ユニヴェルシテ グルノーブル アルペス filed Critical アルディア
Publication of JP2022553590A publication Critical patent/JP2022553590A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【解決手段】本明細書は、一又は複数の発光ダイオード(DEL) を備えた光電子デバイス(55)に関し、発光ダイオードは、三次元半導体素子(26)、三次元半導体素子に載置されているアクティブ領域(40)、及びアクティブ領域を覆う半導体層(44, 46, 48)の積層体(42)を有しており、アクティブ領域は複数の量子井戸(50)を有し、積層体は、複数の量子井戸と直接物理的に接している。

Description

本発明は一般に、三次元半導体素子、例えばマイクロワイヤ、ナノワイヤ、マイクロメートルサイズ又はナノメートルサイズの円錐形状、円錐台形状、角錐形状又は角錐台形状の素子を有する発光ダイオードを備えた光電子デバイス、及び、このような光電子デバイスを製造する方法に関する。
夫々の三次元素子の最上部に形成されたアクティブ領域を有するアキシャル型発光ダイオードの改良が、本明細書ではより具体的に検討されている。発光ダイオードによる電磁放射線の大部分が放射される領域を発光ダイオードのアクティブ領域と称する。
本明細書で検討されている三次元素子は、III 族元素及びV 族元素を主に含む半導体材料（例えば窒化ガリウムGaN ）（以下III-V 族化合物と称する）を含んでいる。このようなデバイスは、例えば米国特許第9728680 号明細書に記載されている。
夫々のアクティブ領域は、一般的に第１の導電型にドープされて関連付けられた三次元半導体素子と、反対の導電型にドープされた、三次元半導体素子と同一のIII-V 族化合物の半導体層との間に配置されている。
実施例によれば、アクティブ領域は閉込め手段を有してもよい。アクティブ領域は、三次元半導体素子及び半導体層のバンドギャップエネルギーより小さいバンドギャップエネルギーを有して好ましくは２つの障壁層間に配置されている半導体材料の層を有する少なくとも１つの量子井戸を有してもよく、そのため、電荷担体の閉込めが高められる。障壁層は、三次元半導体素子の材料と同一の材料で形成されて非意図的にドープされてもよい。夫々の量子井戸は、一般にはIII-V 族化合物のIII 族元素に相当する第１のIII 族元素、及び少なくとも１つの第２のIII 族元素を含む三元合金を有してもよく、各障壁層はIII-V 族化合物を含んでもよい。
アクティブ領域は、アクティブ領域によって放射される光の量を増加させるために量子井戸の積層体を有してもよい。しかしながら、特に正孔の拡散距離が電子の拡散距離よりはるかに小さいため、アクティブ領域の量子井戸の一部しか、動作中に光を放射することができない。
従って、本発明の目的は、前述した光電子デバイス及びその製造方法の不利点を少なくとも部分的に克服することである。
実施形態の別の目的は、アキシャル型発光ダイオードを備えた光電子デバイスの放射性能を高めることである。
実施形態は、一又は複数の発光ダイオードを備えており、前記発光ダイオードは、三次元半導体素子、前記三次元半導体素子に載置されているアクティブ領域、及び前記アクティブ領域を覆う半導体層の積層体を有しており、前記アクティブ領域は複数の量子井戸を有しており、前記積層体は、複数の量子井戸と物理的に接している、光電子デバイスを提供する。
実施形態によれば、前記アクティブ領域は、基部、側部及び最上部を有しており、前記基部は前記三次元半導体素子に載置されており、前記量子井戸は、前記側部に露出した縁部を有しており、前記積層体は前記側部及び前記最上部を覆っている。
実施形態によれば、前記アクティブ領域は、前記基部が前記三次元半導体素子に載置されている半頂角βの角錐又は角錐台の形状を有する。
実施形態によれば、前記半頂角βは０°より大きく、好ましくは５°～80°の範囲内であり、より好ましくは20°～30°の範囲内である。
実施形態によれば、前記半導体層の積層体は、前記積層体の半導体層を形成する結晶材料の成長方向Ｃと平行な側壁を有している。
実施形態によれば、前記アクティブ領域は、前記基部が前記三次元半導体素子に載置されている筒の形状を有する。
実施形態によれば、前記三次元半導体素子は平行な軸芯に沿って延びており、下側部分と、前記下側部分に対して広がって半頂角αの円錐台内に内接している上側部分とを有している。
実施形態によれば、前記半頂角αは０°より大きく、好ましくは５°～50°の範囲内であり、より好ましくは５°～30°の範囲内である。
実施形態によれば、前記三次元半導体素子の少なくとも一部がマイクロワイヤ、ナノワイヤ、又はマイクロメートルサイズ若しくはナノメートルサイズの錐台形素子である。
実施形態によれば、前記三次元半導体素子はIII-V 族化合物を含んでいる。
実施形態によれば、前記三次元半導体素子はＮ型にドープされている。
実施形態によれば、前記積層体は、Ｐ型にドープされたIII-V 族化合物で形成された半導体層を有している。
実施形態によれば、前記積層体は、少なくとも１つの電子遮断層を有している。
実施形態によれば、各量子井戸は、第１のIII 族元素、前記III-V 族化合物のV 族元素、及び第２のIII 族元素を含む三元合金を含んでいる。
実施形態によれば、前記光電子デバイスは３～１０の量子井戸を備えている。
実施形態によれば、前記積層体は、各量子井戸と物理的に接している。
実施形態は、一又は複数の発光ダイオードを備えた光電子デバイスを製造する方法であって、前記発光ダイオード毎に、三次元半導体素子を形成し、前記三次元半導体素子に載置されるアクティブ領域を形成し、前記アクティブ領域を覆う半導体層の積層体を形成し、前記アクティブ領域は複数の量子井戸を有し、前記積層体は、複数の量子井戸と物理的に接する、方法を更に提供する。
実施形態によれば、前記三次元半導体素子はIII-V 族化合物を含む。各量子井戸は、第１のIII 族元素、前記III-V 族化合物のV 族元素、及び第２のIII 族元素を含む三元合金を含む。前記量子井戸は、前記III-V 族化合物を含む障壁層によって隔てられ、前記障壁層を成長させるために、前記III-V 族化合物のIII 族元素の原子流束対前記V 族元素の原子流束の比が１未満である。
従って、実施形態は、発光ダイオードを備えた光電子デバイスを製造する方法であって、平行な軸芯に沿って延びてIII-V 族化合物で形成され、下側部分と、下側部分に対して広がって半頂角αの円錐台内に内接している上側部分とを有している三次元半導体素子を形成する方法を提供する。この方法では更に、半導体素子毎に、上側部分の最上部を覆うアクティブ領域を形成し、垂直軸芯に対して角度θIII 傾いた第１の方向に沿ったIII 族元素の流速及び垂直軸芯に対して角度θV 傾いた第２の方向に沿ったV 族元素の流速を使用して、10 mPa未満の圧力で蒸着法によってアクティブ領域を覆うIII-V 族化合物の少なくとも１つの半導体層を形成し、２つの角度θIII 及び角度θV の最大値が角度αより小さい。
実施形態によれば、半導体層を分子線エピタキシ法によって形成する。
実施形態によれば、半導体層を形成するためのIII/V 比は1.4 未満であり、好ましくは1.3 未満である。
実施形態によれば、角度αは０°より大きく、好ましくは５°～50°の範囲内であり、より好ましくは５°～30°の範囲内である。
実施形態によれば、三次元半導体素子の上側部分を分子線エピタキシ法によって形成する。
実施形態によれば、三次元半導体素子の上側部分を形成するためのIII/V 比は1.1 より大きい。
実施形態によれば、三次元半導体素子の下側部分を分子線エピタキシ法によって形成する。
実施形態によれば、三次元半導体素子の下側部分を形成するためのIII/V 比は1.4 未満である。
実施形態によれば、三次元半導体素子の上側部分の形成中の温度は、三次元半導体素子の下側部分の形成中の温度より少なくとも50℃低い。
実施形態によれば、アクティブ領域を分子線エピタキシ法によって形成する。
実施形態によれば、三次元素子の下側部分は、マイクロワイヤ、ナノワイヤ、マイクロメートルサイズ若しくはナノメートルサイズの円錐形素子、又はマイクロメートルサイズ若しくはナノメートルサイズの錐台形素子若しくは角錐形素子である。
実施形態によれば、アクティブ領域は、発光ダイオードによる電磁放射線の大部分が放射される領域である。
前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。
アキシャル型発光ダイオードを備えた光電子デバイスの例を示す部分的な断面略図である。 発光ダイオードを備えた光電子デバイスの発光ダイオードのアクティブ領域の量子井戸の電流密度の、シミュレーションによって得られた変化曲線を示す図表である。 アキシャル型発光ダイオードを備えた光電子デバイスの実施形態を示す図である。 アキシャル型発光ダイオードを備えた光電子デバイスの実施形態を示す図である。 アキシャル型発光ダイオードを備えた光電子デバイスの実施形態を示す図である。 アキシャル型発光ダイオードを備えた光電子デバイスの実施形態を示す図である。 図５に示されている光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図５に示されている光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図５に示されている光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図５に示されている光電子デバイスを製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。 図５の光電子デバイスの一部の、走査電子顕微鏡によって得られた画像を示す図である。 図３に示されている光電子デバイスの発光ダイオードの端部の、TEM 及びEDX によって得られた画像を示す図である。 図３に示されている光電子デバイスの発光ダイオードの端部の、TEM 及びEDX によって得られた画像を示す図である。 図３に示されている光電子デバイスの発光ダイオードの端部のEBIC電流画像を示す図である。
同様の特徴が、様々な図面で同様の参照符号によって示されている。特に、様々な実施形態に共通する構造的特徴及び／又は機能的特徴は同一の参照符号を有してもよく、同一の構造特性、寸法特性及び材料特性を有してもよい。明瞭化のために、本明細書に記載されている実施形態の理解に有用な工程及び要素のみが示されて詳細に記載されている。特に、光電子デバイスのバイアス手段及び制御手段は広く知られており、記載されない。
以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する用語、又は「水平方向」、「垂直方向」などの方向を限定する用語を参照するとき、この用語は図面の向き又は通常の使用位置にある光電子デバイスを指す。以下の記載では、要素が筒状の面及び２つの平行な平面によって画定された固体に相当する場合、その要素は「筒形状」を有するとみなされ、筒状の面は、平行な軸芯を中心に回転する移動直線によって生成される面である。そのため、角柱形状は筒形状の特定の例である。以下の記載では、要素が錐体、すなわち平面及び錐形状の表面によって画定された固体に相当する場合、その要素は「錐形状」を有するとみなされ、錐形状の表面は、頂点と称される固定点、及び閉じた曲線をたどる可変点を通過する直線によって生成される表面であり、平面は頂点を含まず、錐形状の表面を切り離す。更に、要素が、頂点を含む上方部分が取り除かれた錐体に相当する場合、その要素は「錐台形状」を有するとみなされる。
３つの元素（例えば２つのIII 族元素及び１つのV 族元素）で基本的に形成されている合金を三元合金と称するが、言うまでもなく、この合金は他の元素（例えばIII 族元素）に関連付けられて、より複雑な合金、例えば四元合金を形成してもよい。
特に指定されていない場合、「約」、「略」、「実質的に」及び「程度」という表現は、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。更に本明細書では、「絶縁」及び「導電」という用語は「電気絶縁」及び「電気伝導」を夫々意味するとみなされる。
本明細書は、三次元半導体素子、例えばマイクロワイヤ、ナノワイヤ、マイクロメートルサイズ若しくはナノメートルサイズの錐形素子、又はマイクロメートルサイズ若しくはナノメートルサイズの錐台形素子を備えた光電子デバイスに関する。特に、錐形素子又は錐台形素子は、円錐形素子若しくは円錐台形素子であってもよく、又は角錐形素子若しくは角錐台形素子であってもよい。以下の記載では、マイクロワイヤ又はナノワイヤを備えた光電子デバイスに関する実施形態が記載されている。しかしながら、このような実施形態は、マイクロワイヤ又はナノワイヤ以外の半導体素子、例えば錐形素子又は錐台形素子に関して実施されてもよい。
「マイクロワイヤ」、「ナノワイヤ」、「錐形素子」又は「錐台形素子」という用語は、以下に軸芯と称される主方向に細長い形状、例えば筒形状、錐形状又は錐台形状の三次元構造を表し、三次元構造は、５ｎｍ～2.5 μｍの範囲、好ましくは50ｎｍ～１μｍの範囲の小寸法と称される少なくとも２つの寸法と、小寸法の内の最大値以上であり、好ましくは最大値の５倍以上であり、更に好ましくは最大値の１０倍以上であり、例えば１μｍ～50μｍの範囲内の大寸法と称される第３の寸法とを有する。
図１は、アキシャル型発光ダイオードを備えた光電子デバイス10の例を示す部分的な断面略図である。光電子デバイス10は、図１の下から上に、
－ 好ましくは平坦な平行な表面16及び表面18を有する基板14、例えば半導体基板（表面18はワイヤの成長を有利にすべく処理されている。この処理は、基板14の表面18に、ワイヤの成長を有利にする材料で形成されたシード層20として図１に概略的に示されている）と、
－ シード層20を覆って貫通開口部24を有する絶縁層22と、
－ 平行な軸芯Ｃを有して、第１の導電型、例えばＮ型に少なくとも部分的にドープされたワイヤ26（２つのワイヤ26が図１に示されている）と、
－ ワイヤ26毎にワイヤ26の最上部30を覆う頭部28と、
－ ワイヤ26の側面を覆って頭部28の側面を部分的に覆う絶縁層32と、
－ 絶縁層32を覆って頭部28と接している電極層34と
を備えている。
光電子デバイス10は、ワイヤ26の基部にバイアスをかけるための別の電極（不図示）を備えている。
各頭部28は、図１の下から上に、
－ ワイヤ26の最上部30を覆うアクティブ領域40と、
－ アクティブ領域40を覆う半導体積層体42であって、ワイヤ26の導電型と反対の第２の導電型、例えばＰ型にドープされてアクティブ領域40を覆う半導体層44を有する半導体積層体42と
を有している。
各ワイヤ26及び関連付けられた頭部28によって形成された集合体が発光ダイオードDEL をアキシャル構成で形成している。
半導体積層体42は、アクティブ領域40及び半導体層44間の電子遮断層46と、アクティブ領域40の反対側で半導体層44を覆う半導体接合層48とを更に有してもよく、半導体接合層48は電極層34で覆われている。アクティブ層40及び半導体層44と接する電子遮断層46により、アクティブ領域40における電気担体の存在を最適化することができる。半導体接合層48は、半導体層44の材料と同一の材料で形成されてもよく、半導体層44の導電型と同一の導電型であるが、半導体層44及び電極層34間のオーミック接触の形成を可能にすべくより高いドーパント濃度でドープされてもよい。
アクティブ領域40は、発光ダイオードDEL による電磁放射線の大部分が放射される発光ダイオードDEL の領域である。実施例によれば、アクティブ領域40は閉込め手段を有している。アクティブ領域40は少なくとも１つの量子井戸を有してもよく、少なくとも１つの量子井戸は、ワイヤ26及び半導体層44のバンドギャップエネルギーより小さいバンドギャップエネルギーを有して好ましくは２つの障壁層間に配置されている半導体材料の層を有してよく、そのため、電荷担体の閉込めが高められる。障壁層は、ワイヤ26の材料と同一の材料で形成されて非意図的にドープされてもよい。アクティブ領域40は、アクティブ領域によって放射される光の量を増加させるために量子井戸の積層体を含んでもよい。例として、図１では、２つの量子井戸50及び３つの障壁層52が軸芯Ｃに沿って交互に設けられている構成が示されている。アクティブ領域40は３～10の量子井戸50、好ましくは略10の量子井戸50を有していることが好ましい。
しかしながら、特に正孔の拡散距離が電子の拡散距離よりはるかに小さいため、アクティブ領域40の量子井戸の一部しか、動作中に光を放射することができない。ワイヤ26がＮ型にドープされて、半導体層44がＰ型にドープされる場合、半導体層44側の最初の２つの量子井戸のみが動作中に光を放射するようである。実際、アクティブ領域の所与の量子井戸に達するために、正孔は、所与の量子井戸とＰ型にドープされた半導体層との間に配置された全ての量子井戸を横切る必要がある。
図２は、量子井戸を表す番号Ｎ°に応じた、発光ダイオードを備えた光電子デバイスの発光ダイオードのアクティブ領域の量子井戸の電流密度Ｊ（A/cm2で表現）の、シミュレーションによって得られた変化曲線C1, C2, C3を示す。シミュレーションのために、ワイヤ26はＮ型にドープされたGaN で形成されており、半導体層44はＰ型にドープされたGaN で形成されている。アクティブ領域40は、横座標の軸に番号１～番号６で表されている６つの連続した量子井戸50の積層体を有しており、番号１で表されている量子井戸50は、半導体ワイヤ26に最も近い量子井戸であり、番号６で表されている量子井戸50は、半導体層44に最も近い量子井戸である。各量子井戸50はIn0.14Ga0.86N で形成されており、各障壁層52は非意図的にドープされたGaN で形成されている。各曲線C1, C2, C3は、Chi-Kang Li らの「Localization landscape theory of disorder in semiconductors. III. Application to carrier transport and recombination in light emitting diodes」という題名の刊行物（Physical Review B 95, 144206 (2017)）に記載されているような、ポアソンの方程式に関連付けられたドリフト拡散モデルに応じて決定されている。曲線C1は、均一な組成であると想定されている量子井戸の理論値に対する分極場の50％の減少を考慮して決定されている。曲線C2は、量子井戸の化学組成のランダムな変動を考慮して決定されている。曲線C3は、ポテンシャル地形という点での化学組成の変動を考慮して決定されている。考慮された理論的な変化が何であれ、これら全てのシミュレーションは、電子／正孔再結合が、２つの番号５及び番号６の量子井戸50、すなわち半導体層44に最も近い２つの量子井戸のみで生じて光を放射することができる一方、番号１～番号４の量子井戸50では電子／正孔再結合が生じないため、光を放射することができないことを示している。
光電子デバイス10を製造する方法の例では、ワイヤ26の軸芯Cに沿った結晶成長を有利にする成長法を実施することにより、ワイヤ26、アクティブ領域40及び半導体積層体42を成長させる。ワイヤの成長法は、化学蒸着法(CVD) 、又は有機金属気相エピタキシ(MOVPE) としても公知の有機金属化学蒸着法(MOCVD) 、又はプラズマ支援MOCVD (PA-MOCVD)であってもよく、或いは、分子線エピタキシ法(MBE) 、ガスソースMBE 法(GSMBE) 、有機金属MBE 法(MOMBE) 、プラズマ支援MBE 法(PA-MBE)、原子層堆積法(ALD) 、ハイドライド気相エピタキシ法又はハロゲン化物気相エピタキシ法(HVPE)などの方法を使用してもよい。しかしながら、電気化学的な処理を使用してもよく、例えば化学浴析出法(CBD) 、水熱処理、液体エアロゾル熱分解法又は電着法を使用してもよい。
発明者らは、少なくともアクティブ領域40の形成及び／又は半導体積層体42の形成のために特定の成長法を実施することにより、半導体積層体42が各量子井戸50と直接接することが可能であることを示した。
光電子デバイスを製造する方法の例では、量子井戸の側縁部を側部で露出させるように、アキシャル結晶成長を有利にすべく成長パラメータを変化させることにより、アクティブ領域40を形成し、アクティブ領域の最上部及びアクティブ領域の側面での結晶成長を有利にすべく成長パラメータを変化させることにより、半導体積層体42を形成する。そのため、半導体積層体42の半導体層は、量子井戸の側縁部と物理的に接する。従って、各量子井戸への正孔の注入が、量子井戸の側縁部を通して生じてもよい。更に、半導体積層体42とアクティブ領域40との間の交換表面積は、２つの平面間の接触表面積に相当する図１のタイプの交換表面積に対して増加する。
図３は、光電子デバイス55の実施形態を示す部分的な断面略図である。光電子デバイス55は、アクティブ領域40が傾斜した側部56及び最上部57を有する角錐の形状を有する点を除いて、図１に示されている光電子デバイス10の全ての要素を備えている。アクティブ領域40では、量子井戸50を形成する層及び障壁層52は実質的に平坦である。層44, 46, 48の積層体42は、アクティブ領域40の側部56及び最上部57を覆っている。そのため、層44, 46は各量子井戸50の側縁部に対向して配置されている。側部56は、ワイヤ26の軸芯Ｃに対して角度β傾斜している。実施形態によれば、角度βは０°～80°の範囲内であり、好ましくは10°～45°の範囲内であり、より好ましくは20°～30°の範囲内である。このため、積層体42と各量子井戸50との接触領域を得ることが可能になることが有利である。従って、アクティブ領域40全体に亘ってアクティブ領域40の全ての量子井戸50で電気伝導及び電気分配が高められる。特に、アクティブ領域40は、段階的な角錐形状又は段階的な角錐台形状を有してもよい。各段階は、方向Ｃに実質的に垂直な上壁及び方向Ｃと実質的に平行にすることができる側壁を有する量子井戸50又は障壁層52に相当する。
図４は、光電子デバイス58の実施形態を示す部分的な断面略図である。光電子デバイス58は、アクティブ領域40が図１に示されている光電子デバイス10のアクティブ領域40の形状と同一の形状を有する、すなわち、筒形、正方形、六角形又は他の底面を有する筒状の幾何学的構造、特に直角柱状の幾何学的構造を有する点を除いて、図３に示されている光電子デバイス55の全ての要素を備えている。層44, 46, 48の積層体42は、アクティブ領域40の側部56及び最上部57を覆っている。そのため、層44, 46, 48は各量子井戸50の側縁部に対向して配置されている。図４に示されている光電子デバイス58に対する図３に示されている光電子デバイス55の利点は、半導体積層体42とワイヤ26との間に電流通路を形成するというリスクを低下させることである。更に、図４に示されている光電子デバイス58と比較して、図３に示されている光電子デバイス55では、アクティブ領域40の側部56のレベルでの積層体42の部分の厚さがより大きくてもよく、そのため、これらの部分の電気抵抗を低下させることができる。
図５は、光電子デバイス60の実施形態を示す断面図である。各ワイヤ26が、基板14までの距離が増大するにつれて断面積が軸芯Ｃに沿って増加する外側に広がる形状の上側部分64に延びている実質的に一定の断面を有する下側部分62を有する点を除いて、光電子デバイス60は図１に示されている光電子デバイス10の全ての要素を備えている。この図に示されているように、半導体積層体42の層は、少なくともワイヤ26の最上部のレベルでワイヤ26と接するように延びていない。図５に示されている実施形態では、上側部分64は、軸芯Ｃに対して角度αで傾斜している実質的に平坦な面を有している。一般に、上側部分64が内接している円形の底面の軸芯Ｃの円錐台の半頂角を上側部分64の角度と称する。実施形態によれば、角度αは０°より大きく、好ましくは５°～50°の範囲内であり、より好ましくは５°～30°の範囲内である。
ワイヤ26毎に、ワイヤ26の上側部分64の最上部30は、ワイヤ26の軸芯Ｃに直交する実質的に平坦な表面に相当することが好ましい。最上部30の表面積は、ワイヤ26の下側部分62の断面積より少なくとも20％大きいことが好ましい。軸芯Ｃに沿って測定された各ワイヤ26の上側部分64の高さは５ｎｍ～２μｍの範囲内であってもよく、好ましくは20ｎｍ～500 ｎｍの範囲内であってもよい。軸芯Ｃに沿って測定された各ワイヤ26の下側部分62の高さは200 ｎｍ～５μｍの範囲内であってもよい。ワイヤ26毎に、ワイヤ26の断面積と同一の表面積の円盤の直径であるワイヤ26の下側部分62の平均直径は50ｎｍ～10μｍの範囲内であってもよく、好ましくは100 ｎｍ～２μｍの範囲内であってもよく、好ましくは100 ｎｍ～１μｍの範囲内であってもよい。ワイヤ26の下側部分62の断面形状は異なってもよく、例えば長円形、円形又は多角形、特に矩形、正方形若しくは六角形であってもよい。
図６は、光電子デバイス65の実施形態を示す部分的な断面略図である。光電子デバイス65は、ワイヤ26が図５に示されている光電子デバイス60のワイヤ26の構造を有する点を除いて、図３に示されている光電子デバイス55の全ての要素を備えている。
ワイヤ26、半導体層44及び接合層48は、III-V 族化合物、例えばIII-N 化合物を主に含む半導体材料で少なくとも部分的に形成されてもよい。III 族元素の例として、ガリウム(Ga)、インジウム(In)又はアルミニウム(Al)がある。III-N 化合物の例として、GaN 、AlN 、InN 、InGaN 、AlGaN 又はAlInGaN がある。他のV 族元素、例えばリン又はヒ素を更に使用してもよい。一般に、III-V 族化合物内の元素は異なるモル分率で組み合わせられてもよい。ワイヤ及び層44, 48のIII-V 族化合物は、ドーパントを含んでもよく、例えばIII-N 化合物のためのＮ型ドーパントであるシリコン、又はIII-N 化合物のためのＰ型ドーパントであるマグネシウムを含んでもよい。
アクティブ領域40の一又は複数の量子井戸の半導体材料は、少なくとも１つの追加の元素が組み込まれている、ワイヤ26及び半導体層44のIII-V 族化合物を含んでもよい。例として、ワイヤ26がGaN で形成されている場合、第２の元素は、例えばインジウム(In)である。第２の元素の原子濃度は、発光ダイオードDEL の所望の光学特性及び発光スペクトルの関数である。ワイヤ26の上側部分64が意図的にドープされない場合、アクティブ領域40の障壁層の１つを取り替えてもよい。
電子遮断層46は、三元合金、例えば窒化アルミニウムガリウム(AlGaN) 又は窒化アルミニウムインジウム(AlInN) で形成されてもよい。
基板14はモノブロック構造に相当してもよく、又は別の材料で形成された支持体を覆う層に相当してもよい。基板14は、好ましくは半導体基板、例えばシリコン、ゲルマニウム、炭化シリコン、GaN 若しくはGaAsなどのIII-V 族化合物で形成された基板、又は導電性基板、例えば、特に銅、チタン、モリブデン、ニッケル基合金若しくは鋼で形成された金属基板、又はサファイア基板である。基板14は単結晶シリコン基板であることが好ましい。基板は、マイクロエレクトロニクスで実施される製造方法と適合する半導体基板であることが好ましい。基板14は、SOI とも称されるシリコン・オン・インシュレータタイプの多層構造に相当してもよい。
シード層20は、ワイヤ26の成長を有利にする材料で形成されている。例として、シード層20を形成する材料は、元素の周期表のIV列、V 列又はVI列の遷移金属の窒化物、炭化物又はホウ化物、或いはこれらの化合物の組合せであってもよい。例として、シード層20は窒化アルミニウム(AlN) で形成されてもよい。シード層20は単層構造を有してもよく、又は２若しくは３以上の層の積層体に相当してもよい。
絶縁層22は、誘電材料、例えば酸化シリコン(SiO2)又は窒化シリコン（SixNy 、ここでｘは略３であり、ｙは略４であり、例えばSi3N4）で形成されてもよい。例として、絶縁層22の厚さは、５nm～100 nmの範囲内であり、例えば略30nmである。絶縁層22は単層構造を有してもよく、又は２層若しくは２より多い層の積層体に相当してもよい。
絶縁層32は、誘電材料、例えば酸化シリコン(SiO2)又は窒化シリコン（SixNy 、ここでｘは略３であり、ｙは略４であり、例えばSi3N4）で形成されてもよい。絶縁層32は単層構造を有してもよく、又は２若しくは３以上の層の積層体に相当してもよい。例として、絶縁層32は、高分子材料、無機材料、又は、高分子材料及び無機材料で形成されてもよい。例として、無機材料は、酸化チタン(TiO2)又は酸化アルミニウム（AlxOy 、ここでｘは略２であり、ｙは略３であり、例えばAl2O3 ）であってもよい。
電極層34は、各ワイヤ26を覆うアクティブ領域40にバイアスをかけて発光ダイオードDEL によって放射される電磁放射線を通すことが可能である。電極層34を形成する材料は、酸化インジウムスズ(ITO) 、アルミニウム若しくはガリウムがドープされているか若しくはドープされていない酸化亜鉛、又はグラフェンなどの透明な導電性材料であってもよい。例として、電極層34の厚さは５ｎｍ～200 ｎｍの範囲内であり、好ましくは20ｎｍ～50ｎｍの範囲内である。
図７Ａ～７Ｄは、図５に示されている光電子デバイス60を製造する方法の別の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
図７Ａは、
－ 基板14上にシード層20を形成する工程、
－ シード層20上に絶縁層22を形成する工程、
－ 絶縁層22に開口部24を形成し、シード層20の一部をワイヤ26の所望の位置で露出させる（開口部24の直径はワイヤ26の下側部分62の平均直径に実質的に相当する）工程、及び
－ シード層20から開口部24にワイヤ26の下側部分62を成長させる工程
の後に得られた構造を示す。
シード層20及び絶縁層22を、CVD 、物理蒸着法(PVD) 又はALD によって形成してもよい。
実施形態によれば、ワイヤ26の下側部分62の成長をPA-MBEによって行う。構造体は、反応器内で垂直軸芯を中心に回転している。反応器内の圧力は、10-4Torr (13.3mPa)～10-7Torr (0.0133mPa)の範囲内である。反応器内の成長条件は、各ワイヤ26の下側部分62の軸芯Ｃに沿った優先的な成長を有利にすべく適合されている。これは、軸芯Ｃに沿ったワイヤ26の成長速度が、軸芯Ｃに垂直な方向へのワイヤ26の成長速度よりはるかに大きく、好ましくは少なくとも一桁大きいことを意味する。III/V 比は、好ましくは1.4 未満であり、特に0.3 ～1.4 の範囲内であり、より好ましくは0.35～１の範囲内であり、例えば略0.8 である。反応器内の温度は、例えば600 ℃～1,000 ℃の範囲内であり、好ましくは700 ℃～950 ℃の範囲内であり、より好ましくは800 ℃～925 ℃の範囲内であり、例えば略900 ℃である。
図７Ｂは、ワイヤ26の上側部分64を成長させた後に得られた構造を示す。実施形態によれば、ワイヤ26の上側部分64の成長をPA-MBEによって行う。構造体は、反応器内で垂直軸芯を中心に回転している。反応器内の圧力は10-4～10-7Torrの範囲内である。III/V 比は、好ましくは1.1 より大きく、特に1.1 ～２の範囲内であり、より好ましくは1.3 ～1.6 の範囲内であり、例えば略1.4 である。反応器内の温度は、ワイヤの下側部分62をMBE によって形成する場合にワイヤの下側部分62を形成するために使用される温度より、好ましくは少なくとも50℃低く、例えば550 ℃～950 ℃の範囲内であり、好ましくは650 ℃～900 ℃の範囲内であり、より好ましくは750 ℃～875 ℃の範囲内であり、例えば略850 ℃である。このため、各ワイヤ26の上側部分64を、好ましくは少なくとも20％広げることが可能になる。そのため、前述したように軸芯Ｃに対して角度αを形成する側方部分を有する上側部分64が得られる。
有利には、ワイヤ26の上側部分64をPA-MBEによって形成する場合、アクティブ領域40が形成される各上側部分64の最上部30の表面領域の大きさは、上側部分64を形成するために使用されるIII/V 比によって実質的に設定され、上側部分64が延びているワイヤ26の下側部分62の平均直径とは実質的に無関係である。従って、このため、上側部分64の最上部30の表面の大きさ、ひいてはアクティブ領域40の横寸法を正確に制御することが可能である。このため、ワイヤの製造方法によって生じる場合がある、ワイヤ26の下側部分62の平均直径の変化が少なくとも部分的に補償され得る。
更に、量子井戸によって放射される放射光の波長は、量子井戸の三元化合物に組み込まれる第２のIII 族元素、例えばインジウムの割合に応じて特に決められる。この割合自体は、アクティブ領域40の横寸法に応じて決められる。このため、アクティブ領域40の横寸法を正確に制御することにより、アクティブ領域40によって放射される放射光の波長を正確に制御することができる。従って、発光ダイオードによって放射される放射光の波長の変化を低減することが可能である。
図７Ｃは、アクティブ領域40の層を成長させた後に得られた構造を示す。実施形態によれば、アクティブ領域40の層の成長を、1.33mPa (10-5Torr)未満、好ましくは0.0133mPa (10-7Torr)未満の圧力での真空成長法によって行い、このため、結晶成長が望まれている表面に分子線が投射される。成長法は、例えばMBE 又はPA-MBEである。構造体は、反応器内で垂直軸芯を中心に回転している。低圧のため、分子線は準バリスティック挙動を示す。そのため、ワイヤ26の最上部の広がった形状は、分子線を遮断して、少なくともワイヤ26の最上部のレベルでワイヤ26の側壁に半導体積層体42の半導体層を形成することを防ぐシールドを形成している。実施形態によれば、アクティブ領域40の層の成長をPA-MBEによって行う。反応器内の圧力は10-4～10-7Torrの範囲内である。各量子井戸を形成するために、第２のIII 族元素を反応器に加える。III 族元素の原子流束対V 族元素の原子流束の比は、ワイヤ26の上側部分64をMBE によって形成する場合にワイヤ26の上側部分64を形成するために使用されるIII/V 流束と等しい。反応器内の温度は、例えば500 ℃～750 ℃の範囲内であり、好ましくは600 ℃～700 ℃の範囲内である。実施形態によれば、各量子井戸50を形成するために、III-V 族化合物のIII 族元素の原子流束対V 族元素の原子流束の比は１未満であり、好ましくは0.1 ～0.5 の範囲内であり、好ましくは0.15～0.25の範囲内である。更に、各量子井戸50を形成するために、第２のIII 族元素、例えばInを反応器に加える。第２の元素の原子流束対V 族元素の原子流束の比は0.5 ～２の範囲内であり、好ましくは0.9 ～1.2 の範囲内である。実施形態によれば、各障壁層52を形成するために、III-V 族化合物のIII 族元素の原子流束対V 族元素の原子流束の比は0.5 ～1.2 の範囲内であり、好ましくは0.8 ～１の範囲内である。実施形態によれば、各障壁層52を形成するために、第２のIII 族元素の原子流束はゼロである。
図７Ｄは、半導体積層体42の層を成長させた後に得られた構造を示す。実施形態によれば、半導体積層体42の層の成長をPA-MBEによって行う。構造体は、反応器内で垂直軸芯を中心に回転している。反応器内の圧力は10-4～10-7Torrの範囲内である。電子遮断層46を形成するために、第３のIII 族元素を反応器に加えて、III/V 比は、好ましくは略１であり、第３の元素の原子流束対V 族元素の原子流束の比は0.1 ～0.3 の範囲内である。電子遮断層46を形成するために、反応器内の温度は、例えば600 ℃～1,000 ℃の範囲内であり、好ましくは700 ℃～950 ℃の範囲内であり、より好ましくは750 ℃～900 ℃の範囲内である。半導体層44又は半導体層48を形成するために、III/V 比は、好ましくは1.3 未満であり、特に0.8 ～1.3 の範囲内である。半導体層44又は半導体層48を形成するために、反応器内の温度は、例えば600 ℃～900 ℃の範囲内であり、好ましくは650 ℃～750 ℃の範囲内である。III 族元素の原子流束及びV 族元素の原子流束が、図７Ｄに矢印63及び矢印65で概略的に示されている。ワイヤの軸芯Ｃに対するIII 族元素の原子流束の入射角をθIII と称し、ワイヤの軸芯Ｃに対するV 族元素の原子流束の入射角をθV と称する。入射角θIII 及び入射角θV は、使用する反応器のタイプに応じて特に決められる。入射角θIII 及び入射角θV の最大値が角度αより小さい場合、各ワイヤ26の下側部分62に、堆積物がない領域66が得られる一方、各ワイヤ26の下側部分62の下部には、望ましくない堆積物67の形成が観察され得る。ワイヤ26毎に、半導体積層体42の半導体層とワイヤ26の側壁に同時的に形成される堆積物67との間に導通状態が存在しないため、短絡の発生が防止される。
図７Ｃ及び図７Ｄでは、各アクティブ領域40が、軸芯Ｃに沿って実質的に一定の断面積で示されている。変形例として、アクティブ領域40が、基板14までの距離が増大するにつれて軸芯Ｃに沿って減少する断面積を有する軸芯Ｃの角錐台の形状を有するように、アクティブ領域40の成長条件を選択してもよい。このような形状は、断面積が一定である場合に対して一又は複数の量子井戸の体積を著しく減らすことなく得られてもよい。角錐台の形状を有するアクティブ領域40により、アクティブ領域40を覆う半導体層44の厚さを増加させてアクティブ領域40の表面の不動態化を高めることが可能であることが有利である。
別の実施形態によれば、ワイヤ26の下側部分62、及び／又はワイヤ26の上側部分64、及び／又はアクティブ領域40の成長を、1.33mPa (10-5Torr)未満の圧力での蒸着法とは別の方法、特にPA-MBEによって行う。しかしながら、成長法により、各ワイヤ26の広がった上側部分64の形成が可能になる必要がある。
別の実施形態によれば、ワイヤ26の下側部分62、及び／又はワイヤ26の上側部分64、及び／又はアクティブ領域40の成長を、MOCVD 、MBE 、特にアンモニアMBE 、原子層エピタキシ(ALE) によって行う。例として、この方法では、III 族元素の前駆体及びV 族元素の前駆体を反応器に注入してもよい。III 族元素の前駆体の例として、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)、トリメチルインジウム(TMIn)又はトリメチルアルミニウム(TMAl)がある。V 族元素の前駆体の例として、アンモニア(NH3) 、第三ブチルホスフィン(TBT) 、アルシン(AsH3)又は非対称ジメチルヒドラジン(UDMH)がある。III 族元素の前駆体のガス流束対V 族元素の前駆体のガス流束の比をIII/V と称する。
図４に示されている光電子デバイス58の製造方法の実施形態は、ワイヤ26が実質的に一定の断面を有し、CVD 、MOCVD 、PA-MOCVD、MBE 、GSMBE 、PA-MBE、ALD 、HVPE、CBD 、水熱法、液体エアロゾル熱分解又は電着によって形成されてもよい点を除いて、図７Ａ～図７Ｄに関連して光電子デバイス60の製造について前述された工程と同一の工程を有してもよい。
図３に示されている光電子デバイス55を製造する方法の実施形態は、ワイヤ26を製造する工程及びアクティブ領域40を製造する工程とは異なり、図７Ａ～図７Ｄに関連して光電子デバイス60の製造について前述した工程と同一の工程を有してもよい。ワイヤ26を、図４に示されている光電子デバイス58のワイヤ26について前述したように形成してもよい。
実施形態によれば、各量子井戸50をPA-MBEによって形成する。成長温度は、500 ℃～800 ℃の範囲内であり、好ましくは600 ℃～700 ℃の範囲内である。反応器内の圧力は10-7Torr (0.01mPa)～５×10-4Torr (50mPa)の範囲内である。実施形態によれば、各量子井戸50及び各障壁層52を形成するために、III-V 族化合物のIII 族元素の原子流束対V 族元素の原子流束の比は１未満であり、好ましくは0.15～0.5 の範囲内であり、好ましくは0.15～0.25の範囲内である。更に、各量子井戸50を形成するために、第２のIII 族元素、例えばInを反応器に加える。III 族元素の原子流束対V 族元素の原子流束の比は0.5 ～2.85の範囲内であり、好ましくは0.9 ～1.2 の範囲内である。III-V 族化合物のIII 族元素の原子流束対V 族元素の原子流束の比が１未満であるため、角錐又は角錐台の一般的な形状を有するアクティブ領域40を得ることが可能である。実施形態によれば、各障壁層52を形成するために、第２のIII 族元素の原子流束はゼロである。前述した成長条件により、軸芯Ｃと平行な成長方向に沿った量子井戸50及び障壁層52の成長が有利になり、半極性面又は非極性面に沿った結晶成長を減少させる又は抑制することが可能である。
図６に示されている光電子デバイス65を製造する方法の実施形態は、アクティブ領域40を光電子デバイス55に関して前述したように形成する点を除いて、図７Ａ～図７Ｄに関連して光電子デバイス60の製造について前述した工程と同一の工程を有してもよい。
図８は、図７Ａ～図７Ｄに関連して前述したようにMBE によって形成されたワイヤ26の上端部、アクティブ領域40及び半導体積層体42の、走査電子顕微鏡によって得られた画像を示す。ワイヤ26の下側部分62は、Ｎ型にドープされたGaN で形成されている。各ワイヤ26の下側部分62の平均直径は実質的に200 nmであった。ワイヤ26の上側部分64は、Ｎ型にドープされたGaN で形成されている。各アクティブ領域40は、非意図的にドープされたGaN 障壁層と共に１０のInGaN 量子井戸を有している。各半導体積層体42は、AlGaN 遮断層46及びＰ型にドープされたGaN 半導体層44を有している。
ワイヤ26の下側部分62は、0.1 のIII/V 比及び1,050 ℃の温度でMOCVD によって形成されている。ワイヤ26の上側部分64は、1.6 のGa/N比及び850 ℃の温度でMBE によって形成されている。InGaN 量子井戸は、1.6 の(Ga+In)/N 比及び750 ℃の温度でMBE によって形成されている。AlGaN の遮断層46は、１の(Ga+Al)/N 比でMBE によって形成されている。Ｐ型にドープされたGaN の半導体層44は、１のGa/N比及び850 ℃の温度でMBE によって形成されている。
図８に示されているように、ワイヤ26毎にワイヤ26の上側部分64が広がっていることが観察され得る。更に、ワイヤ26の側壁上のＰ型GaN の堆積物67が、ワイヤ26の下側部分のみに観察され得る。ワイヤ26の首部68は、ワイヤ26の上側部分64によって陰になるためＰ型GaN 堆積物が存在しないワイヤ26の部分に相当する。
図９は、図３に示されている光電子デバイス55のワイヤ26の上端部、アクティブ領域40及び半導体積層体42の画像を示す。ワイヤ26は、Ｎ型にドープされたGaN で形成されている。各量子井戸50はInGaN で形成されている。各障壁層52はGaN で形成されている。電子遮断層46はAlGaN で形成されている。半導体層44は、Ｐ型にドープされたGaN で形成されている。より正確には、図９は左から右に、走査型透過電子顕微鏡(STEM)によって得られたTEM 画像、Ga元素に関してエネルギー分散型Ｘ線(EDX) 分光法によって得られたGa画像、In元素に関してEDX 分光法によって得られたIn画像、及びAl元素に関してEDX 分光法によって得られたAl画像を示す。図９の画像では、角度βは略23°であった。
図１０は、光電子デバイス55で得られた図９の画像と同様の画像を示し、角度βは略９°であった。
図９及び図１０の各々で、電子遮断層46は各量子井戸50の縁部と接している。
図１１は、図３に示されている光電子デバイスの発光ダイオードの端部の電子線誘起電流(EBIC)画像である。この図に示されているように、アクティブ領域40の最上部57及び側部56に電場が存在し、正孔が最上部57及び側部56の両方を通ってアクティブ領域40に注入されていることが示されている。
様々な実施形態及び変形例が記載されている。当業者は、これらの様々な実施形態及び変形例のある特徴を組み合わせることができると理解し、他の変形例が当業者に想起される。最後に、記載されている実施形態及び変形例の実際の実施は、上述した機能的な表示に基づく当業者の技能の範囲内である。
本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第19／06899 号明細書の優先権を主張している。

Claims (18)

  1. 一又は複数の発光ダイオード(DEL) を備えており、
    前記発光ダイオードは、三次元半導体素子(26)、前記三次元半導体素子に載置されているアクティブ領域(40)、及び前記アクティブ領域を覆う半導体層の積層体(42)を有しており、
    前記アクティブ領域は複数の量子井戸(50)を有しており、
    前記積層体は、複数の量子井戸と物理的に接している、光電子デバイス(55; 58; 60; 65)。
  2. 前記アクティブ領域(40)は、基部、側部(56)及び最上部(57)を有しており、
    前記基部は前記三次元半導体素子(26)に載置されており、
    前記量子井戸は、前記側部に露出した縁部を有しており、前記積層体(42)は前記側部及び前記最上部を覆っている、請求項１に記載の光電子デバイス。
  3. 前記アクティブ領域(40)は、前記基部が前記三次元半導体素子(26)に載置されている半頂角βの角錐又は角錐台の形状を有する、請求項２に記載の光電子デバイス。
  4. 前記半頂角βは０°より大きく、好ましくは５°～80°の範囲内であり、より好ましくは20°～30°の範囲内である、請求項３に記載の光電子デバイス。
  5. 前記半導体層の積層体(42)は、前記積層体の半導体層を形成する結晶材料の成長方向Ｃと平行な側壁を有している、請求項４に記載の光電子デバイス。
  6. 前記アクティブ領域(40)は、前記基部が前記三次元半導体素子(26)に載置されている筒の形状を有する、請求項２に記載の光電子デバイス。
  7. 前記三次元半導体素子(26)は平行な軸芯に沿って延びており、下側部分(62)と、前記下側部分に対して広がって半頂角αの円錐台内に内接している上側部分(64)とを有している、請求項１～６のいずれか１つに記載の光電子デバイス。
  8. 前記半頂角αは０°より大きく、好ましくは５°～50°の範囲内であり、より好ましくは５°～30°の範囲内である、請求項７に記載の光電子デバイス。
  9. 前記三次元半導体素子(26)の少なくとも一部がマイクロワイヤ、ナノワイヤ、又はマイクロメートルサイズ若しくはナノメートルサイズの錐台形素子である、請求項１～８のいずれか１つに記載の光電子デバイス。
  10. 前記三次元半導体素子(26)はIII-V 族化合物を含んでいる、請求項１～９のいずれか１つに記載の光電子デバイス。
  11. 前記三次元半導体素子(26)はＮ型にドープされている、請求項１～１０のいずれか１つに記載の光電子デバイス。
  12. 前記積層体(42)は、Ｐ型にドープされたIII-V 族化合物で形成された半導体層(44)を有している、請求項１１に記載の光電子デバイス。
  13. 前記積層体(42)は、少なくとも１つの電子遮断層を有している、請求項１～１２のいずれか１つに記載の光電子デバイス。
  14. 各量子井戸(50)は、第１のIII 族元素、前記III-V 族化合物のV 族元素、及び第２のIII 族元素を含む三元合金を含んでいる、請求項１０に記載の光電子デバイス。
  15. ３～１０の量子井戸(50)を備えている、請求項１～１４のいずれか１つに記載の光電子デバイス。
  16. 前記積層体(42)は、各量子井戸(50)と物理的に接している、請求項１～１５のいずれか１つに記載の光電子デバイス。
  17. 一又は複数の発光ダイオード(DEL) を備えた光電子デバイス(55; 58; 60; 65)を製造する方法であって、
    前記発光ダイオード毎に、三次元半導体素子(26)を形成し、前記三次元半導体素子に載置されるアクティブ領域(40)を形成し、前記アクティブ領域を覆う半導体層の積層体(42)を形成し、
    前記アクティブ領域は複数の量子井戸(50)を有し、前記積層体は、複数の量子井戸と物理的に接する、方法。
  18. 前記三次元半導体素子(26)はIII-V 族化合物を含み、
    各量子井戸(50)は、第１のIII 族元素、前記III-V 族化合物のV 族元素、及び第２のIII 族元素を含む三元合金を含み、
    前記量子井戸は、前記III-V 族化合物を含む障壁層(52)によって隔てられ、
    前記障壁層(52)を成長させるために、前記III-V 族化合物のIII 族元素の原子流束対前記V 族元素の原子流束の比が１未満である、請求項１７に記載の方法。
JP2021577167A 2019-06-25 2020-06-25 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法 Pending JP2022553590A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1906899 2019-06-25
FR1906899A FR3098013B1 (fr) 2019-06-25 2019-06-25 Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
PCT/EP2020/067969 WO2020260548A1 (fr) 2019-06-25 2020-06-25 Dispositif optoélectronique à diodes électroluminescentes de type axial et son procédé de fabrication

Publications (1)

Publication Number Publication Date
JP2022553590A true JP2022553590A (ja) 2022-12-26

Family

ID=67810944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021577167A Pending JP2022553590A (ja) 2019-06-25 2020-06-25 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法

Country Status (7)

Country Link
US (3) US20220376131A1 (ja)
EP (3) EP3991214B1 (ja)
JP (1) JP2022553590A (ja)
KR (1) KR20220024162A (ja)
CN (1) CN114026704A (ja)
FR (1) FR3098013B1 (ja)
WO (3) WO2020260546A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021236732A1 (en) * 2020-05-19 2021-11-25 Raxium, Inc. Quantum well-based led structure enhanced with sidewall hole injection
KR20210155693A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 플랫 탑을 갖는 나노로드 반도체층과 이를 이용한 마이크로 led와 이를 포함하는 화소 플레이트와 이를 포함하는 디스플레이 장치와 전자장치들
US20230110324A1 (en) * 2021-10-12 2023-04-13 Google Llc Optical devices with lateral current injection
TWI796046B (zh) * 2021-12-13 2023-03-11 國立中山大學 氮化銦鎵量子井製造方法
FR3137498A1 (fr) 2022-06-30 2024-01-05 Aledia Dispositif optoélectronique et procédé de fabrication d’un tel dispositif

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
TWI500072B (zh) * 2004-08-31 2015-09-11 Sophia School Corp 發光元件之製造方法
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US8143769B2 (en) * 2008-09-08 2012-03-27 Intematix Corporation Light emitting diode (LED) lighting device
KR20110117963A (ko) * 2010-04-22 2011-10-28 삼성엘이디 주식회사 질화물 반도체 발광 소자 및 그 제조방법
FR2984599B1 (fr) * 2011-12-20 2014-01-17 Commissariat Energie Atomique Procede de fabrication d'un micro- ou nano- fil semiconducteur, structure semiconductrice comportant un tel micro- ou nano- fil et procede de fabrication d'une structure semiconductrice
FR3000612B1 (fr) 2012-12-28 2016-05-06 Commissariat Energie Atomique Dispositif optoelectronique a microfils ou nanofils
FR3007574B1 (fr) * 2013-06-21 2015-07-17 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore
FR3026564B1 (fr) * 2014-09-30 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a elements semiconducteurs tridimensionnels
US11594657B2 (en) * 2015-07-13 2023-02-28 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
FR3053531B1 (fr) * 2016-06-30 2018-08-17 Aledia Dispositif optoelectronique a diodes tridimensionnelles
FR3068517B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
JP7232461B2 (ja) * 2019-02-28 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
JP6935657B2 (ja) * 2019-03-26 2021-09-15 セイコーエプソン株式会社 発光装置およびプロジェクター
US20200388723A1 (en) * 2019-06-07 2020-12-10 Intel Corporation Micro light-emitting diode display having truncated nanopyramid structures

Also Published As

Publication number Publication date
US20220238495A1 (en) 2022-07-28
WO2020260549A1 (fr) 2020-12-30
WO2020260548A1 (fr) 2020-12-30
EP3991214B1 (fr) 2023-07-26
FR3098013B1 (fr) 2021-07-02
EP3991215A1 (fr) 2022-05-04
CN114026704A (zh) 2022-02-08
KR20220024162A (ko) 2022-03-03
US20220376131A1 (en) 2022-11-24
WO2020260546A1 (fr) 2020-12-30
EP3991216A1 (fr) 2022-05-04
FR3098013A1 (fr) 2021-01-01
EP3991214A1 (fr) 2022-05-04
US20220238753A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US8921141B2 (en) Nanopyramid sized opto-electronic structure and method for manufacturing of same
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
JP2022553590A (ja) 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法
US9799796B2 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
KR102279462B1 (ko) 광 추출효율이 향상된 발광 다이오드를 구비하는 광전자 디바이스
US20220262978A1 (en) Nanowire device
KR102389679B1 (ko) 3차원 반도체 소자를 구비한 광전자 장치
US9196787B2 (en) Nanowire LED structure with decreased leakage and method of making same
US10026870B2 (en) Optoelectronic device having semiconductor elements
US9196792B2 (en) Nanowire LED structure with decreased leakage and method of making same
JP2023521478A (ja) 層及びナノワイヤから形成されるハイブリッド構造を含む発光ダイオード
US20220262977A1 (en) Light-emitting diode and manufacturing method
KR20220025818A (ko) 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법
JP6232611B2 (ja) 発光素子およびその製造方法
US20220359782A1 (en) Method for homogenising the cross-section of nanowires for light-emitting diodes
JP7568300B2 (ja) マイクロワイヤ又はナノワイヤの製造方法
US10763111B2 (en) Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same
WO2024042221A1 (en) Nanostructure/microstructure device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240730