CN114026704A - 具有发光二极管的轴向型光电器件及其制造方法 - Google Patents

具有发光二极管的轴向型光电器件及其制造方法 Download PDF

Info

Publication number
CN114026704A
CN114026704A CN202080047301.3A CN202080047301A CN114026704A CN 114026704 A CN114026704 A CN 114026704A CN 202080047301 A CN202080047301 A CN 202080047301A CN 114026704 A CN114026704 A CN 114026704A
Authority
CN
China
Prior art keywords
active region
stack
dimensional semiconductor
group iii
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080047301.3A
Other languages
English (en)
Inventor
马里恩·格吕阿
布鲁诺朱尔斯·多丹
沃尔夫·奇哈维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universite Joseph Fourier Grenoble 1
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Universite Joseph Fourier Grenoble 1
Aledia
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universite Joseph Fourier Grenoble 1, Aledia, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Universite Joseph Fourier Grenoble 1
Publication of CN114026704A publication Critical patent/CN114026704A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种包括一个或多个发光二极管(DEL)的光电器件(55)，每个发光二极管包括三维半导体元件(26)、搁置在三维半导体元件上的有源区域(40)、以及覆盖有源区域的半导体层(44；46；48)的堆叠件(42)，有源区域包括多个量子阱(50)，该堆叠件与多个量子阱直接物理接触。

Description

具有发光二极管的轴向型光电器件及其制造方法
本专利申请要求法国专利申请FR19/06899的优先权权益，该申请通过引用结合于此。
技术领域
本发明总体上涉及具有包括三维半导体元件(例如微丝，纳米线，微米或纳米范围的圆锥形、截头圆锥形、金字塔形或截头金字塔形元件)的发光二极管的光电器件、以及制造这种器件的方法。
背景技术
在此更特别地考虑包括形成在每个三维元件的顶部处的有源区域的轴向型发光二极管的改进。称由发光二极管递送的大部分电磁辐射从其发射的区为发光二极管的有源区域。
本文中考虑的三维元件包括主要包含III族元素和V族元素的半导体材料(例如氮化镓GaN)，下文称为III-V族化合物。这种器件例如在专利US9728680中进行了描述。
每个有源区域被夹在通常掺杂有第一导电性类型的相关联的三维半导体元件和具有与半导体元件相同的III-V族化合物并且掺杂有相反导电性类型的半导体层之间。
根据示例，有源区域可以包括限制装置。有源区域可以包括至少一个量子阱，该至少一个量子阱包括带隙能量小于三维半导体元件的和半导体层的带隙能量的、优选地插入在两个势垒层之间的半导体材料层，因此改善电荷载流子的限制，并且势垒层可以由与三维半导体元件相同并且非有意掺杂的材料制成。每个量子阱可以包括三元合金，该三元合金包括对应于III-V族化合物的III族元素的第一III族元素以及至少一个第二III族元素，并且每个势垒层可以包括III-V族化合物。
有源区域可以包括量子阱的堆叠件，以增加由有源区域发射的光的量。然而，特别地由于空穴的扩散长度比电子扩散长度小得多的事实，在操作中只有有源区域的量子阱的一部分可以发射光。
发明内容
因此，本发明的目的是至少部分克服前面描述的光电器件及其制造方法的缺点。
实施例的另一目的是改善具有轴向型发光二极管的光电器件的发射性能。
实施例提供了一种包括一个或多个发光二极管的光电器件，每个发光二极管包括三维半导体元件、搁置在三维半导体元件上的有源区域、以及覆盖有源区域的半导体层的堆叠件，有源区域包括多个量子阱，所述堆叠件与多个量子阱机械接触。
根据实施例，每个有源区域包括基部、侧部和顶部，基部搁置在三维半导体元件上，量子阱包括在侧部上暴露的边缘，所述堆叠件覆盖侧部和顶部。
根据实施例，每个有源区域具有半顶角β的金字塔或截头金字塔的形状，其基部搁置在三维半导体元件上。
根据实施例，角度β大于0°，优选地在从5°至80°的范围内，更优选地在从20°至30°的范围内。
根据实施例，半导体层的堆叠件包括平行于形成堆叠件的半导体层的晶体材料的生长方向的侧壁。
根据实施例，每个有源区域具有圆柱形形状，其中基部搁置在三维半导体元件上。
根据实施例，三维半导体元件沿着平行轴线延伸，并且每个三维半导体元件包括下部部分和相对于下部部分张开并且内接在半顶角α的截锥体内的上部部分。
根据实施例，角度α小于0°，优选地在从5°至50°的范围内，更优选地在从5°至30°的范围内。
根据实施例，每个三维半导体元件的至少一部分是微丝、纳米线或微米或纳米范围的截头圆锥形元件。
根据实施例，三维半导体元件包括III-V族化合物。
根据实施例，三维半导体元件是n型掺杂的。
根据实施例，每个堆叠件包括由p型掺杂的III-V族化合物制成的半导体层。
根据实施例，每个堆叠件包括至少一个电子阻挡层。
根据实施例，每个量子阱包括三元合金，该三元合金包括第一III族元素、III-V族化合物的V族元素和第二III族元素。
根据实施例，该器件包括三到十个量子阱。
根据实施例，所述堆叠件与每个量子阱机械接触。
实施例提供了一种制造包括一个或多个发光二极管的光电器件的方法，该方法对于每个发光二极管包括：形成三维半导体元件、形成搁置在三维半导体元件上的有源区域、以及形成覆盖有源区域的半导体层的堆叠件，有源区域包括多个量子阱，所述堆叠件与多个量子阱机械接触。
根据实施例，三维半导体元件包括III-V族化合物。每个量子阱包括三元合金，该三元合金包括第一III族元素、III-V族化合物的V族元素和第二III族元素。量子阱被包含III-V族化合物的势垒层分离，并且对于每个势垒层的生长，III-V族化合物的III族元素的原子流量与V族元素的原子流量之比小于1。
因此，实施例提供了一种制造包括发光二极管的光电器件的方法，该方法包括形成由III-V族化合物制成的沿平行轴线延伸的三维半导体元件，并且每个三维半导体元件包括下部部分和相对于下部部分张开并且内接在具有半顶角α的截锥体内的上部部分。该方法还包括：对于每个半导体元件，形成覆盖上部部分的顶部的有源区域；并在低于10mPa的压力下通过气相沉积、通过使用沿相对于竖直轴线倾斜角度θIII的第一方向的III族元素的流量和沿相对于竖直轴线倾斜角度θV的第二方向的V族元素的流量形成覆盖有源区域的至少一层III-V族化合物半导体层，两个角度θIII和θV中的最大者小于角度α。
根据实施例，半导体层通过分子束外延形成。
根据实施例，用于形成半导体层的III/V比小于1.4，优选地小于1.3。
根据实施例，角度α小于0°，优选地在从5°至50°的范围内，更优选地在从5°至30°的范围内。
根据实施例，三维半导体元件的上部部分通过分子束外延形成。
根据实施例，用于形成三维半导体元件的上部部分的III/V比大于1.1。
根据实施例，三维半导体元件的下部部分通过分子束外延形成。
根据实施例，用于形成三维半导体元件的下部部分的III/V比小于1.4。
根据实施例，形成三维半导体元件的上部部分期间的温度比形成三维半导体元件的下部部分期间的温度低至少50℃。
根据实施例，有源区域通过分子束外延形成。
根据实施例，三维元件的下部部分是微丝、纳米线、微米或纳米范围的圆锥形元件、或者微米或纳米范围的截头圆锥形或金字塔形元件。
根据实施例，有源区域是使得由发光二极管供应的大部分电磁辐射从其发射的区域。
附图说明
前述特征和优点以及其他特征和优点将在以下通过说明而非限制的方式给出的具体实施例的描述中参照附图进行详细描述，在附图中：
图1是具有轴向型发光二极管的光电器件的示例的局部简化截面图；
图2示出了通过模拟获得的具有发光二极管的光电器件的发光二极管的有源区域的量子阱的电流密度的变化的曲线；
图3至图6分别示出了包括轴向型发光二极管的光电器件的实施例；
图7A至图7D是在制造图5中示出的光电器件的方法的另一实施例的连续步骤处获得的结构的局部简化截面图；
图8是通过扫描电子显微镜获得的图5的器件的一部分的图像；
图9和图10分别包含通过TEM和EDX获得的图3中示出的光电器件的发光二极管端部的图像；以及
图11是图3中示出的光电器件的发光二极管的端部的EBIC电流图像。
具体实施方式
在不同的附图中，相同的特征由相同的附图标记表示。特别地，各种实施例之间共有的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料特性。为了清楚起见，仅详细示出和描述了对理解本文描述的实施例有用的步骤和元素。特别地，光电器件偏置和控制装置是众所周知的，并且将不进行描述。
在以下描述中，当提及限定绝对位置(诸如术语“前部”、“后部”、“顶部”、“底部”、“左部”、“右部”等)或相对位置(诸如术语“上方”、“下方”、“上部”、“下部”等)的术语、或者限定方向(诸如术语“水平”、“竖直”等)的术语时，它指的是附图的取向或者指的是在正常使用位置的光电器件。在下面的描述中，当元件对应于由圆柱形表面和由两个平行平面界定的实体时，认为该元件具有“圆柱形形状”，圆柱形表面是由围绕其平行的轴线旋转的可移动直线生成的表面。因此，棱柱形形状是圆柱形形状的具体示例。在下面的描述中，当元件对应于圆锥，即由平面和圆锥表面界定的实体时，认为该元件具有“圆锥形状”，圆锥表面是由直线行进穿过称为顶点的固定点和跟随闭合曲线的可变点生成的表面，其中平面不包含顶点并切割圆锥表面。进一步，当元件对应于其包含顶点的上部部分被移除的圆锥时，认为该元件具有“截头圆锥”形状。
称基本上由三种元素(例如，两种III族元素和一种V族元素)形成的合金为三元合金，但是当然这种合金可以与其他元素(例如，III族元素)相关联，并且然后形成更复杂的合金，例如四元合金。
除非另有说明，否则表述“大约”、“近似”、“基本上”和“在……的量级”表示在10％以内，且优选地在5％以内。进一步，在此认为术语“绝缘”和“导电”分别表示“电学绝缘”和“电学导电”。
本说明书涉及包括三维半导体元件(例如微丝、纳米线、微米或纳米范围的圆锥形元件、或者微米或纳米范围的截头圆锥形元件)的光电器件。特别地，圆锥形或截头圆锥形元件可以是圆形圆锥形或圆形截头圆锥形元件、或者是金字塔圆锥形或金字塔截头圆锥形元件。在以下描述中，描述了包括微丝或纳米线的光电器件的实施例。然而，可以针对除了微丝或纳米线之外的半导体元件(例如圆锥形或截头圆锥形元件)实施这样的实施例。
术语“微丝”、“纳米线”、“圆锥形元件”或“截头圆锥形元件”指的是具有沿着主方向(下文中称为轴)伸长的形状(例如圆柱形、圆锥形或截头圆锥形)的三维结构，该三维结构具有在从5nm到2.5μm，优选地从50nm到1μm的范围内的至少两个维度(称为次维度)、大于或等于最大次维度的1倍、优选大于或等于5倍、以及更优选地大于或等于10倍(例如在从1μm到50μm的范围内)的第三维度(称为主维度)。
图1是具有轴向型发光二极管的光电器件10的示例的局部简化截面图。在图1中，光电器件10从底部到顶部包括：
-衬底14，例如半导体衬底，该衬底包括平行的表面16和18，优选地是平坦的，表面18被处理以有利于线的生长。这种处理在图1中示意性地示出为在衬底14的表面18上的由有利于线的生长的材料制成的种子层20；
-绝缘层22，该绝缘层覆盖种子层20并包括通孔24；
-具有平行轴线C的线26，图1中示出的两条线26至少部分地掺杂有第一导电性类型，例如n型掺杂；
-对于每条线26，头部28覆盖线26的顶部30；
-绝缘层32，该绝缘层覆盖线26的侧表面和部分地覆盖头部28的侧表面；以及
-电极层34，该电极层覆盖绝缘层32并与头部28接触。
光电器件10包括另一电极(未示出)，用于偏置线26的基部。
在图1中，每个头部28从底部到顶部包括：
-有源区域40，该有源区域覆盖线26的顶部30；以及
-半导体堆叠件42，该半导体堆叠件覆盖有源区域40并包括与线26的导电性类型相反的第二导电性类型的掺杂半导体层44(例如p型掺杂)并覆盖有源区域40。
由每根线26和相关联的头部28形成的组件形成处于轴向配置的发光二极管DEL。
半导体堆叠件42还可以包括在有源区域40和半导体层44之间的电子阻挡层46以及在与有源区域40相对的侧部上覆盖半导体层44的半导体结合层48，结合层48覆盖有电极层34。与有源层40和半导体层44接触的电子阻挡层46使得能够优化电载流子在有源区域40中的存在。结合层48可以由与半导体层44相同的材料制成并且被掺杂为具有与半导体层44相同的导电性类型，但是具有更高的掺杂剂浓度，以使得能够在半导体层44和电极层34之间形成欧姆接触。
有源区域40是发光二极管DEL的使得由发光二极管DEL递送的大部分电磁辐射从该区域发射的区域。根据示例，有源区域40包括限制装置。有源区域40可以包括至少一个量子阱，该至少一个量子阱包括带隙能量低于线26的和半导体层44的带隙能量的半导体材料层、优选地插入在两个势垒层之间，从而改善电荷载流子的限制，并且势垒层可以由与线26相同并且非有意掺杂的材料制成。有源区域40可以包括量子阱的堆叠件，以增加由有源区域发射的光的量。例如，在图1中，已经示出了两个量子阱50和三个势垒层52沿着轴线C的交替。优选地，有源区域40包括3到10个量子阱50，优选地大约10个量子阱50。
然而，特别地由于空穴的扩散长度比电子扩散长度小得多的事实，在操作中只有有源区域40的量子阱的一部分可以发射光。在线26是n型掺杂的并且半导体层44是p型掺杂的情况下，似乎在操作中只有半导体层44的侧部上的前两个量子阱发射光。实际上，为了到达有源区域的给定量子阱，空穴必须穿过插入给定量子阱和p型掺杂半导体层之间的所有量子阱。
图2示出了根据表示量子阱的数字N°在包括发光二极管的光电器件的发光二极管的有源区域的量子阱中通过模拟获得的电流密度J(以A/cm2表示)的变化C1、C2和C3的曲线。对于模拟，线26由n型掺杂GaN制成，并且半导体层44由p型掺杂GaN制成。有源区域40包含六个连续量子阱50(在横轴上利用数字1至6表示)的堆叠件，由数字1表示的量子阱50是最靠近半导体线26的阱，以及由数字6表示的量子阱50是最靠近半导体层44的阱。每个量子阱50由In0,14Ga0,86N制成，并且每个势垒层52由非有意掺杂的GaN制成。每条曲线C1、C2和C3根据结合泊松方程的漂移扩散模型确定，如Chi-Kang Li等人的题为“Localizationlandscape theory of disorder in semiconductors.III.Application to carriertransport and recombination in light emitting diodes”(Physical Review B95,144206(2017))公开描述的那样。通过考虑在假定具有均匀成分的量子阱中极化场相对于其理论值减少50％来确定曲线C1。通过考虑量子阱中的化学成分的随机波动来确定曲线C2。通过考虑态势势垒公式中的化学成分波动确定曲线C3。无论所考虑的理论变型如何，所有这些模拟表明，电子/空穴复合仅发生在两个5号和6号量子阱50中，即最靠近半导体层44的两个量子阱50中，这两个量子阱50因此可以发射光，而在1号至4号量子阱52中没有电子/空穴复合，因此在1号至4号量子阱不能发射光。
制造光电器件10的方法的示例包括生长线26、有源区域40和半导体堆叠件42，从而实施有利于沿线26的轴线C的晶体生长的生长方法。线生长方法可以是化学气相沉积(chemical vapor deposition，CVD)或金属-有机气相外延类型(metal-organic vaporphase epitaxy，MOCVD)(也称为金属-有机气相外延(metal-organic vapor phaseepitaxy，MOVPE))或等离子辅助MOCVD(PA-MOCVD)的方法，或可以使用诸如分子束外延(molecular beam epitaxy，MBE)、气源MBE(GSMBE)、金属-有机MBE(MOMBE)、等离子辅助MBE(PA-MBE)、原子层沉积(atomic layer deposition，ALD)或氢化物气相外延或卤化物气相外延(halide vapor phase epitaxy，HVPE)的方法。然而，可以使用电化学工艺，例如化学浴沉积(chemical bath deposition，CBD)、水热工艺、液体气溶胶热解或电沉积。
发明人已经表明，通过实施至少用于形成有源区域40和/或用于形成半导体堆叠件42的特定生长方法，可以获得与每个量子阱50直接接触的半导体堆叠件42。
制造光电器件的方法的示例包括：通过改变生长参数形成有源区域40以利于轴向晶体生长，使得量子阱的侧向边缘在侧部上暴露；以及通过改变生长参数形成半导体堆叠件42以利于在有源区域的顶部上和有源区域的侧向表面上的晶体生长。然后，半导体堆叠件42的半导体层与量子阱的侧向边缘机械接触。因此，将空穴注入每个量子阱可以通过量子阱的侧向边缘进行。进一步，相对于图1中的对应于两个平面之间的接触表面积的类型的交换表面积，堆叠件42和有源区域40之间的交换表面积增加。
图3是光电器件55的实施例的部分简化截面图。光电器件55包括图1中示出的光电器件10的所有元件，不同之处在于有源区域40具有带倾斜侧部56和顶部57的金字塔形状。在有源区域40中，形成量子阱50的层和势垒层52基本上是平坦的。层44、46和48的堆叠件42覆盖有源区域40的侧部56和顶部57。因此，层44和46位于与每个量子阱50的侧向边缘相对。侧部56相对于线26的轴线C倾斜角度β。根据实施例，角度β在从0°至80°的范围内，优选地从10°至45°，更优选地从20°至30°的范围内。这有利地使得能够获得堆叠件42和每个量子阱50之间的接触面积。因此，在整个有源区域40上，有源区域40的所有量子阱50中电传导和电分布得到改善。特别地，有源区域40可以具有分级金字塔或截头分级金字塔的形状。每个级对应于量子阱50或势垒层52，其具有基本垂直于方向C的上壁和能够基本平行于方向C的侧壁。
图4是光电器件58的实施例的部分简化截面图。光电器件58包括图3中示出的光电器件55的所有元件，不同之处在于有源区域40具有与图1中示出的光电器件10的有源区域40相同的形状，即具有带有圆柱形、正方形、六边形或其他基部的圆柱形几何形状，特别是直角棱柱几何形状。有源层44、46和48的堆叠件42覆盖有源区域40的侧部56和顶部57。因此，层44、46和48位于与每个量子阱50的侧向边缘相对。图3中示出的光电器件55相对于图4中示出的光电器件58的优点是降低了在半导体堆叠件42和线26之间形成电流通道的风险。进一步，与图4中示出的光电器件58相比，对于图3中示出的光电器件55在有源区域40的侧部56的水平处的堆叠件42的部分的厚度可以更大，这使得能够降低这些部分的电阻。
图5是光电器件60的实施例的截面图。光电器件60包括图1中示出的光电器件10的所有元件，不同之处在于每条线26包括下部部分62，该下部部分具有在向外张开形状的上部部分64中延伸的基本恒定的横截面，其中横截面积随着到衬底14的距离增加而沿着轴线C增加。如该图所见，半导体堆叠件42的各层至少在线26的顶部的水平处不与线26接触地延伸。在图5中示出的实施例中，上部部分64包括相对于轴线C倾斜角度α的基本平坦的刻面。一般而言，称上部部分64内接在其中的具有圆形基部的轴线C的截锥体的半顶角为上部部分64的角度。根据实施例，角度α大于0°，优选地在5°和50°之间，更优选地在5°和30°之间。
优选地，对于每条线26，线26的上部部分64的顶部30对应于垂直于线26的轴线C的基本平坦的表面。优选地，顶部30的表面积比线26的下部部分62的横截面积大至少20％。沿着轴线C测量的每条线26的上部部分64的高度可以在从5nm至2μm的范围内，优选地在从20nm至500nm的范围内。沿着轴线C测量的每条线26的下部部分62的高度可以在从200nm至5μm的范围内。对于每条线26，线26的下部部分62的平均直径(其是与线26的横截面积相同的表面积的盘的直径)可以在从50nm到10μm的范围内，优选地在从100nm到2μm的范围内，优选地在从100nm到1μm的范围内。线26的下部部分62的横截面可以具有不同的形状，例如椭圆形、圆形或多边形，特别是矩形、正方形或六边形。
图6是光电器件65的实施例的部分简化截面图。光电器件65包括图3中示出的光电器件55的所有元件，不同之处在于线26具有图5中示出的光电器件60的线26的结构。
线26、半导体层44和结合层48可以至少部分由主要包含III-V族化合物，例如III-N化合物的半导体材料制成。III族元素的示例包括镓(Ga)、铟(In)或铝(Al)。III-N化合物的示例是GaN、AlN、InN、InGaN、AlGaN、或AlInGaN。也可以使用其他V族元素，例如磷或砷。一般而言，III-V族化合物中的元素可以以不同的摩尔分数组合。线和层44、48的III-V族化合物可以包括掺杂剂，例如硅(其是III-N化合物的N型掺杂剂)、或镁(其是III-N化合物的p型掺杂剂)。
有源区域40的一个或多个量子阱的半导体材料可以包括线26的和半导体层44的具有掺入其中的至少一种附加元素的III-V族化合物。例如，在由GaN制成的线26的情况下，第二元素例如是铟(In)。第二元素的原子百分比是发光二极管DEL的所期望的光学性质和发射光谱的函数。当线26的上部部分64不是有意掺杂时，后者可以代替有源区域40的势垒层中的一个。
电子阻挡层46可以由三元合金形成，例如由氮化铝镓(AlGaN)或由氮化铝铟(AlInN)形成。
衬底14可以对应于整体结构，或者可以对应于覆盖由另一材料制成的支撑件的层。衬底14优选地为半导体衬底(例如由硅、由锗、由碳化硅、由III-V族化合物(诸如GaN或GaAs)制成的衬底)、或者导电衬底(例如金属衬底，特别是由铜、由钛、由钼、由基于镍或钢的合金制成的衬底)、或者蓝宝石衬底。优选地，衬底14是单晶硅衬底。优选地，它是与微电子学中实现的制造方法兼容的半导体衬底。衬底14可以对应于绝缘体上硅类型的多层结构，也称为SOI。
种子层20由有利于线26的生长的材料制成。例如，形成种子层20的材料可以是来自元素周期表的第IV、第V或第VI列的过渡金属的氮化物、碳化物或硼化物，或者这些化合物的组合。例如，种子层20可以由氮化铝(AlN)制成。种子层20可以具有单层结构，或者可以对应于两个层或多于两个的层的堆叠件。
绝缘层22可以由介电材料制成，例如氧化硅(SiO2)或氮化硅(SixNy，其中x约等于3且y约等于4，例如Si3N4)。例如，绝缘层22的厚度在从5nm至100nm的范围内，例如等于大约30nm。绝缘层22可以具有单层结构，或者可以对应于两个层或多于两个的层的堆叠件。
绝缘层32可以由介电材料制成，例如氧化硅(SiO2)或氮化硅(SixNy，其中x约等于3且y约等于4，例如Si3N4)。绝缘层32可以具有单层结构，或者可以对应于两个层或多于两个的层的堆叠件。例如，绝缘层32可以由聚合物材料、由无机材料或者由聚合物材料和由无机材料制成。例如，无机材料可以是氧化钛(TiO2)或氧化铝(AlxOy，其中x约等于2并且y约等于3，例如Al2O3)。
电极层34能够偏置覆盖每条线26的有源区域40，并且能够让由发光二极管DEL发射的电磁辐射通过。形成电极层34的材料可以是透明且导电的材料，诸如氧化铟锡(ITO)、掺杂或不掺杂有铝或镓的氧化锌、或石墨烯。例如，电极层34具有在从5nm至200nm，优选地从20nm至50nm的范围内的厚度。
图7A至图7D是在制造图5中示出的光电器件60的方法的另一实施例的连续步骤处获得的结构的局部简化截面图。
图7A示出了在以下步骤之后获得的结构：
-在衬底14上形成种子层20；
-在种子层20上形成绝缘层22；
-在绝缘层22中形成开口24以在线26的期望位置处暴露种子层20的部分，开口24的直径基本上对应于线26的下部部分62的平均直径；以及
-在开口24中从种子层20生长线26的下部部分62。
种子层20和绝缘层22可以通过CVD、物理气相沉积(physical vapor deposition，PVD)或ALD形成。
根据实施例，线26的下部部分62的生长通过PA-MBE来实现。该结构在反应器中围绕竖直轴旋转。反应器中的压力从10-4托(13.3mPa)至10-7托(0.0133mPa)的范围内。反应器中的生长条件适于有利于每条线26的下部部分62沿其轴线C的优先生长。这意味着线26沿轴线C的生长速度比线26沿垂直于轴线C的方向的生长速度大得多，优选地大至少一个数量级。III/V比优选小于1.4，特别地在从0.3至1.4的范围内，更优选地在从0.35至1的范围内，例如等于约0.8。反应器中的温度例如在从600℃至1000℃的范围内，优选地从700℃至950℃的范围内，更优选地从800℃至925℃的范围内，例如大约900℃。
图7B示出了在线26的上部部分64生长之后获得的结构。根据实施例，线26的上部部分64的生长通过PA-MBE来实现。该结构在反应器中围绕竖直轴旋转。反应器中的压力在从10-4至10-7托的范围内。III/V比优选大于1.1，特别是在从1.1至2的范围内，更优选地在从1.3至1.6的范围内，例如等于约1.4。反应器中的温度低于当通过MBE形成线的下部部分62时用于形成线的下部部分的温度，优选至少50℃，例如在从550℃至950℃的范围内，优选地从650℃至900℃，更优选地从750℃至875℃的范围内，例如大约850℃。这使得能够获得每条线26的上部部分64的加宽，优选地加宽至少20％。然后获得使得其侧向部分与轴线C形成如前所述的角度α的上部部分64。
有利地，当线26的上部部分64通过PA-MBE形成时，每个上部部分64(其中形成有有源区域40)的顶部30的表面积的尺寸基本上由用于形成上部部分64的III/V比设置，并且基本上独立于具有从其延伸的上部部分64的线26的下部部分62的平均直径。因此，这使得能够精确地控制上部部分64的顶部30的表面尺寸，并且因此控制有源区域40的侧向尺寸。这使得能够至少部分地补偿线26的下部部分62的平均直径的变化，该变化可能由线制造方法引起。
进一步，由量子阱发射的辐射的波长特别取决于在量子阱的三元化合物中掺入的第二III族元素(例如铟)的比例。这个比例本身取决于有源区域40的侧向尺寸。因此，对有源区域40的侧向尺寸的精确控制使得能够精确控制由有源区域40发射的辐射的波长。因此，可以减小由发光二极管发射的辐射波长的变化。
图7示出了在有源区域40的层的生长之后获得的结构。根据实施例，通过真空生长的方法在小于1.33mPa(10-5托)，优选地小于0.0133mPa(10-7托)的压力下实行有源区域40的层的生长，为此分子束被投射到其上具有期望的晶体生长的表面上。生长方法是例如MBE或PA-MBE。该结构在反应器中围绕竖直轴旋转。由于低压，分子束具有准弹道行为。因此，线26的顶部的张开形状形成屏蔽件，该屏蔽件阻挡分子束并防止至少在线26的顶部的水平处在线26的侧壁上形成半导体堆叠件42的半导体层。根据实施例，有源区域40的层的生长通过PA-MBE实行。反应器中的压力在从10-4至10-7托的范围内。为了形成每个量子阱，将第二III族元素添加到反应器中。III族元素的原子流量与V族元素的原子流量之比等于当通过MBE形成线26的上部部分64时用于形成线26的上部部分64的III/V流量。反应器中的温度例如在从500℃至750℃的范围内，优选地在从600℃至700℃的范围内。根据实施例，对于每个量子阱50的形成，III-V族化合物的III族元素的原子流量与V族元素的原子流量之比小于1，优选地在从0.1至0.5的范围内，优选地在从0.15至0.25的范围内。进一步，对于每个量子阱50的形成，将第二III族元素添加到反应器中，例如In。第二元素的原子流量与V族元素的原子流量之比在从0.5至2的范围内，优选地从0.9至1.2的范围内。根据实施例，对于每个势垒层52的形成，III-V族化合物的III族原子流量与V族原子流量之比在从0.5至1.2的范围内，优选地在从0.8至1的范围内。根据实施例，对于每个势垒层52的形成，第二III族元素的原子流量为零。
图7D示出了在半导体堆叠件42的层的生长之后获得的结构。根据实施例，半导体堆叠件42的层的生长通过PA-MB实现。该结构在反应器中围绕竖直轴旋转。反应器中的压力在从10-4至10-7托的范围内。对于电子阻挡层46的形成，将第三III族元素添加到反应器中，III/V比优选地接近1，并且第三元素的原子流量与V族元素的原子流量之比在从0.1至0.3的范围内。对于电子阻挡层46的形成，反应器中的温度例如在从600℃至1000℃的范围内，优选地在从700℃至950℃的范围内，更优选地在从750℃至900℃的范围内。对于半导体层44或48的形成，III/V比优选地小于1.3，特别地在从0.8至1.3的范围内。对于半导体层44或48的形成，反应器中的温度例如在从600℃至900℃的范围内，优选地在从650℃至750℃的范围内。III族元素和V族元素的原子流量在图7D中由箭头63、65示意性示出。称III族元素的原子流量相对于线C的轴线的入射角为θIII，并且称V族元素的原子流量相对于线C的轴线的入射角为θV。角度θIII和θV特别地取决于所使用的反应器的类型。当角度θIII和θV中的最大者小于角度α时，在没有沉积的情况下在每条线26的下部部分62上获得区域66，同时在每条线26的下部部分62的下部部件中可以观察到不期望的沉积物67的形成。对于每条线26，在半导体堆叠件42的半导体层和同时形成在线26的侧壁上的沉积物67之间没有连续性，使得防止了短路的形成。
在图7C和图7D中，每个有源区域40被示出为具有沿着轴线C的基本恒定的横截面积。作为变型，可以选择有源区域40的生长条件，使得有源区域40具有带有轴线C的截头金字塔的形状、具有随着到衬底14的距离增加而沿着轴线C减小的横截面积。相对于横截面积恒定的情况，可以在没有一个或多个量子阱的体积的显著损失的情况下获得这种形状。具有截头金字塔的形状的有源区域40有利地使得能够增加覆盖它的半导体层44的厚度，并改善有源区域40的表面的钝化。
根据另一实施例，线26的下部部分62和/或线26的上部部分64和/或有源区域40的生长通过不同于在低于1.33mPa(10-5托)的压力下的气相沉积的另一方法实现，特别地通过PA-MBE。然而，生长方法必须允许形成每条线26的张开的上部部分64。
根据另一实施例，线26的下部部分62和/或线26的上部部分64和/或有源区域40的生长通过MOCVD、通过MBE、特别是氨增强MBE、通过原子层外延(ALE)来实现。例如，该方法可以包括将III族元素的前体和V族元素的前体注入到反应器中。III族元素的前体的示例是三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铟(TMIn)或三甲基铝(TMAl)。V族元素前体的示例是氨(NH3)、叔丁基膦(TBT)、胂(AsH3)或偏二甲肼(UDMH)。称III族元素的前体的气体流量与V族元素的前体的气体流量之比为III/V。
制造图4中示出的光电器件58的方法的实施例可以包括与前面结合图7A至图7D针对光电器件60的制造描述的那些步骤相同的步骤，不同之处在于线26具有基本恒定的横截面，并且可以通过CVD、MOCVD、PA-MOCVD、MBE、GSMBE、PA-MBE、ALD、HVPE、CBD、水热法、液体气溶胶热解法或电沉积法形成。
制造图3中示出的光电器件55的方法的实施例可以包括与前面结合图7A至图7D针对光电器件60的制造描述的那些步骤相同的步骤，不同于制造线26的步骤和制造有源区域40的步骤。线26可以如前面针对图4中示出的光电器件58的线26所描述的那样形成。
根据实施例，每个量子阱50通过PA-MBE形成。生长温度在从500℃至800℃的范围内，优选地在从600℃至700℃的范围内。反应器中的压力从10-7托(0.01mPa)至5*10-4托(50mPa)的范围内。根据实施例，对于每个量子阱50和每个势垒层52的形成，III-V族化合物的III族元素的原子流量与V族元素的原子流量之比小于1，优选地在从0.15至0.5的范围内，优选地在从0.15至0.25的范围内。进一步，对于每个量子阱50的形成，将第二III族元素添加到反应器中，例如In。III族元素的原子流量与V族元素的原子流量之比在从0.5至2.85的范围内，优选地从0.9至1.2的范围内。III-V族化合物的III族元素的原子流量与V族元素的原子流量之比小于1的事实使得能够获得具有金字塔或截头金字塔的整体形状的有源区域40。根据实施例，对于每个势垒层52的形成，没有第二III族元素的原子流量。前面描述的生长条件使得能够有利于量子阱50和势垒层52沿着平行于轴线C的生长方向生长，并且减少或者甚至抑制沿着半极性或非极性平面的晶体生长。
制造图6中示出的光电器件65的方法的实施例可以包括与前面结合图7A至图7D针对光电器件60的制造描述的那些步骤相同的步骤，不同之处在于如前面针对光电器件55描述的那样形成有源区域40。
图8是通过扫描电子显微镜获得的线26的上端、有源区域40以及如前面结合图7A至图7D所述的通过MBE形成的半导体堆叠件42的图像。线26的下部部分62由n型掺杂GaN制成。每条线26的下部部分62的平均直径基本上等于200nm。线26的上部部分64由n型掺杂GaN制成。每个有源区域40包括具有非有意掺杂的GaN势垒层的十个InGaN量子阱。每个半导体堆叠件42包括AlGaN阻挡层46和p型掺杂GaN半导体层44。
线26的下部部分62已经通过MOCVD以0.1的III/V比和1050℃的温度形成。线26的上部部分64通过MBE以1.6的Ga/N比和850℃的温度形成。InGaN量子阱已通过MBE以1.6的(Ga+In)/N比和750℃的温度形成。AlGaN阻挡层46通过MBE以1的(Ga+In)/N比形成。p型掺杂半导体GaN层44通过MBE以1的Ga/N比和850℃的温度形成。
如图8所示，对于每条线26，人们可以观察到线26的上部部分64的变宽。进一步，仅在线26的下部部分中可以观察到在线26的侧壁上的p型GaN的沉积物67。线26的颈部68对应于线26的其中由于线26的上部部分64提供的阴影而导致没有p型GaN沉积物的部分。
图9示出了图3中示出的光电器件55的线26的上端、有源区域40和半导体堆叠件42的图像。线26由n型掺杂GaN制成。每个量子阱50由InGaN制成。每个势垒层52由GaN制成。电子阻挡层46由AlGaN制成。半导体层44由p型掺杂GaN制成。更准确地说，图9从左到右示出了通过扫描透射电子显微镜法(STEM)获得的TEM图像、通过能量色散X射线(EDX)光谱学针对Ga元素获得的Ga图像、通过EDX光谱学针对In元素获得的In图像和通过EDX光谱学针对Al元素获得的Al图像。对于图9的图像，角度β大约等于23°。
图10示出了利用角度β大约等于9的光电器件55获得的类似于图9的图像。
在图9和图10的每一个中，电子阻挡层46与每个量子阱50的边缘接触。
图11是图3中示出的光电器件的发光二极管的端部的电子束感应电流(EBIC)图像。如该图所示，电场存在于有源区域40的顶部57处和侧部56上，这指示将空穴通过顶部57和通过侧部56注入到有源区域40中。
已经描述了各种实施例和变型。本领域技术人员将理解，这些不同实施例和变型的某些特征可以组合，并且本领域技术人员将想到其他变型。最后，基于上文给出的功能指示，所描述的实施例和变型的实际实施方式在本领域技术人员的能力范围内。

Claims (18)

1.一种包括一个或多个发光二极管(DEL)的光电器件(55；58；60；65)，每个发光二极管包括三维半导体元件(26)、搁置在所述三维半导体元件上的有源区域(40)、以及覆盖所述有源区域的半导体层的堆叠件(42)，所述有源区域包括多个量子阱(50)，所述堆叠件与多个量子阱机械接触。
2.根据权利要求1所述的器件，其中每个有源区域(40)包括基部、侧部(56)和顶部(57)，所述基部搁置在所述三维半导体元件(26)上，所述量子阱包括在所述侧部上暴露的边缘，所述堆叠件(42)覆盖所述侧部和所述顶部。
3.根据权利要求2所述的器件，其中每个有源区域(40)具有半顶角β的金字塔或截头金字塔的形状，其基部搁置在所述三维半导体元件(26)上。
4.根据权利要求3所述的器件，其中角度β大于0°，优选地在从5°至80°的范围内，更优选地在从20°至30°的范围内。
5.根据权利要求4所述的器件，其中所述半导体层的堆叠件(42)包括平行于形成所述堆叠件的半导体层的晶体材料的生长方向C的侧壁。
6.根据权利要求2所述的器件，其中每个有源区域(40)具有圆柱形形状，其基部搁置在所述三维半导体元件(26)上。
7.根据权利要求1至6中任一项所述的器件，其中所述三维半导体元件(26)沿着平行轴线延伸，并且每个三维半导体元件包括下部部分(62)和相对于所述下部部分张开并且内接在半顶角α的截锥体内的上部部分(64)。
8.根据权利要求7所述的器件，其中角度α大于0°，优选地在从5°至50°的范围内，更优选地在从5°至30°的范围内。
9.根据权利要求1至8中任一项所述的器件，其中每个三维半导体元件(26)的至少一部分是微丝、纳米线或微米或纳米范围的截头圆锥形元件。
10.根据权利要求1至9中任一项所述的器件，其中所述三维半导体元件(26)包括III-V族化合物。
11.根据权利要求1至10中任一项所述的器件，其中所述三维半导体元件(26)是n型掺杂的。
12.根据权利要求11所述的器件，其中每个堆叠件(42)包括由p型掺杂的III-V族化合物制成的半导体层(44)。
13.根据权利要求1至12中任一项所述的器件，其中每个堆叠件(42)包括至少一个电子阻挡层。
14.根据权利要求10所述的器件，其中每个量子阱(50)包括三元合金，所述三元合金包括第一III族元素、III-V族化合物的V族元素和第二III族元素。
15.根据权利要求1至14中任一项所述的器件，包括3至10个量子阱(50)。
16.根据权利要求1至15中任一项所述的器件，其中所述堆叠件(42)与每个量子阱(50)机械接触。
17.一种制造包括一个或多个发光二极管(DEL)的光电器件(55；58；60；65)的方法，所述方法对于每个发光二极管包括：形成三维半导体元件(26)、形成搁置在所述三维半导体元件上的有源区域(40)、以及形成覆盖所述有源区域的半导体层的堆叠件(42)，所述有源区域包括多个量子阱(50)，所述堆叠件与多个量子阱机械接触。
18.根据权利要求17所述的方法，其中所述三维半导体元件(26)包括III-V族化合物，其中每个量子阱(50)包括三元合金，所述三元合金包括第一III族元素、III-V族化合物的V族元素和第二III族元素，其中所述量子阱被包括所述III-V族化合物的势垒层(52)分离，并且其中对于每个势垒层(52)的生长，所述III-V族化合物的III族元素的原子流量与所述V族元素的原子流量之比小于1。
CN202080047301.3A 2019-06-25 2020-06-25 具有发光二极管的轴向型光电器件及其制造方法 Pending CN114026704A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1906899 2019-06-25
FR1906899A FR3098013B1 (fr) 2019-06-25 2019-06-25 Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
PCT/EP2020/067969 WO2020260548A1 (fr) 2019-06-25 2020-06-25 Dispositif optoélectronique à diodes électroluminescentes de type axial et son procédé de fabrication

Publications (1)

Publication Number Publication Date
CN114026704A true CN114026704A (zh) 2022-02-08

Family

ID=67810944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080047301.3A Pending CN114026704A (zh) 2019-06-25 2020-06-25 具有发光二极管的轴向型光电器件及其制造方法

Country Status (7)

Country Link
US (3) US20220238753A1 (zh)
EP (3) EP3991216A1 (zh)
JP (1) JP2022553590A (zh)
KR (1) KR20220024162A (zh)
CN (1) CN114026704A (zh)
FR (1) FR3098013B1 (zh)
WO (3) WO2020260548A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2021275060B2 (en) * 2020-05-19 2024-02-08 Google Llc Quantum well-based led structure enhanced with sidewall hole injection
KR20210155693A (ko) * 2020-06-16 2021-12-23 삼성전자주식회사 플랫 탑을 갖는 나노로드 반도체층과 이를 이용한 마이크로 led와 이를 포함하는 화소 플레이트와 이를 포함하는 디스플레이 장치와 전자장치들
US20230110324A1 (en) * 2021-10-12 2023-04-13 Google Llc Optical devices with lateral current injection
FR3137498A1 (fr) 2022-06-30 2024-01-05 Aledia Dispositif optoélectronique et procédé de fabrication d’un tel dispositif

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194598A1 (en) * 2004-02-13 2005-09-08 Hwa-Mok Kim Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR20110117963A (ko) * 2010-04-22 2011-10-28 삼성엘이디 주식회사 질화물 반도체 발광 소자 및 그 제조방법
US20160204312A1 (en) * 2012-12-28 2016-07-14 Commissariat Á L'energie Atomique Et Aux Energies Alternatives Optoelectronic device comprising microwires or nanowires
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
US20180233610A1 (en) * 2014-09-30 2018-08-16 Commissariat à l'énergie atomique et aux énergies alternatives Optoelectronic device with three-dimensional semiconductor elements
US20180351037A1 (en) * 2015-11-30 2018-12-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device comprising three-dimensional semiconductor structures in an axial configuration
WO2019002786A1 (fr) * 2017-06-30 2019-01-03 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
US20190172970A1 (en) * 2016-06-30 2019-06-06 Aledia Optoelectronic device comprising three-dimensional diodes

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US8143769B2 (en) * 2008-09-08 2012-03-27 Intematix Corporation Light emitting diode (LED) lighting device
FR3007574B1 (fr) * 2013-06-21 2015-07-17 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure semiconductrice
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050194598A1 (en) * 2004-02-13 2005-09-08 Hwa-Mok Kim Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR20110117963A (ko) * 2010-04-22 2011-10-28 삼성엘이디 주식회사 질화물 반도체 발광 소자 및 그 제조방법
US20160204312A1 (en) * 2012-12-28 2016-07-14 Commissariat Á L'energie Atomique Et Aux Energies Alternatives Optoelectronic device comprising microwires or nanowires
US20180233610A1 (en) * 2014-09-30 2018-08-16 Commissariat à l'énergie atomique et aux énergies alternatives Optoelectronic device with three-dimensional semiconductor elements
WO2017009394A1 (en) * 2015-07-13 2017-01-19 Crayonano As Nanowires/nanopyramids shaped light emitting diodes and photodetectors
US20180351037A1 (en) * 2015-11-30 2018-12-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device comprising three-dimensional semiconductor structures in an axial configuration
US20190172970A1 (en) * 2016-06-30 2019-06-06 Aledia Optoelectronic device comprising three-dimensional diodes
WO2019002786A1 (fr) * 2017-06-30 2019-01-03 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale

Also Published As

Publication number Publication date
KR20220024162A (ko) 2022-03-03
FR3098013B1 (fr) 2021-07-02
US20220238753A1 (en) 2022-07-28
WO2020260549A1 (fr) 2020-12-30
FR3098013A1 (fr) 2021-01-01
US20220376131A1 (en) 2022-11-24
WO2020260548A1 (fr) 2020-12-30
WO2020260546A1 (fr) 2020-12-30
EP3991214A1 (fr) 2022-05-04
EP3991215A1 (fr) 2022-05-04
JP2022553590A (ja) 2022-12-26
EP3991214B1 (fr) 2023-07-26
US20220238495A1 (en) 2022-07-28
EP3991216A1 (fr) 2022-05-04

Similar Documents

Publication Publication Date Title
US9444007B2 (en) Nanopyramid sized opto-electronic structure and method for manufacturing of same
US20220238753A1 (en) Method for producing an optoelectronic device comprising axial light-emitting diodes
US10050080B2 (en) Optoelectronic device and method for manufacturing same
JP6382206B2 (ja) 光電子デバイスを製造する方法
US10651341B2 (en) Optoelectronic device and method for manufacturing same
US10862003B2 (en) Component having enhanced efficiency and method for production thereof
KR102279462B1 (ko) 광 추출효율이 향상된 발광 다이오드를 구비하는 광전자 디바이스
US9537050B2 (en) Optoelectronic device and method for manufacturing same
CN110678990B (zh) 纳米结构
US10062808B2 (en) Optoelectronic device with improved reflectivity
US10153399B2 (en) Optoelectronic device comprising semiconductor elements and its fabrication process
US10026870B2 (en) Optoelectronic device having semiconductor elements
KR102389679B1 (ko) 3차원 반도체 소자를 구비한 광전자 장치
US20170365737A1 (en) Optoelectronic device comprising three-dimensional semiconductor elements and method for the production thereof
US20220262977A1 (en) Light-emitting diode and manufacturing method
US20220359782A1 (en) Method for homogenising the cross-section of nanowires for light-emitting diodes
US20220351971A1 (en) Method for production of microwires or nanowires
KR102572289B1 (ko) 3차원 발광 다이오드를 갖는 광전자 장치
KR20220025818A (ko) 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination