KR20220025818A - 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법 - Google Patents

3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법 Download PDF

Info

Publication number
KR20220025818A
KR20220025818A KR1020227001956A KR20227001956A KR20220025818A KR 20220025818 A KR20220025818 A KR 20220025818A KR 1020227001956 A KR1020227001956 A KR 1020227001956A KR 20227001956 A KR20227001956 A KR 20227001956A KR 20220025818 A KR20220025818 A KR 20220025818A
Authority
KR
South Korea
Prior art keywords
semiconductor
iii
range
wire
wavelength
Prior art date
Application number
KR1020227001956A
Other languages
English (en)
Inventor
올가 크릴이오우
제롬 나피에랄라
Original Assignee
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레디아 filed Critical 알레디아
Publication of KR20220025818A publication Critical patent/KR20220025818A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 개시는 광전자 장치(70)를 제조하는 방법에 관한 것으로, 이것은 금속유기 화학기상증착(MOCVD)에 의하여, 도핑된 또는 도핑되지 않은, III-V 화합물로 이루어진 와이어-형, 원뿔형, 또는 원뿔대형 반도체 구성요소(34)를 형성하되, 각 반도체 구성요소는 축(C)을 따라서 연장하며 상부면(35)을 구비하는, 반도체 구성요소를 형성하는 것과, 원격 플라즈마 화학기상증착(RPCVD), 또는 분자빔 에피텍시(MBE), 또는 수소기상에피텍시(HVPE)에 의하여, 각 반도체 구성요소에 대하여, III-V 화합물로 이루어진 제1 반도체층, 및 III-V 화합물과 부가의 그룹-III 원소로 이루어진 제2 반도체층을 적어도 구비하는 활성층(44)을 상기 상부면에만 형성하는 것을 구비한다.

Description

3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법
본 특허출원은 본 명세서에 포함되어 있는 프랑스 특허출원 FR19/06901호의 우선권을 주장한다.
본 명세서는 일반적으로 3차원 반도체 구성요소, 예를 들어 마이크로와이어, 나노와이어, 나노미터-크기 또는 마이크로미터-크기의 원뿔 구성요소, 또는 나노미터-크기 또는 마이크로미터-크기의 원뿔대 구성요소를 구비하는 광전자 장치와 그의 제조 방법에 관한다. 용어 "광전자 장치"는 전자 신호를 전자기 방사선 또는 다른 방식으로 변환시킬 수 있는 장치를 나타낼 때 사용되며, 특히 전자기 방사선을 검출, 측정 또는 방출하는데 전용된 장치 또는 광발전 응용에 전용된 장치를 나타낼 때 사용된다.
여기서는, 각 3차원 반도체 구성요소의 상부면에 형성된 활성 영역을 구비하는 축형(axial-type)의 광전자 장치의 개선이 특히 더 고려된다. 활성 영역은, 거기로부터 방출된, 광전자 장치에 의하여 공급된 대부분의 전자기 방사선 또는 그 안에서 캡쳐된 광전자 장치에 의하여 수신된 전자기 방사선의 대부분을 갖는 영역이다.
여기서 고려되는 3차원 반도체 구성요소는, 이후에 III-V 화합물이라고 불리는, 그룹-III 구성요소와 그룹-V 구성요소(예를 들어, 갈륨질화물(GaN))를 주로 구비하는 반도체 물질을 구비한다.
나노미터-범위 또는 마이크로미터-범위 반도체 구성요소를 구비하는 광전자 장치 제조 방법은 일반적으로 반도체 구성요소를 성장시키는 것과 각 반도체 구성요소의 상부면을 덮는 활성 영역을 성장시키는 것을 구비한다. 광전자 장치는, 예를 들어 유기금속 화학기상증착(MOCVD)에 의하여, 반응기에서 형성될 수 있다. 이 방법은 일반적으로, 한 축을 따라서 우선적으로 각 반도체 구성요소와 각 활성 영역의 성장을 촉진하는 비율로 III-V 화합물의 전구체 가스를 반응기로 도입하는 것을 구비한다.
활성 영역의 형성은, 반응기로 부가의 III 화합물의 전구체 가스, 예를 들어 인듐을 도입하는데, 이것의 비율은 활성 영역에 의해 방출되는 또는 흡수되는 방사선의 파장을 제어한다. 일반적으로 부가의 III 화합물의 비율이 높을수록, 방출되는/흡수되는 방사선의 파장이 크다. 그러나, 높은 비율의 부가의 III 화합물을 포함하는 것은 어렵기 때문에, 녹색광 또는 적색광의 방출 또는 흡수를 얻는 것이 어려울 수 있다.
2016년 6월 22일 NANO LETTERS, Vol 16, no. 7 page 4608-4615(XP055668994)에 공개된, 영-호 라(Yong-Ho Ra) 등에 의한 문서 "Full-Color Single Nanowire Pixels for Projection Displays"에서는 나노와이어 발광 다이오드 내에 다색의 단일 InGaN/GaN 도트의 제조 방법을 개시한다. 나노와이어는 PA-MBE에 의하여 얻어진다.
WO 2017/009394는 나노와이어/나노각뿔형의 발광 다이오드 및 광검출기를 개시하고 있다. GaN 나노와이어 또는 나노각뿔은 SAG, MBE 또는 MOCVD에 의하여 제조된다.
EP 2 333 847에서는 반도체 광학소자 어레이 및 제조 방법을 개시하고 있다. 나노와이어는 MBE에 의하여 얻어진다.
US 2005/194598에서는 InGaN 양자 우물을 갖는 나노봉(nanolod) 어레이 구조의 초강력(super bright) 발광다이오드와 그의 제조 방법을 개시하고 있다. 양자 우물은 MO-HVPE에 의하여 제조된다.
따라서, 일 실시형태의 목적은, 마이크로미터-범위 또는 나노미터-범위의 반도체 구성요소, 특히 반도체 마이크로와이어 또는 나노와이어를 구비하는 전술된 광전자 장치, 및 그의 제조 방법의 단점을 적어도 부분적으로 극복하는 것이다.
일 실시형태의 다른 목적은 마이크로미터-범위 또는 나노미터-범위 반도체 구성요소에 놓여 있는 활성 영역의 반도체층의 형태를 정밀하게 제어할 수 있게 하는 것이다.
일 실시형태의 다른 목적은, 적어도 가시 스펙트럼 내의 임의의 파장에 대하여, 그 파장에서의 방사선을 방출하거나 또는 흡수하는 마이크로미터-범위 또는 나노미터-범위의 반도체 구성요소에 활성 영역을 형성할 수 있게 하는 것이다.
일 실시형태의 다른 목적은 산업적 규모로 저비용의 나노미터-범위 또는 마이크로미터-범위의 반도체 구성요소를 구비하는 광전자 장치를 제조할 수 있게 하는 것이다.
일 실시형태는, 광전자 장치를 제조하는 방법을 제공하며, 이것은 금속유기 화학기상증착(MOCVD)에 의하여, 도핑된 또는 도핑되지 않은, III-V 화합물로 이루어진 와이어-형, 원뿔형, 또는 원뿔대형 반도체 구성요소를 형성하되, 각 반도체 구성요소는 축을 따라서 연장하며 상부면을 구비하는 반도체 구성요소를 형성하는 것과, 원격 플라즈마 화학기상증착(RPCVD), 또는 분자빔 에피텍시(MBE), 또는 수소기상에피텍시(HVPE)에 의하여, 각 반도체 구성요소에 대하여, III-V 화합물로 이루어진 제1 반도체층, 및 III-V 화합물과 부가의 그룹-III 원소로 이루어진 제2 반도체층을 적어도 구비하는 활성 영역을 상기 상부면에만 형성하는 것을 구비한다.
일 실시형태에 따르면, 각 활성 영역은 양자 장벽 상에 형성된 하나 이상의 양자 우물을 구비하며, 양자 장벽의 성장 조건은 소정의 평균 직경을 가지며 c-평면을 갖는 양자 장벽 상측 표면의 형성을 촉진하도록 선택된다.
일 실시형태에 따르면, 이 방법은, 상기 와이어-형, 원뿔형, 또는 원뿔대형 반도체 구성요소 중에서, 제1 평균 직경을 갖는 와이어-형, 원뿔형, 또는 원뿔대형의 제1 반도체 구성요소와, 제1 직경보다 우세한 제2 평균 직경을 갖는 와이어-형, 원뿔형, 또는 원뿔대형의 제2 반도체 구성요소를 형성하는 것을 더 구비하며, 제1 반도체 구성요소의 상부면 상의 활성 영역은 제1 파장의 제1 방사선을 방출하며 제2 반도체 구성요소의 상부면 상의 활성 영역은 제1 파장과는 다른 제2 파장의 제2 방사선을 방출한다.
일 실시형태에 따르면, MOCVD 단계는 900℃ 내지 1065℃의 범위의 온도에서 실행되며, 활성 영역을 형성하는 단계는 570℃ 내지 800℃ 범위의 온도에서 실행된다.
일 실시형태에 따르면, 그룹-V 원소의 전구체 가스와 그룹-III 원소의 전구체 가스는 MOCVD 단계 동안 제1 반응기로 주입되며, 그룹-III 원소의 전구체 가스의 흐름에 대한 그룹-V 원소의 전구체 가스의 흐름의 비율(V/III 비율이라고 함)은 5 내지 1000의 범위에 있다.
일 실시형태에 따르면, MOCVD 단계는 6.7kPa 내지 26.7kPa의 범위의 압력에서 실행된다.
일 실시형태에 따르면, 활성 영역을 형성하기 위한 단계는 400Pa 내지 1333Pa의 범위의 압력에서 실행되는 RPCVD 단계이다.
일 실시형태에 따르면, 활성 영역을 형성하기 위한 단계는 4*10-3mPa 내지 8*10-6 mPa의 범위의 압력에서 실행되는 MBE 단계이다.
일 실시형태에 따르면, 이 방법은, 활성 영역의 형성 전에, RPCVD, MBE, 또는 HVPE에 의하여, 각 반도체 구성요소에 대하여, III-V 화합물로 이루어진 상기 상부면 상에서의 제1 반도체층의 형성을 더 구비한다.
일 실시형태에 따르면, 제1 반도체층을 형성하기 위한 MBE 단계는 800℃ 내지 900℃의 범위의 온도에서 실행된다.
일 실시형태에 따르면, 이 방법은, 활성 영역의 형성 후에, RPCVD, MBE, 또는 HVPE에 의하여, 각 반도체 구성요소에 대하여, III-V 화합물로 이루어진 상기 활성 영역상에 제2 반도체층의 형성을 더 구비한다.
일 실시형태에 따르면, 이 방법은, 활성 영역을 형성한 후 제2 반도체층을 형성하기 전에, RPCVD, MBE, 또는 HVPE에 의하여, 각 반도체 구성요소에 대하여, 상기 활성 영역의 전자 차단층의 형성을 더 구비한다.
일 실시형태에 따르면, 활성 영역은, 그로부터 방출된 광전자 장치에 의하여 공급된 대부분의 방사선을 갖거나 또는 그 안에서 캡처된 광전자 장치에 의하여 수신된 대부분의 방사선을 갖는 영역이다.
일 실시형태에 따르면, III-V 화합물은, 특히 갈륨질화물, 알루미늄질화물, 인듐질화물, 갈륨인듐질화물, 갈륨알루미늄질화물, 알루미늄인듐질화물 및 갈륨알루미늄인듐질화물을 구비하는 그룹으로부터 선택된 III-N 화합물이다.
일 실시형태는 이미 개시된 제조 방법에 의하여 만들어진 광전자 장치를 또한 제공한다.
일 실시형태에 따르면, 반도체 구성요소는 적어도 제1 및 제2 반도체 구성요소를 구비하며, 활성 영역은, 제1 반도체 구성요소의 상부면 상에 놓여 있으며 제1 파장의 제1 전자기 방사선을 방출 또는 수신하도록 구성된 제1 활성 영역과, 제2 반도체 구성요소의 상부면 상에 놓여 있으며 제1 파장과는 상이한 제2 파장의 제2 전자기 방사선을 방출 또는 수신하도록 구성된 제2 활성 영역을 구비한다.
일 실시형태에 따르면, 각 제1 반도체 구성요소의 직경은 각 제2 반도체 구성요소의 직경보다 작으며, 제1 및 제2 활성 영역은 단일 양자 우물 또는 다중 양자 우물을 구비하며 제1 파장은 제2 파장보다 크다.
이전의 특징 및 장점과 함께 다른 특징민 장점이, 첨부된 도면을 참조하여 그것으로 한정되지 않는 예로서 제공된 특정 실시형태의 다음의 설명에서 상세하게 설명될 것이다.
도 1은 마이크로와이어 또는 나노와이어를 구비하는 광전자 장치의 일 실시형태의 개략적인 부분 단면도이다.
도 2는 도 1의 광전자 장치를 제조하는 방법의 일 실시형태의 단계를 나타낸다.
도 3은 제조 방법의 다른 단계를 나타낸다.
도 4는 제조 방법의 다른 단계를 나타낸다.
도 5는 제조 방법의 다른 단계를 나타낸다.
도 6은 제조 방법의 다른 단계를 나타낸다.
도 7은 제조 방법의 다른 단계를 나타낸다.
도 8은, 좌측은, 투과 전자 현미경에 의하여 얻어진, 제1 발광 다이오드의 일 부분의 단면 화상을 보여주며, 우측은, 좌측의 TEM 화상의 영역의 윤곽을 나타내는 개략적인 단면도를 보여준다.
도 9는, 좌측은, 제2 발광 다이오드의 일 부분의 TEM 단면 화상을 보여주며, 우측은, 좌측의 TEM 화상의 영역의 윤곽을 보여주는 개략적인 단면도를 보여준다.
도 10은 다른 직경의 나노와이어 또는 마이크로와이어를 구비하는 광전자 장치의 다른 실시형태의 개략적인 부분 단면도이다.
도 11은 다른 직경의 마이크로와이어 또는 나노와이어를 구비하는 광전자 장치의 다른 실시형태의 개략적인 부분 단면도이다.
유사한 특징은 각 도면에서 동일한 참조부호로 나타낸다. 특히, 각 실시형태에서 공통인 구조적 및/또는 기능적 특징은 동일한 참조부호를 가질 수 있으며 유사한 구조, 치수 및 물질적 특성을 부여할 수 있다. 또한, 전자 회로를 나타냄에 있어서 일반적으로 각 도면은 축적되어 있지 않다. 또한, 본 설명의 이해를 용이하게 하는 구성요소만이 도시되며 설명될 것이다. 특히, 광전자 장치를 바이어싱하기 위한 수단은 잘 알려져 있고 따라서 설명되지 않을 것이다.
다음의 개시에서, 달리 언급되지 않는다면, 용어 "앞", "뒤", "상부면", "바닥면", "왼쪽", "오른쪽" 등의 절대 위치 한정어, 또는 용어 "위", "아래", "더 높은", "더 낮은" 등의 상대 위치 한정어, 또는 "수평", "수직" 등의, 방향의 한정어가 언급되는 경우에는, 도면에 도시된 방향 또는 일반적인 사용시의 방향이 언급된다. 특별한 언급이 없다면, 표현 "약", "대략", "실질적으로" 및 "정도의"는 10% 내, 바람직하게는 5% 내를 의미한다. 또한, 다른 언급이 없다면, 표현 "절연성"은 "전기적 절연성"을 의미하며, 표현 "도전성"은 "전기적 도전성"을 의미한다.
본 출원은, 상세하게는, 3차원 구성요소, 예를 들어 마이크로와이어, 나노와이어, 나노미터-크기의 또는 마이크로미터-크기의 원뿔형 구성요소, 또는 나노미터-크기의 또는 마이크로미터-크기의 원뿔대형 구성요소를 구비하는 광전자 장치에 관한 것이다. 특히, 원뿔형 또는 원뿔대형 구성요소는 원형의 원뿔형 또는 원뿔대형 구성요소 또는 각뿔형 또는 각뿔대형 구성요소일 수 있다. 다음의 설명에서, 실시형태들은 특히 마이크로와이어 또는 나노와이어를 구비하는 광전자 장치에 대하여 설명된다. 그러나, 그런 실시형태들은 마이크로와이어 또는 나노와이어, 예를 들어, 원뿔형 또는 원뿔대형의 3차원 구성요소 이외의 3차원 구성요소에 대하여 구현될 수 있다.
용어 "마이크로와이어", "나노와이어", "원뿔형 구성요소", 또는 "원뿔대형 구성요소"는 선호 방향을 따라서 길죽하게 연장된 형상을 가지며, 마이너 치수라고 하는, 적어도 두 개의 치수로서, 5nm 내지 2.5㎛의 범위에, 바람직하게는 50nm 내지 1㎛, 가장 바람직하게는 30nm 내지 300nm의 범위의 적어도 두 개의 치수와, 메이저 치수라고 하는, 제3의 치수로서, 가장 큰 마이너 치수의 1배 이상, 바람직하게는 5배 이상, 예를 들어 1㎛ 내지 5㎛ 범위인 제3 치수를 갖는 3차 구조물을 지칭한다.
다음의 설명에서, 용어 "와이어"는 "마이크로와이어" 또는 "나노와이어"를 의미하는데 사용된다. 바람직하게는, 와이어의 선호 방향에 수직한 평면들에서, 단면의 중력의 중심을 뚫는 와이어의 중간라인은 실질적으로 직선이며 이후에는 와이어의 "축"이라고 한다. 여기서 와이어 직경은 단면의 레벨에서 와이어의 둘레와 관련된 양으로써 정의된다. 이것은 와이어 단면과 동일한 표면 면적을 갖는 디스크의 직경일 수 있다. 이 국부 직경(이후에 직경이라고 함)은 와이어 축을 따르는 임의의 높이에서의 와이어 직경이다. 평균 직경은, 예를 들어,와이어 또는 그의 일부를 따르는 국부 직경의, 산술적, 평균이다.
다음의 설명에서, 실시형태들은 발광 다이오드를 구비하는 광전자 장치의 경우에서 설명될 것이다. 그러나, 이들 실시형태들은 다른 응용, 특히 전자기 방사선 검출 또는 측정에 전용화된 장치, 또는 광발전 응용에 전용화된 장치에 관계할 수 있음은 명백하다.
일 실시형태에 따르면, 각 축형 발광 다이오드는, 전술된 바와 같이, 와이어와, 와이어의 상부면 상의 활성 영역을 구비한다. 일 실시형태에 따르면, 와이어는 유기금속 화학기상증착(MOCVD)에 의하여 형성되며 적어도 활성 영역들은 원격 플라즈마 화학기상증착(RPCVD), 또는 분자빔 에피택시(MBE), 또는 수소기상에피텍시(HVPE)에 의하여 형성된다.
MOCVD에 의한 와이어의 형성은, RPCVD, MBE, 또는 HVPE 방법으로 얻어질 수 있는 것과 비교하면, 결점이 적은 와이어, 특히 결정이 없는 와이어를 얻을 수 있게 하는데 유리하다. MOCVD에 의한 와이어의 형성은 와이어의 빠른 성장을 얻어질 수 있게 하는데 유리하다. 활성 영역은, 와이어의 그룹 III 및 V의 원소와 부가의 그룹-III 원소를 구비하는 3상 화합물로 이루어진 양자 우물 또는 양자 우물들을 구비할 수 있다. 활성 영역에 의하여 방출된 방사선의 길이는 부가의 그룹-III 원소의 포함된 비율에 의존한다. 예를 들어, 와이어들은 GaN으로 이루어질 수 있으며 양자 우물 또는 양자 우물들은 InGaN으로 이루어질 수 있다. 활성 영역에 의하여 방출된 방사선의 길이는 따라서 In의 포함된 비율에 의존한다. RPCVD, MBE, 또는 HVPE 방법은, MOCVD 방법보다 양자 우물들에 포함될 부가의 그룹-III 원소의 비율을 높일 수 있게 하는데 유리하다.
또한, 활성 영역이 와이어의 상부면에만 형성되고, 와이어의 측면 상에는 형성되지 않는다는 사실은, 활성 영역이 c-평면 또는 반극성-평면에만 형성되고 m-평면 상에는 형성될 수 없게 하는데 유리하다. 이것은, 활성 영역이 m-평면 상에서 형성될 때보다 양자 우물들에 포함될 부가의 그룹-III 원소의 비율을 더 높일 수 있게 하는데 유리하다.
활성 영역은 그로부터 방출된 발광 다이오드에 의하여 전달된 대부분의 방사선을 갖는 영역이다. 활성 영역은 구속 수단을 구비할 수 있다. 활성 영역은 하나의 양자 우물, 두 개의 양자 우물 또는 수 개의 양자 우물을 구비할수 있고, 각 양자 우물은 두 개의 장벽층 사이에 놓여 있으며, 양자 우물은 장벽층들보다 적은 밴드갭 에너지를 갖는다. RPCVD, MBE, 또는 HVPE에 의한 활성 영역의 형성은 각 양자 우물이 형성되는 표면을 정밀하게 형성할 수 있게 하는데 유리하다. 일 실시형태에서, 장벽층의 성장 조건은, 양자 우물이 형성되는, 장벽층의 상측 표면이 순수 c-평면 배향을 구비하도록 선택될 수 있다. 일 실시형태에서, 반도체 장벽층의 성장 조건은, 양자 우물이 형성되는, 장벽층의 상측 표면이 순수 반극성 평면을 구비하도록 선택될 수 있다. 일 실시형태에서, 장벽층의 성장 조건은, 활성 영역이 형성되는, 장벽층의 상측 표면은, 극성/반극성 평면의 조합을 구비하여 장벽층의 상부면의 c-평면의 직경을 지시한다. 양자 우물에 의하여 방출된 방사선의 파장은, 양자 우물이 성장하는 결정성 평면에 의존할 수 있다. 이것은, 예를 들어 활성 영역이 와이어의 그룹 III 및 V의 원소와 부가의 그룹-III 원소를 구비하는 3상 화합물로 이루어진 양자 우물 또는 양자 우물들을 구비하는 경우이다. 활성 영역에 의하여 방출된 방사선의 길이는, 양자 우물이 성장되는 표면의 결정성 평면에 의존하는 그룹-III 원소의 포함된 비율에 의존한다. 그러므로, 장벽층의 상측 표면의 정밀한 제어는, 얻어질 장벽층 상에서 성장된 양자 우물에 의하여 방출된 파장의 정밀한 제어를 가능하게 한다.
또한, 와이어와 동일한 III-V 화합물의 반도체 캡(cap)이, 활성 영역이 형성되기 전에, RPCVD, MBE, 또는 HVPE에 의하여, 와이어의 상부면 상에 형성될 수 있게 하는데 유리하다. 이것은 활성 영역이 형성되는 표면을 재형성할 수 있게 하는데 유리하다.
이전에 설명된 방법은 화상을 표시할 수 있는 광전자 장치, 특히 표시 화면 또는 화상 투사 장치를 제조하기 위하여 구현될 수 있다. 특히, 이전에 설명된 방법은 다른 평균 직경의 와이어, 예를 들어 작은 평균 직경을 갖는 제1 와이어, 중간 직경을 갖는 제2 와이어 및 큰 직경을 갖는 제3 와이어를 제조하기 위하여 구현될 수 있다. 제1, 제2 및 제3 와이어 상에 형성된 활성 영역은 다른 파장의 방사선을 방출할 것이다. 이 때, 컬러 표시 화면이 제조될 수 있다. 또한, 이전에 설명된 방법으로, c-평면만을 가지며 반극성 평면은 갖지 않은 상부면을 갖는 와이어가 형성될 수 있다. 이 경우에, 제1, 제2 및 제3 와이어 상에 형성된 활성 영역은 각각 감소하는 파장의 방사선, 예를 들어, 적색, 녹색 및 청색 광을 각각 방출할 것이다.
도 1은 전술된 바와 같은 와이어로부터 형성되며 전자기 방사선을 방출할 수 있는 광전자 장치(10)의 개략적인 부분 단면도이다.
광전자 장치(10)는, 도 1의 바닥면에서부터 상부면으로,
평행하게 대향하는 표면(16 및 18), 바람직하게는, 평평한 표면을 구비하는 기판(14), 예를 들어 반도체의 기판(14)으로서, 표면(18)은 준비된 방식으로 와이어의 성장을 촉진하도록 처리되며, 이 처리는 기판(14)의 표면(18) 상의 시드층의 적층(20)에 의하여 도 1에 도시되어 있고, 도 1에서는 예로서, 두 시드층(22,24)이 도시되어 있는 기판(14)과,
시드층(24)을 덮고 있으며 관통구(32)를 구비하는 절연층의 적층(26)으로서, 도 1에는 예로서 두 개의 절연층(28, 30)이 도시되어 있는 절연층의 적층(26)과,
축(C)을 갖는 와이어(34)로서, 두 와이어(34)가 도 1에 도시되어 있는, 와이어(34)와,
각 와이어(34)에 대하여, 와이어(34)의 상부면(35)을 덮고 있는 헤드(36)와,
와이어(34)의 측면과 헤드(36)의 측면을 부분적으로 덮고 있는 절연층(38)과,
절연층(38)을 덮고 있으며 헤드(36)와 접촉하는 전극층(40)을
구비한다.
광전자 장치(10)는 와이어(34)의 베이스를 바이어싱하기 위한 다른 전극(미도시)을 구비한다.
각 헤드(36)는 도 1에서 바닥면에서 상부면으로,
와이어(34)와 동일한 물질의 반도체층(42)(반도체 캡이라고도 함)으로서, 제1 도전형, 예를 들어, N형으로 도핑되어 있으며, 와이어(34)의 상부면(35)을 덮고 있으며, 상측면(43)을 갖는 반도체층(42)(반도체 캡이라고도 함)과,
반도체층(42)의 상측면(43)을 덮고 있는 활성 영역(44)과,
각 와이어(34)에 대하여, 활성 영역(44)을 덮고 있으며, 반도체층(50)을 구비하는 반도체 적층(46)으로서, 와이어(34)와 반대 도전형을 갖는 반도체 적층(46)
을 구비한다.
각 와이어(34)와 관련 헤드(36)에 의하여 형성된 결합체는 축형 구조의 발광 다이오드를 형성한다. 활성 영역(44)은 그로부터 방출된, 발광 다이오드(LED)에 의하여 전달된 전자기 방사선의 대부분을 갖는 영역이다. 수개의 발광 다이오드(LED)가 병렬로 접속될 수 있으며 발광 다이오드의 결합체를 형성할 수 있다. 이 결합체는 몇 개의 발광 다이오드에서 수천 개의 발광 다이오드를 구비할 수 있다.
적층(46)은 활성 영역(44)과 반도체층(50) 사이에 전자 차단층(48)과 활성 영역(44)의 반대측에서 반도체층(50)을 덮는 접합층(52)을 더 구비할 수 있으며, 접합층(52)은 전극(40)으로 덮혀 있다. 접합층(52)은 반도체층(50)과 동일한 물질로 이루어져 있으며, 반도체층(50)과 동일한 도전형을 갖지만 더 높은 도펀트 농도를 갖는다. 접합층(52)은 반도체층(50)과 전극(40) 사이에 오믹접촉을 형성한다.
각 와이어(34), 각 반도체층(42, 50, 52) 및 활성 영역(44)의 각 층은 하나의 반도체 물질로, 적어도 부분적으로 형성된다. 일 실시형태에 따르면, 반도체 물질은 III-V 화합물, 예를 들어 III-N 화합물이다. 그룹-III 원소의 예로는, 갈륨(Ga), 인듐(In), 또는 알루미늄(Al)을 구비한다. III-N 화합물의 예로는 GaN, AlN, InN, InGaN, AlGaN, 또는 AlInGaN이다. 다른 그룹-V 원소들이 또한 사용될 수 있는데, 예를 들어 인 또는 비소이다. 일반적으로, III-V 화합물에서의 원소들은 다른 몰분율로 결합될 수 있다. 와이어(34)와 반도체층(42, 50,52)의 반도체 물질은 도펀트, 예를 들어 III-N 화합물의 N-형 도핑을 제공하는 실리콘, 또는 III-N 화합물의 P-형 도핑을 제공하는 마그네슘을 구비한다.
각 와이어(34)는 표면(18)에 실질적으로 수직하는 축(C)을 따라서 길쭉하게 연장된 반도체 구조를 가질 수 있다. 각 와이어(34)는 일반적으로 원통 형상을 가질 수 있다. 두 인접하는 와이어(34)의 축들은 100nm 내지 3㎛ 만큼, 바람직하게는 200nm 내지 1.5㎛ 만큼 떨어질 수 있다. 각 와이어(34)의 높이는 150nm 내지 10㎛의 범위, 바람직하게는 200nm 내지 1㎛, 더 바람직하게는 250nm 내지 750nm 범위에 있을 수 있다. 각 와이어(34)의 평균 직경은 50nm 내지 10㎛의 범위, 바람직하게는 100nm 내지 2㎛의 범위, 더 바람직하게는 120nm 내지 1㎛의 범위에 있을 수 있다. 와이어(34)의 단면은 다른 형상, 예를 들어 타원형, 원형 또는 다각형, 특히 삼각형, 사각형, 정사각형 또는 육각형 형상 등을 가질 수 있다.
활성 영역(44)은 그로부터 방출된, 발광 다이오드(LED)에 의하여 전달된 방사선의 대부분을 갖는 영역이다. 일 실시형태에 따르면, 활성 영역(44)은 구속 수단을 구비할 수 있다. 활성 영역(44)은, 반도체층(42) 및 반도체층(50) 보다 작은 밴드갭 에너지를 갖는 부가의 반도체 물질의 층을 구비하며, 바람직하게는 두 장벽층들 사이에 끼워져 있는, 하나 이상의 양자 우물을 구비할 수 있어서, 전하 운반 구속을 개선한다. 부가의 반도체 물질은, 그 안에 포함된 하나 이상의 부가 원소를 갖는 도핑된 반도체층(42, 50)의 III-V 화합물을 구비할 수 있다. 예로서, GaN으로 이루어진 와이어(34)의 경우에, 양자 우물을 형성하는 부가 물질은 바람직하게는 InGaN이다. 부가 원소의 원자 퍼센트는 발광 다이오드(LED)의 방사 스펙트럼과 소정의 광학 특성의 함수이다. 활성 영역(44)은 단일의 양자 우물로 또는 복수의 양자 우물로 형성될 수 있다.
바람직한 실시형태에 따르면, 각 와이어(34)는 GaN으로 이루어지며, 활성 영역(44)의 양자 우물은 InGaN으로 구성된다. 활성 영역(44)의 방출 파장은 특히 양자 우물에서의 인듐의 비율에 의존한다. 반도체층(42)은 GaN으로 이루어질 수 있고 제1 도전형, 예를 들어, N형, 특히 실리콘으로 도핑될 수 있다. 축(C)을 따라서 측정된, 반도체층(42)의 높이는 10nm 내지 1㎛의 범위, 예를 들어 20nm 내지 200nm의 범위에 있을 수 있다. 활성 영역(44)은 하나 또는 복수의 양자 우물, 예를 들어 InGaN으로 이루어진 양자 우물을 구비할 수 있다. 활성 영역(44)은 반도체층(42, 50) 사이에 축(C)을 따라서 연속적으로 연장하는 단일 양자 우물을 구비할 수 있다. 변형으로서, 다중 양자 우물을 구비할 수 있고, 따라서, 축(C)을 따라서, 예를 들어 InGaN으로 이루어진 양자 우물(56)과, 예를 들어 GaN으로 이루어진 장벽층(54)이 교차하여 형성되며, 도 1에서는 예로서 3개의 GaN 층(54)과 2개의 InGaN층(56)이 도시되어 있다. GaN층(54)은, 예를 들어 N형 또는 P형으로 도핑되거나, 또는 도핑되지 않을 수 있다. 축(C)을 따라 측정된, 활성 영역(44)의 두께는 2nm 내지 100nm의 범위에 있을 수 있다. 반도체층(50)은 GaN으로 이루어질 수 있고 제1 형과 반대의 제2 도전형, 예를 들어 P형, 특히 마그네슘으로 도핑될 수 있다. 반도체층(50)의 두께는 20nm 내지 100nm 범위에 있을 수 있다. 전자 차단층(48)이 존재할 때, 이것은 3상 III-N 화합물, 예를 들어, 유리하게는 P-형으로 도핑된, AlGaN 또는 AlInN으로 이루어질 수 있다. 이것은 활성 영역(44) 내에서 방사성 재결합율을 증가시킬 수 있게 한다. 전자 차단층(48)의 두께는 10nm 내지 50nm 범위에 있을 수 있다. 전자 차단층(48)은 각 층이 예를 들어 2nm의 두께를 갖는, InAlGaN 층 및 GaN 층의 초격자에 대응할 수 있다.
와이어(34)가 III-그룹 원소 형태의 극성을 가지는 경우, 각 와이어(34)의 상부면(35)은 반극성 평면만을 구비할 수 있다. 와이어(34)가 V-그룹 원소 형태의 극성을 가질 경우에, 각 와이어(34)의 상부면(35)은 c-평면만을 구비할 수 있다. 그러나, 처리는 와이어(34)의 성장 후에 제공될 수 있어서, 와이어(34)가 III-그룹 원소 형의 극성을 갖는 경우에도, 각 와이어(34)의 상부면(35)은 c-평면만을 또는 c-평면과 반극성 평면의 결합을 갖는다. 반도체층(42)의 상측면(43)은 실질적으로 c-평면에만 대응한다. 활성 영역(44)의 층(54, 56)은 실질적으로 c-평면만을, 극성 및 반극성 평면 모두를, 또는 반극성 평면만을 구비할 수 있다.
활성 영역(44)이 축(C)에 실질적으로 직교하는 반도체층(42)의 표면을 기본적으로 덮고 있으며 축(C)을 따라서 연장하고 있기 때문에, 이 발광 다이오드는 축형 구조라고 한다. 또한, 반도체 적층(46)은 활성 영역(44)의 상측 표면을 기본적으로 덮고 있으며 축(C)을 따라서 연장한다.
축형 구조에 있는 3차원 발광 다이오드는 방사형 구조에 있는 발광 다이오드보다 작은 방출 표면 영역을 갖지만, 더 양호한 결정 질의 반도체 물질로 이루어지는 장점을 가지며, 따라서, 특히 반도체층들 사이의 계면에서의 더 양호한 스트레스 완하에 의하여, 더 높은 내적 양자 효율을 제공한다. InGaN으로 이루어진 양자 우물의 경우에, 축형 구조의 3차원 발광 다이오드는, 따라서 예를 들어,적색 또는 녹색으로 방출하기 위하여 더 많은 인듐을 포함하게 할 수 있다.
기판(14)은 모노블록 구조에 대응할 수 있고, 다른 물질로 이루어진 지지대를 덮는 층에 대응할 수 있다. 기판(14)은 바람직하게는 반도체 기판, 예를 들어 실리콘, 게르마늄, 실리콘탄화물, GaN 또는 GaAs 등의 III-V 화합물로 이루어진 기판, 또는 ZnO 기판, 또는 도전성 기판, 예를 들어, 금속 또는 금속 합금, 특히 구리, 티타늄, 몰리브덴, 니켈계 합금 및 강철로 이루어진 기판이다. 바람직하게는, 기판(14)은 단결정 실리콘 기판이다. 바람직하게는, 마이크로전자학에서 구현된 제조 방법과 호환될 수 있는 반도체 기판이다. 기판(14)은 실리콘-온-인슐레이터(SOI라고도 함) 형태의 다층 구조일 수 있다. 기판(14)은 짙게 도핑될 수도 있고, 엷게 도핑될 수도 있으며, 도핑되지 않을 수도 있다.
시드층(22, 24)은 와이어(34)의 성장을 촉진하는 물질로 이루어져 있다. 각 시드층(22, 24)을 형성하는 물질은 원소 주기율표의 열(column) IV, V, 또는 VI의 전이 금속의 붕소화물, 금속, 금속산화물, 질화물, 탄화물 또는 이들 화합물의 조합물 및 바람직하게는 원소 주기율표의 열 IV, V, 또는 VI의 전이 금속의 질화물 또는 이들 화합물의 조합물일 수 있다. 예로서, 각 시드층(22, 24)은 알루미늄질화물(AlN), 알루미늄산화물(Al2O3), 붕소(B), 붕소질화물(BM), 티타늄(Ti), 티타늄질화물(TiN), 탄탈륨(Ta), 탄탈륨질화물(TaN), 하프늄(Hf), 하프늄질화물(HfN), 니오븀(Nb), 니오븀질화물(NbN), 지르코늄(Zr), 지르코늄붕소화물(ZrB2), 지르코늄질화물(ZrN), 실리콘탄화물(SiC), 탄탈륨탄질화물(TaCN), MgxNy 형태의 마그네슘질화물(여기서 x는 대략 3이며, y는 대략 2로서, 예를 들어 Mg3N2 형태의 마그네슘질화물)로 이루어질 수 있다. 각 시드층(22, 24)은, 예를 들어 1nm 내지 100nm의 범위의 두께를, 바람직하게는 10nm 내지 30nm의 범위의 두께를 갖는다.
전극층(40)은 헤드(36)의 활성 영역을 바이어싱 할 수 있고, 발광 다이오드에 의하여 방출된 전자기 방사선을 통과시킬 수 있는 도전층이다. 도전층(40)을 형성하는 물질은, 그래핀 또는 투명도전성산화막(TCO), 특히 인듐주석산화막(ITO), 알루미늄 또는 갈륨 또는 붕소로 도핑되거나 혹은 도핑되지 않은 아연산화막 등의 투명 도전성 물질일 수 있다. 예로서, 도전층(40)은 20nm 내지 500nm의 범위의 두께를 가지며, 바람직하게는 20nm 내지 100nm의 두께를 갖는다.
절연층(28, 30, 38)의 각각은 실리콘산화물(SiO2), 실리콘질화물(SixNy, 여기서 x는 대략 3이며 y는 대략 4로서, 예를 들어, Si3N4), 실리콘산질화물(특히 일반식 SiOxNy, 예를 들어 Si2ON2), 하프늄산화물(HfO2), 또는 알루미늄산화물(Al2O3)을 구비하는 그룹으로부터 선택된 물질로 이루어져 있다. 일 실시형태에 따르면, 절연층(28)은 실리콘산화물로 이루어져 있고, 절연층(30)은 실리콘질화물로 이루어져 있다. 각 절연층(28, 30)의 두께는 10nm 내지 100nm의 범위에 있으며, 바람직하게는 20nm 내지 60nm, 특히 대략 40nm이다. 절연층(38)은 100nm 내지 5㎛의 범위의 최대 두께를 가질 수 있다.
도 2 내지 도 7은 도 1에 도시된 광전자 장치(10)를 제조하는 방법의 일 실시형태의 연속 단계로 얻어진 구조의 단순화된 부분 단면도이다.
도 2는,
시드층(22, 24)의 적층(20)을 기판(14)에 형성하는 단계와,
절연층(28, 30)의 적층(26)을, 적층(20)에, 형성하는 단계와,
소정의 와이어(34) 위치에서 시드층(24)의 부분이 노출되도록 절연층(28 및 30) 내에 개구(32)를 형성하는 단계로서, 개구(32)의 직경이 와이어(34)의 직경에 실질적으로 대응하는, 개구를 형성하는 단계
이후에 얻어진 구조를 보여준다.
각 시드층(22, 24)과 각 절연층(28, 30)은, 예로서, 플라즈마-강화 화학기상증착(PECVD), 저압 화학기상증착(LPCVD), 부기압화학기싱증착(SACVD), CVD, 물리적증기증착(PVD), 또는 원자층증착(ALD)에 의하여 증착된다.
도 3은 개구(32) 내의 시드층(24)으로부터 동시에 와이어(34)를 성장시키는 단계 이후에 얻어진 구조물을 보여준다. 일 실시형태에 따르면, 와이어(34)를 성장시키는 방법은 유기-금속 화학기상증착(MOCVD)(유기-금속 기상에피텍시(MOVPE)라고도 함)이다. 반응기에서의 성장 조건은 그 축(C)을 따르는 각 와이어(34)의 선택적 성장을 촉진하기 위하여 조정된다. 이것은, 축(C)을 따르는 성장 속도가, 축(C)에 수직하는 방향을 따르는 와이어(34)의 성장 속도 보다 훨씬 더 크며, 바람직하게는 한 자리수 이상의 크기만큼 더 크다는 것을 의미한다. 일 예로서, 이 방법은 그룹-III 원소의 전구체 및 그룹-V 원소의 전구체를 반응기로 주입하는 것을 구비할 수 있다. 그룹-III 원소의 전구체의 예로는, 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa), 트리메틸인듐(TMIn), 또는 트리메틸알루미늄(TMAl)이 있다. 그룹-V 원소의 전구체의 예로는 암모니아(NH3), 3차부틸포스핀(TBP), 아르신(AsH3), 또는 디메틸하이드라진(UDMH)가 있다. 전구체 가스의 일부는 버블러와 캐리어 가스를 사용하여 생성될 수 있다.
일 실시형태에 따르면, 반응기에서의 온도는 900℃ 내지 1065℃의 범위에 있으며, 바람직하게는 1000℃ 내지 1065℃의 범위에 있고, 특히 1050℃이다. 일 실시형태에 따르면, 반응기에서의 압력은 50Torr(대략 6.7kPa) 내지 200Torr(대략 26.7kPa)의 범위에 있으며, 특히 100Torr(대략 13.3kPa)이다. 일 실시형태에 따르면, 그룹-III 원소의 전구체, 예를 들어 TEGa의 흐름은 500sccm 내지 2500scmm의 범위에 있으며, 특히 1155sccm이다. 일 실시형태에 따르면, 그룹-V 원소의 전구체, 예를 들어 NH3의 흐름은 65sccm 내지 260sccm의 범위에 있으며, 특히 130sccm이다. 일 실시형태에 따르면, 반응기에 주입된 그룹-III 원소의 전구체 가스의 흐름에 대한 반응기에 주입된 그룹-V 원소의 전구체 가스의 흐름의 비율(V/III 비율이라고도 함)은 5 내지 15의 범위에 있다. 캐리어 가스는 N2 및 H2를 포함할 수 있다. 일 실시형태에 따르면, 반응기로 주입된 수소의 퍼센트는, 캐리어 가스의 총 질량에 대하여, 3% 내지 15% wth.의 범위에 있으며, 특히 5% wtk.이다. 얻어진 와이어(34)의 성장율은 1㎛/h 내지 15㎛/h의 범위에 있을 수 있으며, 특히 5㎛/h이다.
도펀트에 대한 전구체는 반응기에 주입될 수 있다. 예를 들어, 도펀트가 Si일 때, 전구체는 실란(SiH4)일 수 있다. 전구체의 흐름은, 평균 도펀트 농도가 5*1018에서 5*1019 atoms/cm3 의 범위, 특히 1019atoms/cm3를 목표로 하도록 선택될 수 있다.
이 단계 이후에, 와이어(34)가 III-그룹 원소 형태의 극성을 가지는 경우, 각 와이어(34)의 상부면(35)은 반극성 평면만을 구비할 수 있다. 와이어(34)가 V-그룹 원소 형태의 극성을 갖는 경우에는, 각 와이어(34)의 상부면(35)은 c-평면만을 구비할 수 있다. 그러나, 처리는 와이어(34)의 성장 이후에 제공될 수 있어서, 와이어(34)가 III-그룹 원소 형태의 극성을 가질 때에도, 각 와이어(34)의 상부면(35)은 c-평면 및 반극성 평면의 조합 또는 c- 평면만을 갖는다.
도 4는, 각 와이어(34)에 대하여, 와이어(34)의 상부면(35) 상에 반도체층(42)을 성장시키는 단계 이후에 얻어진 구조를 보여준다. 일 실시형태에 따르면, 반도체층(42)은 원격 플라즈마 화학기상증착(RPCVD)에 의하여 성장된다. MOCVD 및 RPCVD 단계는 다른 반응기에서 실행될 수 있고 또는 같은 반응기에서 실행될 수 있다. 성장 파라미터는, 반도체층(42)이 c-평면에만 대응하는 상측 표면(43)을 구비하도록 선택된다.
일 실시형태에 따르면, 반응기에서의 온도는 600℃ 내지 750℃의 범위에 있으며, 특히 710℃이다. 일 실시형태에 따르면, 반응기에서의 압력은 3Torr(대략 400Pa) 내지 10Torr(대략 1333Pa)의 범위에 있으며, 바람직하게는 5Torr(대략 667Pa) 미만, 특히 4.5Torr(대략 600Pa)이다. 일 실시형태에 따르면, 플라즈마는 5400W의 RF 전력으로 생성된다. 플라즈마를 위한 H2의 흐름은 대략 2100sccm일 수 있다. 일 실시형태에 따르면, 그룹-III 원소의 전구체, 예를 들어 TEGa의 흐름은 140sccm 내지 200sccm의 범위에 있으며, 특히 160sccm이다. 일 실시형태에 따르면, 그룹-III 원소의 전구체에 대하여, 캐리어 가스, 예를 들어 H2의 흐름은 3400sccm 내지 3600sccm의 범위에 있으며, 특히 3500sccm이다. 일 실시형태에 따르면, 그룹-V 원소의 전구체, 예를 들어 NH3의 흐름은 100sccm 내지 300sccm의 범위에 있으며, 특히 200sccm이다. 일 실시형태에 따르면, 그룹-V 원소의 전구체를 위한, 캐리어 가스, 예를 들어 H2의 흐름은, 900sccm 내지 1100sccm의 범위에 있으며, 특히 1000sccm이다. 얻어진 와이어(34)의 성장율은 0.1nm/s 내지 0.15nm/s의 범위에 있을 수 있으며, 특히 0.1nm/s 일 수 있다.
도펀트를 위한 전구체가 반응기에 주입될 수 있다. 예를 들어, 도펀트가 Si일 때, 전구체는 실란(SiH4)일 수 있다. 전구체의 흐름은, 평균 도펀트 농도가 5*1018에서 2*1019atom/cm3의 범위에, 특히 1019atom/cm3인 것을 목표로 선택될 수 있다.
다른 실시형태에서, 반도체층(42)은 각 와이어(34) 상에서 MBE에 의하여 성장된다. 일 실시형태에 따르면, 중간층의 MBE에 의한 성장에 대하여, 반응기 내의 온도는 800℃ 내지 900℃의 범위에 있다. 일 실시형태에 따르면, 반응기의 압력은 3*10-8Torr(대략 4*10-3mPa) 내지 8*10-6Torr(대략 1mPa)의 범위에 있다. 일 실시형태에 따르면, 플라즈마는 360W의 RF 전력으로 생성된다. 일 실시형태에 따르면, 그룹-III 원소의 고체 소스, 예를 들어 Ga의 온도는 900℃ 내지 1000℃의 범위에 있으며, 특히 850℃이다. 일 실시형태에 따르면, 그룹-V 원소, 예를 들어 N2의 가스 전구체의 흐름은 0.75sccm 내지 2.25sccm의 범위에 있으며, 특히 1.5sccm이다.
도 5는 각 와이어(34)에 대하여 활성 영역(44)을 동시에 성장시키는 단계 이후에 얻어진 구조를 보여준다. 일 실시형태에 따르면, 활성 영역(44)의 각 층은 RPCVD에 의하여 성장된다. 활성 영역(44)의 일부층의 형성은, 반응기로 그룹-III 원소의 전구체와 그룹-V 원소의 전구체를 주입하는 것에 더하여, 부가 원소, 특히 인듐의 전구체를 구비할 수 있다. 활성 영역(44)으로 부가 원소를 포함시키는 비율은 활성 영역(44)의 측면 치수, 와이어들(34) 사이의 거리, 유전체층(30)의 상측 표면에 대한 활성 영역(44)의 높이에 특히 의존한다.
성장 파라미터는, 도 5에 도시된 바와 같이, 실질적으로 c-평면 배향만을 갖는 활성 영역(44)의 장벽층(54)의 성장을 촉직하도록 선택될 수 있다. 이 경우에, 각 장벽층(54)에 대한 성장 파라미터는 반도체층(42)의 성장에 대하여 설명된 파라미터와 동일할 수 있다.
성장 파라미터들은 반극성 평면만을 갖는 활성 영역(44)의 장벽층(54)의 성장을 촉진하도록 선택될 수 있다. 이 경우에, 일 실시형태에 따르면, 반응기에서의 온도는 700℃ 내지 800℃의 범위에 있다. 일 실시형태에 따르면, 반응기에서의 압력은 3Torr(대략 400Pa) 내지 10Torr(대략 1333Pa)의 범위에 있으며, 바람직하게는 5Torr(대략 667Pa)보다 높으며, 특히, 5.5Torr(대략 733Pa)이다. 일 실시형태에 따르면, 프라즈마는 5400W의 RF 전력으로 생성된다. 플라즈마를 위한 H2의 흐름은 대략 2100sccm일 수 있다. 일 실시형태에 따르면, 그룹-III 원소의 전구체, 예를 들어 TEGa의 흐름은 50sccm 내지 80sccm의 범위에 있으며, 특히 70sccm이다. 일 실시형태에 따르면, 그룹-III 원소의 전구체를 위한, 제1 캐리어 가스, 예를 들어 H2의 흐름은 900sccm 내지 1100sccm의 범위에 있으며, 특히 1000sccm이다. 일 실시형태에 따르면, 그룹-III 원소의 전구체에 대한 제2 캐리어 가스, 예를 들어 N2의 흐름은 600sccm 내지 800sccm의 범위에 있으며, 특히 700sccm이다. 일 실시형태에 따르면, 그룹 V 원소의 전구체, 예를 들어 NH3의 흐름은 500sccm 내지 700sccm의 범위에 있으며, 특히 600sccm이다. 일 실시형태에 따르면, 그룹-V 원소의 전구체에 대한 캐리어 가스, 예를 들어 N2의 흐름은 400sccm 내지 600sccm의 범위에 있으며, 특히 500sccm이다.
성장 파라미터는 반극성 및 c-평면으로 활성 영역(44)의 장벽층(54)의 성장을 촉진하도록 선택될 수 있다. 이 때 성장 파라미터는 실질적으로 c-평면 배향으로만 성장하기 위해 앞에서 설명된 것과, 반극성 평면만으로 성장하기 위해 앞에서 설명된 것 사이에 있다.
성장 파라미터는 c-평면 배향만으로 활성 영역(44)의 각 우물층(56)의 성장을 선호하도록 선택될 수 있다. 이 경우에, 일 실시형태에 따르면, 반응기 내의 온도는 650℃ 내지 700℃의 범위에 있다. 일 실시형태에 따르면, 반응기 내의 압력은 3Torr(대략 400Pa) 내지 10Torr(대략 1333Pa)의 범위에 있으며, 바람직하게는 5Torr(대략 667Pa)보다 높고, 특히 5.5Torr이다. 일 실시형태에 따르면, 플라즈마는 5400W의 RF 전력으로 생성된다. 플라즈마를 위한 H2의 흐름은 대략 2100sccm일 수 있다. 일 실시형태에 따르면, 그룹-III 원소의 전구체, 예를 들어 TEGa의 흐름은 20sccm 내지 40sccm의 범위에 있으며, 특히 30sccm이다. 일 실시형태에 따르면, 그룹-III 원소의 전구체를 위한, 캐리어 가스, 예를 들어 N2의 흐름은 1500sccm 내지 1800sccm의 범위에 있으며, 특히 1690sccm이다. 일 실시형태에 따르면, 그룹-V 원소의 전구체, 예를 들어 NH3의 흐름은 500sccm 내지 700sccm의 범위에 있으며, 특히 600sccm이다. 일 실시형태에 따르면, 그룹-V 원소의 전구체를 위한 캐리어 가스, 예를 들어 N2의 흐름은 400sccm 내지 600sccm의 범위에 있으며, 특히 500sccm이다.
다른 실시형태에 따르면, 활성 영역(44)의 각 층은 분자빔 에피텍시(MBE)에 의하여 성장된다. 일 실시형태에서, MOCVD 및 MBE 단계는 다른 반응기에서 실행된다. 일 실시형태에서, 이 방법은, MBE 단계를 위하여, 그룹-III 원소 및 그룹-V 원소를 위한 고체 소스/가스 전구체를 사용할 수 있다. 일 실시형태에 따르면, 고체 소스는 그룹-III 원소가 Ga일 때 사용될 수 있고, 전구체 가스 또는 플라즈마는 그룹-V 원소가 N 일때 사용될 수 있다. 일 실시형태에 따르면, 활성된 질소 빔이 DC 플라즈마 소스에 의하여 공급된다. 이 소스에서, 여기된 중성 질소 분자가 전기장 없는 영역에서 형성되고, 진공 챔버와의 압력 구배에 의하여 기판을 향하여 가속된다.
활성 영역(44)의 일부층의 형성, 특히 양자 우물(56)의 형성은 부가 원소의 고체/기체 전구체를 반응기로 주입하는 것을 구비할 수 있다. 일 실시형태에 따르면, 고체 소스는 부가의 그룹-III 원소가 In일 때 사용될 수 있다. 부가 원소의 활성 영역(44)으로의 포함 비율은 활성 영역(44)의 측면 치수, 와이어들(34) 사이의 거리, 유전체층(30)의 상측 표면에 대한 활성 영역(44)의 높이에 특히 의존한다.
도펀트는 반응기에서 주입될 수 있다. 예를 들어, 도펀트가 Si일 때, 고체소스가 사용될 수 있다. 일 실시형태에 따르면, 도펀트 원소의 고체 소스의 온도는 1000℃ 내지 1100℃의 범위에 있다.
일 실시형태에 따르면, 각 장벽층(54)의 MBE에 의한 성장에 대하여, 반응기에서의 온도는 570℃ 내지 640℃의 범위에 있으며, 특히 620℃이다. 일 실시형태에 따르면, 반응기에서의 압력은 3*10-8 Torr(대략 4*10-3 mPa) 내지 8*10-6 Torr(대략 1 mPa)의 범위에 있다. 일 실시형태에 따르면, 플라즈마는 360W의 전력으로 생성된다. 일 실시형태에 따르면, 그룹-III 원소의 고체 소스, 예를 들어 Ga의 온도는 850℃ 내지 950℃의 범위에 있으며, 특히 895℃이다. 일 실시형태에 따르면, 그룹-V 원소의 가스 전구체, 예를 들어 N2의 흐름은 0.75sccm 내지 2.25sccm의 범위에 있으며, 특히 1.5sccm이다.
일 실시형태에 따르면, 각 우물층(56)의 MBE에 의한 성장에 대하여, 반응기에서의 온도는 570℃ 내지 640℃의 범위에 있으며, 특히 620℃이다. 일 실시형태에 따르면, 반응기에서의 압력은 3*10-8 Torr(대략 4*10-3 mPa) 내지 8*10-6 Torr(대략1 mPa)의 범위에 있다. 일 실시형태에 따르면, 플라즈마는 360W의 RF 전력으로 생성된다. 일 실시형태에 따르면, 그룹-III 원소의 고체 소스, 예를 들어 Ga의 온도는 850℃ 내지 950℃의 범위에 있으며, 특히 895℃이다. 일 실시형태에 따르면, 추가의 원소의 고체 소스, 예를 들어 In의 온도는, 750℃ 내지 850℃의 범위에 있으며, 특히 790℃이다. 일 실시형태에 따르면, 그룹-V 원소의 가스 전구체, 예를 들어 N2의 유동은 0.75sccm 내지 2.25sccm의 범위에 있으며, 특히 1.5sccm이다.
도 6은 각 와이어(34)에 대하여 반도체 적층(46)을 동시적으로 성장시키는 단계 이후에 얻어진 구조를 보여준다. 일 실시형태에 따르면, 반도체 적층(46)의 각 층은 MBE에 의하여 성장된다. 특히, 반도체층(50)은 실질적으로 c-평면 배향으로만 성장된다. 일 실시형태에 따르면, 전자차단층(48)의 MBE에 의한 성장에 대하여, 반응기에서의 온도는 750℃ 내지 850℃의 범위에 있으며, 특히 800℃이다. 일 실시형태에 따르면, 반응기에서의 압력은 3*10-8 Torr(대략 4*10-3 mPa) 내지 8*10-6 Torr(대략 1 mPa)의 범위에 있다. 일 실시형태에 따르면, 플라즈마는 360W의 RF 전력으로 생성된다. 일 실시형태에 따르면, 그룹-III 원소의 고체 소스, 예를 들어 Ga의 온도는 850℃ 내지 950℃의 범위에 있으며, 특히 905℃이다. 일 실시형태에 따르면, 추가 원소의 고체 소스, 예를 들어 Al의 온도는 1000℃ 내지 1100℃의 범위 내에 있으며, 특히 1010℃이다. 일 실시형태에 따르면, 그룹-V 원소의 가스 전구체, 예를 들어 N2의 흐름은 0.75sccm 내지 2.25sccm의 범위에 있으며, 특히 1.5sccm이다. 도펀트는 반응기 내에 주입될 수 있다. 예를 들어, 도펀트가 Mg일 때, 고체 소스가 사용될 수 있다. 일 실시형태에 따르면, 도펀트 원소의 고체 소스의 온도는 150℃ 내지 250℃의 범위에 있으며, 특히 190℃이다.
일 실시형태에 따르면, 반도체 적층(46)의 각 층은 RPCVD에 의하여 성장된다.
도 7은, 절연층(38)을 형성하고 헤드(36)의 상부면을 노출시키는 두께의 부분을 가로질러 절연층(38)을 에칭하거나 얇게하는 단계 이후에 얻어진 구조를 보여준다. 절연층(38)은 등각 증착, 예를 들어 LPCVD 또는 PECVD에 의하여 형성될 수 있다. 절연층(38)의 부분 에칭은 화학적-기계적 연마(CMP)에 의하여 실행될 수 있으며, 에칭의 나머지는 반응성 이온 에칭(RIE)에 의하여 실행될 수 있다. 헤드(36)는 이 단계에서 에칭되지 않는다.
제조 방법의 실시형태의 최종 단계는 전극층(40)을, 예를 들어 캐소드 스퍼터링에 의하여, 헤드(36)의 노출부와 접촉하게 절연층(38) 상에 형성하는 것을 구비한다.
실험은 활성 영역의 양자 장벽의 재구성을 나타내기 위하여 실행된다. 도 1에 도시된 구조를 갖는 제1 및 제2 광전자 장치는 도 2 내지 도 7과 관련하여 이미 설명된 방법에 따라서 제조된다. 제1 및 제2 광전자 장치에 대하여, 활성 영역(44)은 5개의 InGaN층(56)을 구비했으며, 제1 InGaN층(56)은 와이어(34)에 가장 가까운 InGaN층이다. 제1 및 제2 광전자 장치에 대하여, 제조 방법은, 활성 영역(44)의 제조와 관련된 단계를 제외하면 동일하다. 제1 및 제2 광전자 장치에 대하여, N 도핑된 GaN 와이어(34)는 이전에 지시된 파라미터로 MOCVD에 의하여 제조되었다. 제1 및 제2 광전자 장치에 대하여, N 도핑된 GaN층(32)은 이전에 지시된 파라미터로 RPCVD에 의하여 제조되었다.
도 8은, 좌측은, 제1 광전자 장치의 하나의 헤드(36)와 관련 와이어(34)의 투과전자현미경에 의하여 얻어진 단면도이며, 우측은, 그 단면 화상의 영역의 윤곽을 보여주는 단순화된 단면도이다. 제1 광전자 장치에 대하여, GaN층(54)과 InGaN층(56)은 c-평면과 반극성 평면의 성장을 촉진하면서 제조되었다. 각 InGaN층(56)은, 실질적으로 원통형에 대응하는, c-평면 상에서 성장된 중앙부(60)와, 반극성 평면 상에서 성장된 주변부(62)를 구비한다. 중앙부(60)의 직경, 중앙부(60)의 두께 및 중앙부(60)에서의 InGaN층(56) 내의 인듐의 농도가 측정되었다. 그 결과는 다음의 표 1에서 제공된다.
InGaN 층(와이어(34)로부터) 중앙부의 직경
(nm)		 중앙부의 두께
(nm)		 인듐 농도
(at%)
1 180 4 15.5
2 125 6 17.5
3 50 14 27
이 실험에서, 극성 평면과 반극성 평면 양자를 갖는 성장을 선호하는 성장 파라미터들은 활성 영역(44)의 성장 동안에도 계속 유지된다. 이것은 반도체층(52)에서 반도체층(50)으로 InGaN(56)의 중앙 c-평면부의 직경의 감소를 발생시킨다.
도 9는, 좌측은, 제2 광전자 장치의 하나의 헤드(36)와 그와 관련된 와이어(34)의 투과전자현미경에 의하여 얻어진 단면화상을 보여주며, 우측은, 그 단면 화상이 영역의 윤곽을 보여주는 단순화된 단면도이다. 제2 광전자 장치에 대하여, GaN층(54)과 InGaN층(56)은 c-평면만의 성장을 촉진하는 성장 파라미터로 제조되었다. 각 InGaN층(56)은 실질적으로 원통형에 대응하는, c-평면 상에 성장된 중앙부(60)를 구비하며, 반극성 평면 상에 성장된 주변부(62)는 실질적으로 구비하지 않는다. 각 InGaN층(56)에 대하여, 중앙부(60)의 직경은 약 180nm였고, 중앙부(60)의 두께는 약 4nm이고, 중앙부(60)에서의 인듐의 농도는 약 15.5at%였다.
도 8에 도시된 실험에서는, c-평면과 반극성 평면을 갖는 양자우물층(56)이 제조된다. 도 9에서 도시된 실험에서는, 거의 c-평면만을 갖는 양자우물층(56)이 제조된다. RPCVD, MBE 또는 HVPE에 의한 활성 영역의 형성은, 각 양자우물이 형성된 표면을 정밀하게 형성화할 수 있게 하는데 유리하다.
이전에 설명된 광전자 장치는 화상을 표시할 수 있는 광전자 장치, 특히 표시 화면 또는 화상 투사 장치일 수 있다.
화상의 픽셀은 광전자 장치에 의하여 표시되거나 또는 캡처되는 화상의 단위 구성요소에 대응한다. 컬러 화상들의 표시를 위하여, 광전자 장치는 일반적으로, 화상의 각 픽셀의 표시에 대하여, 적어도 3개의 구성품(표시 서브-픽셀이라고도 함)을 구비하며, 이들 각각은 실질적으로 단일 컬러(예를 들어, 적색, 녹색 및 청색)로 광 방사선을 방출한다. 3개의 표시 서브-픽셀에 의하여 방출된 방사선의 중첩은 관찰자에게 표시된 화상의 픽셀에 대응하는 색감을 제공한다. 이 경우에, 화상의 픽셀을 표시하기 위하여 사용된 3개의 표시 서브-픽셀에 의하여 형성된 결합체를 광전자 장치의 표시 픽셀이라고 한다.
도 10 및 도 11은 표시 픽셀(Pix)에 대한 광전자 장치(70)의 실시형태의 단면도를 보여준다. 광전자 장치(70)는, 각 표시 픽셀(Pix)에 대하여, 와이어(34)의 직경보다 큰 직경을 갖는 하나 이상의 와이어(72)와, 와이어(72)의 직경보다 큰 직경을 갖는 하나 이상의 와이어(74)와, 와이어(72)의 단부의 헤드(76)와 와이어(74)의 단부의 헤드(78)을 더 구비한다는 점을 제외하면, 광전자 장치(10)와 동일한 구성요소를 구비한다. 헤드(76, 78)는 헤드(36)에 대하여 이전에 설명된 것과 동일한 일반 구조를 갖는다. 광전자 장치(70)는, 각 표시 픽셀(Pix)에 대하여, 헤드(36, 76, 78)와 접촉하는, 3개의 분리 전극을 구비할 수 있다.
일 실시형태에 따르면, 각 표시 픽셀(Pix)은 적어도 2 형태의 발광 다이오드를 구비한다. 일 실시형태에 따르면, 예를 들어, 와이어(34)와 헤드(36)를 구비하는, 제1 형태의 발광 다이오드는, 제1 파장에서 제1 방사선을 방출할 수 있고, 예를 들어, 와이어(72)와 헤드(76)를 구비하는 제2 형태의 발광 다이오드는 제2 파장에서 제2 방사선을 방출할 수 있다. 일 실시형태에 따르면, 각 표시 픽셀(Pix)은 적어도 3 형태의 발광 다이오드를 구비하며, 예를 들어 와이어(74)와 헤드(78)를 구비하는, 제3 형태의 발광 다이오드는 제3 파장에서 제3 방사선을 방출할 수 있다. 제1, 제2 및 제3 파장은 상이할 수 있다. 각 표시 픽셀에 대하여, 동일한 직경의 와이어를 갖는 기초 발광 다이오드는 공통 전극을 가질 수 있다.
일 실시형태에 따르면, 반도체층(42)의 표면(43)이 결정학적 평면 C에만 대응하는 경우에, 활성 영역(44)에 의하여 방출된 방사선의 파장은, 활성층(44)이 놓여 있는 와이어(34, 72, 74)의 직경이 감소할 때 증가한다. 일 실시형태에 따르면, 제3 파장은 청색광에 대응하며 430nm 내지 490nm의 범위 내에 있다. 일 실시형태에 따르면, 제2 파장은 녹색광에 대응하며, 510nm 내지 570nm의 범위 내에 있다. 일 실시형태에 따르면, 제1 파장은 적색광에 대응하며, 600nm 내지 720nm의 범위 내에 있다. 이것은, 활성 영역이 반-극성 결정학적인 평면 상에서 성장할 때, 활성 영역에 의하여 방출된 방사선의 파장은, 활성 영역이 놓여 있는 있는, 와이어의 직경이 증가할 때 증가한다고 일반적으로 설명된다는 점에서 놀랍다.
일 실시형태에 따르면, 각 표시 픽셀(Pix)은 제4 형태의 발광 다이오드를 구비하며, 제4 형태의 발광 다이오드는 제4 파장에서 제4 방사선을 방출할 수 있다. 제1, 제2, 제3 및 제4 파장은 상이할 수 있다. 일 실시형태에 따르면, 제4 파장은 노랑색광에 대응하며, 570nm 내지 600nm의 범위 내에 있다.
도 10에서, 와이어(34, 72, 74)는 상이한 높이를 갖는다. 이것은, 도 2 내지 7과 관련하여 이미 설명된 광전자 장치를 제조하는 방법의 실시형태를 구현함으로써 얻어질 수 있다. 사실, 와이어(34, 72, 74)가 동시에 성장하는 경우에, 더 작은 직경을 갖는 와이어의 최종 높이는 더 큰 직경을 갖는 와이어의 최종 높이보다 크다.
도 11에서, 와이어(34, 72, 74)는 동일한 높이를 갖는다. 이것은 도 2 내지 도 7과 관련하여 이미 설명된, 광전자 장치의 제조 방법의 실시형태를 구현하고 동시에 도 3과 관련하여 이미 설명된, 와이어의 동시 성장의 단계 후에, 헤드(36, 76, 78)를 형성하기 전에 동일한 높이까지 와이어를 에칭하는 단계를 부가함으로써 얻어질 수 있다.
설명된 실시형태에 있어서, LED의 제조의 두 스테이지에서 두 개의 다른 성장 방법이 사용되었음을 주목해야 한다. 두 성장 방법 사이에서의 그러한 전환은 현존하는 제조 방법에서는 존재하지 않는다. 두 개의 다른 성장 방법을 사용하는 것은 방법의 효율에 있어서 손해일 수 있다. 사실, 성장 단계의 중간에 MOCVD에서 MBE, RPCVD 또는 HVPE로 전환하는 것은, MBE, RPCVD 또는 HVPE가 MOCVD에 대하여 낮은 압력 방법이기 때문에 복잡하게 보인다. 또한, 성장 방법들 사이에서 반응기를 바꾸는 요구는 효율에서 손해처럼 보인다. 그러나 그 방법의 신속성과 제품 품질에서의, 두 상이한 성장 방법의 사용의 예상치 못한 장점은 그런 전환을 정당화한다.
다수의 실시형태와 변형들이 설명되어 있다. 당업자는, 이들 실시형태들의 임의의 특징이 결합될 수 있고, 다른 변형들이 당업자에게 용이하게 나타날 수 있음을 이해할 것이다. 특히, 전자 신호로부터 광 방사선을 방출할 수 있는, 따라서 발광 다이오드를 형성할 수 있는, 3차원 반도체 구조물들이 설명되어져 있다. 변형으로서, 그 구조물들은 입사광 방사선을 검출할 수 있고 응답으로서 전기 신호를 발생할 수 있어서, 광다이오드를 형성할 수 있다. 이 응용들은 광전자학 또는 광전지 분야와 관련될 수 있다.
끝으로, 여기서 설명된 실시형태 및 변형들의 실질적인 구현은, 이상에서 제공된 기능적 설명에 기초하여 당업자의 능력 내에 있다.

Claims (19)

  1. 광전자 장치(10, 70)를 제조하는 방법으로서,
    금속유기 화학기상증착(MOCVD)에 의하여, 도핑된 또는 도핑되지 않은, III-V 화합물로 이루어진 와이어-형, 원뿔형, 또는 원뿔대형 반도체 구성요소들(34)을 형성하는 단계로서, 각 반도체 구성요소는 축(C)을 따라서 연장하며 상부(35)를 구비하는, 단계; 및
    원격 플라즈마 화학기상증착(RPCVD), 또는 분자빔 에피텍시(MBE), 또는 수소기상에피텍시(HVPE)에 의하여, 각 반도체 구성요소에 대하여, 상기 III-V 화합물로 이루어진 제1 반도체층, 및 III-V 화합물과 부가의 그룹-III 원소로 이루어진 제2 반도체층을 적어도 구비하는 활성 영역(44)을 상기 상부 상에만 형성하는 단계
    를 구비하는 광전자 장치를 제조하는 방법.
  2. 제1항에 있어서,
    상기 각 활성 영역(44)은 양자 장벽(54) 상에 형성된 하나 이상의 양자 우물(56)을 구비하며, 상기 양자 장벽의 성장 조건은 소정의 평균 직경을 갖는 c-평면을 갖는 상기 양자 장벽의 상측 표면의 형성을 촉진하도록 선택되는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 와이어-형, 원뿔형, 또는 원뿔대형 반도체 구성요소(34) 중에서, 제1 평균 직경을 갖는 와이어-형, 원뿔형, 또는 원뿔대형의 제1 반도체 구성요소들(34)과, 제1 직경보다 우세한 제2 평균 직경을 갖는 와이어-형, 원뿔형, 또는 원뿔대형의 제2 반도체 구성요소들(72, 74)을 형성하는 단계를 구비하며, 상기 제1 반도체 구성요소들의 상부 상의 상기 활성 영역들(44)은 제1 파장의 제1 방사선을 방출하며 상기 제2 반도체 구성요소들의 상부 상의 상기 활성 영역들(44)은 상기 제1 파장과는 다른 제2 파장의 제2 방사선을 방출하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 MOCVD 단계는 900℃ 내지 1065℃의 범위의 온도에서 실행되며, 상기 활성 영역들(44)을 형성하는 단계는 570℃ 내지 800℃ 범위의 온도에서 실행되는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 그룹-V 원소의 전구체 가스와 상기 그룹-III 원소의 전구체 가스는 상기 MOCVD 단계 동안 제1 반응기로 주입되며, 상기 그룹-III 원소의 전구체 가스의 흐름에 대한 상기 그룹-V 원소의 전구체 가스의 흐름의 비율(V/III 비율이라고 함)은 5 내지 1000의 범위에 있는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 MOCVD 단계는 6.7kPa 내지 26.7kPa의 범위의 압력에서 실행되는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 활성 영역들(44)을 형성하는 단계는 400Pa 내지 1333Pa의 범위의 압력에서 실행되는 RPCVD 단계인 방법.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 활성 영역들(44)을 형성하는 단계는 4*10-3 mPa 내지 8*10-6 mPa의 범위의 압력에서 실행되는 MBE 단계인 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 활성 영역들(44)의 형성 전에, RPCVD, MBE, 또는 HVPE에 의하여, 각 반도체 구성요소(34)에 대하여, 상기 III-V 화합물로 이루어진 상기 상부 상에 제1 반도체층(42)의 형성을 구비하는 방법.
  10. 제9항에 있어서,
    상기 제1 반도체층들(42)을 형성하는 상기 MBE 단계는 800℃ 내지 900℃의 범위의 온도에서 실행되는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 활성 영역들(44)의 형성 후에, RPCVD, MBE, 또는 HVPE에 의하여, 각 반도체 구성요소(34)에 대하여, 상기 III-V 화합물로 이루어진 상기 활성 영역 상에 제2 반도체층(50)의 형성을 구비하는 방법.
  12. 제11항에 있어서,
    상기 활성 영역들(44)을 형성한 후 그리고 상기 제2 반도체층(50)을 형성하기 전에, RPCVD, MBE, 또는 HVPE에 의하여, 상기 각 반도체 구성요소(34)에 대하여, 상기 활성 영역의 전자 차단층(48)의 형성을 구비하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 활성 영역들(44)은, 그로부터 방출된 상기 광전자 장치(10, 70)에 의하여 공급된 대부분의 방사선을 갖거나 또는 그 안에서 캡처된 상기 광전자 장치에 의하여 수신된 대부분의 방사선을 갖는 영역들인 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 III-V 화합물은, 특히 갈륨질화물, 알루미늄질화물, 인듐질화물, 갈륨인듐질화물, 갈륨알루미늄질화물, 알루미늄인듐질화물 및 갈륨알루미늄인듐질화물을 구비하는 그룹으로부터 선택된, III-N 화합물인 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 반도체 구성요소들은 적어도 상기 제1 및 상기 제2 반도체 구성요소들(34, 72)을 구비하며, 상기 활성 영역들은, 상기 제1 반도체 구성요소들의 상부들 상에 놓여 있으며 제1 파장의 제1 전자기 방사선을 방출 또는 수신하도록 구성된 제1 활성 영역들(44)과, 상기 제2 반도체 구성요소들의 상부들 상에 놓여 있으며 상기 제1 파장과는 다른 제2 파장의 제2 전자기 방사선을 방출 또는 수신하도록 구성된 제2 활성 영역들을 구비하는 방법.
  16. 제15항에 있어서,
    상기 각 제1 반도체 구성요소의 직경은 상기 각 제2 반도체 구성요소의 직경보다 작으며, 상기 제1 및 제2 활성 영역들(44)은 단일 양자 우물 또는 다중 양자 우물들을 구비하며, 상기 제1 파장은 상기 제2 파장보다 큰 방법.
  17. 제1항 내지 제16항 중 어느 하나의 제조 방법에 의하여 만들어진 광전자 장치(10, 70).
  18. 제17항에 있어서,
    상기 반도체 구성요소는 적어도 제1 및 제2 반도체 구성요소(34, 72)를 구비하며, 상기 활성 영역들은, 상기 제1 반도체 구성요소들의 상부들 상에 놓여 있으며 제1 파장의 제1 전자기 방사선을 방출 또는 수신하도록 구성된 제1 활성 영역들(44)과, 상기 제2 반도체 구성요소들의 상부들 상에 놓여 있으며 상기 제1 파장과는 상이한 제2 파장의 제2 전자기 방사선을 방출 또는 수신하도록 구성된 제2 활성 영역들을 구비하는 장치.
  19. 제18항에 있어서,
    상기 각 제1 반도체 구성요소의 직경은 상기 각 제2 반도체 구성요소의 직경보다 작으며, 상기 제1 및 제2 활성 영역들(44)은 단일 양자 우물 또는 다중 양자 우물들을 구비하며 상기 제1 파장은 상기 제2 파장보다 큰 장치.
KR1020227001956A 2019-06-25 2020-06-22 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법 KR20220025818A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1906901A FR3098019B1 (fr) 2019-06-25 2019-06-25 Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication
FR1906901 2019-06-25
PCT/EP2020/067298 WO2020260181A2 (en) 2019-06-25 2020-06-22 Optoelectronic device comprising three-dimensional semiconductor elements and method for manufacturing said device

Publications (1)

Publication Number Publication Date
KR20220025818A true KR20220025818A (ko) 2022-03-03

Family

ID=68581903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227001956A KR20220025818A (ko) 2019-06-25 2020-06-22 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법

Country Status (7)

Country Link
US (1) US20220352415A1 (ko)
EP (1) EP3991212A2 (ko)
KR (1) KR20220025818A (ko)
CN (1) CN114270542A (ko)
FR (1) FR3098019B1 (ko)
TW (1) TW202109906A (ko)
WO (1) WO2020260181A2 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
JP5547076B2 (ja) * 2008-09-01 2014-07-09 学校法人上智学院 半導体光素子アレイおよびその製造方法
US8110889B2 (en) * 2009-04-28 2012-02-07 Applied Materials, Inc. MOCVD single chamber split process for LED manufacturing
US20110104843A1 (en) * 2009-07-31 2011-05-05 Applied Materials, Inc. Method of reducing degradation of multi quantum well (mqw) light emitting diodes
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
FR3000612B1 (fr) 2012-12-28 2016-05-06 Commissariat Energie Atomique Dispositif optoelectronique a microfils ou nanofils
DK3323152T3 (da) * 2015-07-13 2021-12-20 Crayonano As Nanowire-/nanopyramideformede lysdioder og fotodetektorer
FR3044470B1 (fr) * 2015-11-30 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
CN105720157A (zh) * 2016-02-26 2016-06-29 中国科学院半导体研究所 氮化镓基微纳米锥结构发光二极管及其制备方法
FR3068517B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale

Also Published As

Publication number Publication date
FR3098019A1 (fr) 2021-01-01
WO2020260181A2 (en) 2020-12-30
EP3991212A2 (en) 2022-05-04
WO2020260181A3 (en) 2021-06-03
TW202109906A (zh) 2021-03-01
US20220352415A1 (en) 2022-11-03
FR3098019B1 (fr) 2022-05-20
CN114270542A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI775886B (zh) 包括以軸向配置的三維半導體結構之光電裝置
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US10651341B2 (en) Optoelectronic device and method for manufacturing same
US20120153252A1 (en) Nano-Structured Light-Emitting Devices
EP2270879B1 (en) Nitride semiconductor light emitting element and manufacturing method thereof
US20220376131A1 (en) Method for manufacturing an optoelectronic device with axial-type electroluminescent diodes
US10801129B2 (en) Nucleation structure suitable for epitaxial growth of three-dimensional semiconductor elements
US20230006092A1 (en) Light-emitting structure, method for producing the light-emitting structure, and light-emitting device
CN112951955B (zh) 紫外发光二极管外延片及其制备方法
US10615299B2 (en) Optoelectronic device with three-dimensional semiconductor elements
US11049997B2 (en) Optoelectronic device comprising three-dimensional semiconductor structures with a wider single-crystal portion
US20230361152A1 (en) Color-display light-emitting-diode optoelectronic device
KR20220025818A (ko) 3차원 반도체 구성요소를 구비하는 광전자 장치와 상기 장치를 제조하는 방법
US20220262977A1 (en) Light-emitting diode and manufacturing method
WO2020052558A1 (zh) 发光二极管的半导体芯片及其量子阱层和制造方法
US20220351971A1 (en) Method for production of microwires or nanowires
US20220359782A1 (en) Method for homogenising the cross-section of nanowires for light-emitting diodes
CN109346573A (zh) 一种氮化镓基发光二极管外延片及其制备方法
JP2021508951A (ja) 三次元発光ダイオードを備えた光電子デバイス

Legal Events

Date Code Title Description
A201 Request for examination